CN114730839A - 使用电介质盖的湿法蚀刻形成于集成电路器件中的薄膜电阻器(tfr) - Google Patents
使用电介质盖的湿法蚀刻形成于集成电路器件中的薄膜电阻器(tfr) Download PDFInfo
- Publication number
- CN114730839A CN114730839A CN202080079210.8A CN202080079210A CN114730839A CN 114730839 A CN114730839 A CN 114730839A CN 202080079210 A CN202080079210 A CN 202080079210A CN 114730839 A CN114730839 A CN 114730839A
- Authority
- CN
- China
- Prior art keywords
- tfr
- layer
- metal
- etch
- over
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 16
- 238000001039 wet etching Methods 0.000 title claims description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 136
- 239000002184 metal Substances 0.000 claims abstract description 135
- 239000010408 film Substances 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 54
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 23
- 238000000137 annealing Methods 0.000 claims description 23
- 229910052782 aluminium Inorganic materials 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 14
- DYRBFMPPJATHRF-UHFFFAOYSA-N chromium silicon Chemical compound [Si].[Cr] DYRBFMPPJATHRF-UHFFFAOYSA-N 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 229910003470 tongbaite Inorganic materials 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 10
- 239000010937 tungsten Substances 0.000 description 10
- 229910010271 silicon carbide Inorganic materials 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910016570 AlCu Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- -1 aluminum silicon copper Chemical compound 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910000962 AlSiC Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/30—Apparatus or processes specially adapted for manufacturing resistors adapted for baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/006—Thin film resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
- H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种用于在包括集成电路(IC)元件和IC元件触点的IC器件中形成集成薄膜电阻器(TFR)的方法。在IC结构上方形成TFR膜层和TFR电介质层,并且执行湿法蚀刻以在该TFR膜层上方限定具有倾斜侧向边缘的电介质盖。对该TFR膜层的暴露部分进行蚀刻以限定TFR元件。TFR触点蚀刻在该TFR元件上方形成触点开口,并且形成金属层以形成到该IC元件触点和该TFR元件的金属层连接。该电介质盖的倾斜边缘可以改进对与该TFR元件相邻的金属的去除,以防止完整的器件中的电短路。在形成该金属层之前,在任何合适的时间执行TFR退火以减小TFR的TCR。
Description
相关专利申请
本申请要求于2020年2月27日提交的共同拥有的美国临时专利申请号62/982,107的优先权,该专利申请的全部内容以引用方式并入本文以用于所有目的。
技术领域
本公开涉及形成薄膜电阻器的方法,例如用于形成集成在半导体集成电路(IC)器件中的薄膜电阻器的系统和方法。
背景技术
许多集成电路(″IC″)器件包含薄膜电阻器(TFR),该TFR提供了优于其它类型电阻器的各种优点。例如,TFR可以是高度准确的,并且可以微调以提供非常精确的电阻值。又如,TFR通常具有较小的寄生分量,这提供了有利的高频行为。此外,例如在将TCR″调整″至近零值的合适退火工艺之后,TFR通常具有低电阻温度系数(TCR),这可在宽泛范围的操作温度内提供稳定操作。可以在高于500℃下执行TFR退火(例如,在500℃至525℃的范围内)以优化TCR值。
TFR可包括在绝缘基材上或绝缘基材中形成的任何合适的电阻膜。一些常见的IC集成TFR电阻膜材料包括SiCr、SiCCr、TaN和TiN,但也可使用任何其它合适的材料。制造集成TFR通常需要向后台IC集成流添加多种处理,诸如若干昂贵的光掩模工艺。减少此类步骤的数量,特别是光掩模工艺的数目,以降低集成TFR制造的成本将是有利的。
另一个问题涉及在由于铝的熔点相对较低而使用铝互连层(例如,由铝、铝铜或铝硅铜形成的互连层)的IC器件中形成和退火TFR。常见铝互连层形成为层叠堆,例如,Ti层,之后是TiN层,之后是AlSiC层(或AlCu或Al层),之后是第二Ti层,并且最后是第二TiN层。典型的TFR退火可以涉及500℃或以上的温度,可能会对此类铝互连件产生负面影响,铝互连件具有的可接受的退火温度极限为约450℃。例如,在上述铝互连层叠堆中,如果在形成铝互连件后形成和退火TFR(例如,在500℃或以上的温度下),则会在互连层叠堆内的晶界处形成TiAl3,这增加了互连件的薄层电阻(例如,增加50倍或更多),薄层电阻增加可能导致IC结构中的电迁移问题。
发明内容
本发明的实施方案通过在形成IC元件(例如,存储器器件)和触点(例如,钨通孔)之后,但在形成第一金属/互连层(通常称为″金属1″层)之前,形成薄膜电阻器(TFR)来解决常规TFR集成的各种问题。通过在形成金属1层之前形成TFR,可以在会对金属1层的材料产生负面影响的温度下执行TFR退火,例如在铝(或其它具有低熔融温度的金属)用于金属1层的情况下。因此,在形成金属1层之前形成TFR(例如,铝金属1层)允许最佳温度下的TFR退火(例如,以优化TFR膜的TCR值),例如在500℃或以上的温度退火(例如,在500℃至525℃的范围内)。因此,本发明的实施方案允许在利用铝互连件的IC生产流中形成TCR并进行最佳退火。
如本文所用,″形成″任何特定材料层(或其它结构)可包括沉积相应材料层、使相应材料层增强(例如,增强氧化层)或以其它方式形成相应材料层,并且可包括本领域已知的关于在IC结构中形成各种类型的层的各种工艺步骤。
此外,如本文所用,″蚀刻过程″可包括单个蚀刻或多个蚀刻,该多个蚀刻可包括不同的蚀刻化学组成或其它蚀刻参数。
在一些实施方案中,形成TFR的过程仅包括在后台IC生产流中添加两个光掩模(即,不形成TFR的IC生产流)。
在一些实施方案中,在IC器件中形成TFR的公开的方法包括在TFR膜(例如,SiCCr膜)上方形成盖状氧化层,并且执行湿法蚀刻以去除盖状氧化层的部分,从而在TFR膜上方形成氧化物盖。湿法蚀刻(相比于干法蚀刻)可以在TFR膜上方形成氧化物盖的倾斜(即,非竖直)侧向边缘。氧化物盖的倾斜边缘可以促进(例如,使之更容易)对与TFR元件相邻的金属(例如,沉积金属1层的部分)的去除,以防止完整的器件中的电短路(通常称为″纵梁″)。
在本发明的一个方面,提供了一种用于在半导体集成电路器件中形成集成薄膜电阻器(TFR)的方法。形成集成电路(IC)结构,包括多个IC元件和连接至多个IC元件的多个导电IC元件触点。在IS结构上方形成TFR膜层,并且在TFR膜层上方形成TFR电介质层。执行湿法蚀刻以去除TFR电介质层的选定部分,从而在TFR膜层上方留下TFR电介质盖,其中湿法蚀刻在TFR膜层处停止,并且其中湿法蚀刻限定TFR电介质盖的倾斜侧向边缘。执行TFR蚀刻以去除TFR膜层的选定部分(例如,那些不在TFR电介质盖下方的),从而限定TFR元件,其中TFR电介质盖的倾斜侧向边缘在TFR元件的相应侧向边缘上方对准。然后执行TFR触点蚀刻以在TFR元件上方的在TFR电介质盖上形成TFR触点开口,并且金属层(例如,″金属1″层)在导电IC元件触点上方和TFR电介质盖上方沉积,并且延伸到TFR触点开口中并与TFR元件接触。
在形成TFR膜层之后,但在沉积金属层之前的某个时间执行TFR退火,例如以减小TFR膜层的热阻抗系数(TCR)。例如,可以在形成TFR膜层和TFR电介质层之后,但在湿法蚀刻以限定TFR电介质盖之前执行TFR退火,或可以在限定TFR元件的TFR蚀刻之后,或在形成TFR膜层之后但在沉积金属层之前的任何其它时间执行。
在一些实施方案中,形成金属层的步骤包括在TFR电介质盖上方沉积共形金属层,并且执行金属蚀刻以去除共形金属层的选定部分。沉积的共形金属层包括倾斜金属区,该倾斜金属区在TFR电介质盖的相应倾斜侧向边缘上方延伸,其中倾斜金属区在与TFR元件的相应侧向边缘相邻的第一位置处具有与在TFR电介质盖的顶部上表面上方的第二位置处相比更低的高度。用于去除共形金属层的选定部分的金属蚀刻,包括去除在与TFR元件的相应侧向边缘相邻的第一位置处的倾斜金属区的一部分。第一位置处倾斜金属区的更低的高度可以允许减小的蚀刻时间或强度,以去除在第一位置处的(例如,与其中TFR电介质盖具有竖直侧向边缘(即,偏离方形边缘)而不是通过TFR电介质层的湿法蚀刻产生的倾斜侧向边缘的类似结构相比)倾斜金属区的全部厚度。
在一个实施方案中,集成电路结构包括存储器单元或晶体管结构,该存储器单元或晶体管结构包括连接至存储器单元或晶体管结构的源极区、漏极区和栅极区中的至少一者的至少一个导电IC元件触点。
在一些实施方案中,TFR膜层包括碳化硅铬(SiCCr)、硅铬(SiCr)、氮化铬硅(CrSiN)、氮化钽(TaN)、硅化钽(Ta2Si)或氮化钛(TiN)。
在一个实施方案中,金属互连层包括铝。
在一个实施方案中,TFR电介质层包括氧化层。
在一个实施方案中,在形成TFR膜层之前在IC结构上方形成蚀刻停止层,使得在蚀刻停止层上方形成TFR膜层。
在一个实施方案中,TFR蚀刻包括干法蚀刻。
在一个实施方案中,TFR退火包括在至少500℃的温度下退火。例如,TFR退火可包括在515℃±10℃的温度下退火持续15分钟至60分钟(例如30分钟)。
在本发明的另一个方面,提供了一种用于在半导体集成电路器件中形成集成薄膜电阻器(TFR)的方法。形成集成电路(IC)结构,包括多个IC元件和连接至多个IC元件的多个导电IC元件触点。在IC结构上方形成第一蚀刻停止层。在第一蚀刻停止层上方形成TFR膜层,并且在TFR膜层上方形成TFR电介质层。在TFR电介质层的一部分上方形成并图案化第一光掩模。执行第一蚀刻过程以去除TFR电介质层的暴露部分,从而在第一光掩模下方和TFR膜层上方留下TFR电介质盖。第一蚀刻过程可包括在TFR膜处停止的湿法蚀刻,并且湿法蚀刻可限定TFR电介质盖的倾斜侧向边缘(例如,如上所述)。执行第二干法蚀刻以去除TFR膜层的暴露部分,从而限定TFR元件。形成第二光掩模并使其图案化为具有在TFR元件上方对准的至少一个第二掩模开口。执行第三蚀刻过程以在TFR元件上方的TFR电介质盖中形成至少一个TFR触点开口。在多个导电IC元件触点上方以及TFR电介质盖和下面的TFR元件上方形成金属互连层(例如,″金属1″层),使得形成的金属互连层延伸到至少一个TFR触点开口中以接触下面的TFR元件。形成并图案化第三光掩模。最后,执行第四蚀刻过程以去除金属互连层的选定部分,从而限定多个金属互连元件。
在形成TFR膜层之后,但在形成金属互连层之前的某个时间执行TFR退火,例如以减小TFR膜层的热阻抗系数(TCR)。例如,可以在第一蚀刻过程之前或之后,在第二蚀刻过程之前或之后,在第三蚀刻过程之前或之后,或在形成TFR膜层之后但在形成金属互连层之前的任何其它时间,执行TFR退火。
在一些实施方案中,如上所述,TFR电介质的倾斜侧向边缘可以促进(例如,使之更容易)对与TFR元件相邻的金属(例如,沉积金属1层的部分)的去除,以防止完整的器件中的电短路(通常称为″纵梁″)。
在一个实施方案中,集成电路结构包括存储器单元或晶体管结构,该存储器单元或晶体管结构包括连接至存储器单元或晶体管结构的源极区、漏极区和栅极区中的至少一者的至少一个导电IC元件触点。
在一些实施方案中,TFR膜层包括碳化硅铬(SiCCr)、硅铬(SiCr)、氮化铬硅(CrSiN)、氮化钽(TaN)、硅化钽(Ta2Si)或氮化钛(TiN)。
在一个实施方案中,金属互连层包括铝。
在一个实施方案中,TFR电介质层包括氧化层。
在一个实施方案中,在形成金属互连层之前执行TFR退火。
在一些实施方案中,TFR退火包括在500℃至525℃范围内的温度下退火。例如,在一些实施方案中,TFR退火包括在515℃±10℃的温度下退火持续15分钟至60分钟(例如30分钟)。
在一个实施方案中,第三蚀刻过程包括湿法蚀刻。在另一个实施方案中,第三蚀刻过程包括干法蚀刻。
在一个实施方案中,第四蚀刻过程限定TFR互连元件,该TFR互连元件在TFR元件与多个导电IC元件触点中的至少一个之间提供导电连接。
在另一方面,提供了一种包括根据所公开的方法产生的薄膜电阻器(TFR)的半导体器件。
附图说明
下文结合附图描述了本公开的示例方面,其中:
图1至图12示出了根据本发明的一个示例性实施方案将薄膜电阻器(TFR)集成在半导体集成电路(IC)器件中的示例性方法的步骤;并且
图13A至图13C和图14A至图14C示出了TFR氧化物盖的倾斜侧向边缘可以如何在集成TFR中防止或减小电短路(通常称为″纵梁″)的发生。更具体地,图13A至图13C示出了去除沉积在具有倾斜侧向边缘的TFR氧化物盖上方的金属层的选定部分,而图14A至图14C示出了去除沉积在具有竖直(″偏离方形″)侧向边缘的TFR氧化物盖上方的金属层的选定部分。
应当理解,出现在多个不同附图中的任何所示元件的参考标号在多个附图中具有相同含义,并且本文在任何特定附图的上下文中提及或讨论任何所示元件也适用于每个其他附图(如果有的话),其中示出了相同的所示元件。
具体实施方式
本发明的实施方案提供了用于将薄膜电阻器(TFR)集成在半导体集成电路(IC)器件中的改进技术,与常规技术相比,该技术可提供成本降低,例如,通过允许TFR集成与铝互连件相结合。在一些实施方案中,在形成IC元件和IC元件触点(例如,钨通孔)之后,但在形成第一金属/互连层(″金属1″层)之前形成TFR。这可以允许,例如在500℃或以上的温度下(例如,在500℃至525℃的范围内)执行TFR退火(例如,以优化TFR膜的TCR值)。因为直到TFR退火之后才形成了铝互连件(其通常不耐受典型TFR退火期间经历的高温),因此,经退火的TFR可以集成到使用铝互连件的IC器件中。
此外,在一些实施方案中,TFR可以包括形成在TFR元件上方的氧化物盖(例如,SiCCr元件),其中盖状氧化物包括在TFR元件的侧向边缘上方对准的倾斜侧向边缘,该倾斜侧向边缘可以防止或减小在IC器件的操作期间在TFR元件与相邻金属结构(例如,金属1结构)之间电短路(通常称为″纵梁″)的发生。在一些实施方案中,可以通过在TFR膜上方形成盖状氧化层并执行湿法蚀刻来形成具有倾斜侧向边缘的盖状氧化物,以限定具有倾斜侧向边缘的氧化物盖。
图1至图12示出了根据示例性实施方案将薄膜电阻器(TFR)集成在半导体集成电路(IC)器件中的示例性方法。
图1示出了(例如,在IC器件的制造期间的)示例性集成电路(IC)结构10。在该示例中,IC结构10包括在基材13上方形成的晶体管结构12,其中多个导电触点14(例如,钨通孔)延伸穿过形成于晶体管结构12上方的整体绝缘区20。然而,IC结构10可包括任何其它IC器件或结构,例如一个或多个全部或部分、存储器单元或存储器单元结构以及与此类结构相关联的导电触点。在该示例性实施方案中,整体绝缘区20包含(a)高密度等离子体(HDP)金属前电介质(PMD)氧化层20A(例如,在CMP之后形成);(b)PMD氧化膜20B,例如PMD P TEOS(掺磷的原硅酸四乙酯膜);以及(c)PMD盖层20C。
图1能够表示在形成钨通孔14之后的IC制造过程期间的状态和在结构10的顶部处的化学机械抛光(W CMP)工艺。
接下来,如图2所示,在整体绝缘区20和导电触点14上方形成TFR层叠堆30。首先,可以形成电介质蚀刻停止层32(例如,SiN层),例如,以保护钨通孔14免受图5所示的后续TFR蚀刻的影响。然后可以在第一电介质蚀刻停止层32上形成薄电阻膜层(TFR膜层)34。TFR膜层34可包括SiCCr、SiCr、TaN、TiN或任何其它合适的TFR材料。
在一些实施方案中,可以在此时间点执行TFR退火,例如,以调谐或优化TFR膜层34的电阻温度系数(TCR)。例如,可以在≥500℃的温度下执行退火。在一些实施方案中,TFR退火可包括在515℃±10℃下持续15分钟至60分钟(例如30分钟)的退火。在其它实施方案中,可以在过程中任何其它时间点,在沉积下文参照图10所述的第一金属层/互连层60(例如,″金属1″层)之前执行TFR退火。例如,在一些实施方案中,可以在形成下文参照图2所述的TFR接触电介质层36之后执行TFR退火。在其它实施方案中,可以在蚀刻TFR膜层34以限定TFR元件34A之后执行TFR退火,如下文参照图5和图6所述。在其它实施方案中,可以在执行TFR触点蚀刻之后执行TFR退火,如下文参照图9所述。
在TFR退火之后,可以在TFR膜层34上形成TFR接触电介质层36。在该实施方案中,TFR接触电介质层36包括氧化层。
如图3所示,可以形成并图案化(例如,使用已知的光刻技术)第一光掩模40用于形成TFR,在该示例中,在横向偏离下面的晶体管结构12的位置处。
如图4所示,然后可以执行湿法蚀刻以去除TFR氧化层36的暴露部分以在光掩模40下方和在TFR膜层34上方限定氧化物盖36A。如图所示,湿法蚀刻可以设计成在TFR膜层34处停止,并且可限定TFR氧化物盖36A的倾斜(即,非水平和非竖直)侧向边缘44。
如图5所示,然后可以执行干法蚀刻以去除TFR膜层34的暴露部分,从而在氧化物盖36A下方限定TFR元件34A。干法蚀刻可以被设计成在SiN蚀刻停止层32上停止。如图所示,通过上述湿法蚀刻形成的TFR氧化物盖36A的倾斜侧向边缘44在TFR元件34A的对应侧向边缘48上方对准。如下所述,例如参照图13A至图13C和图14A至图14C,TFR氧化物盖36A的倾斜侧向边缘44可以促进对与TFR元件34A相邻的沉积金属层60的选定部分的去除,以防止完整的器件中的电短路(通常称为″纵梁″)。
如图6所示,可以剥离光致抗蚀剂40的保留部分。在一些实施方案中,因为由SiN蚀刻停止层32保护下面的钨触点14,可以使用化学清洁。
如图7所示,可以去除SiN蚀刻停止层32的暴露部分,例如,通过执行温和的SiN清除蚀刻,优选对氧化物具有高选择性的,从而保护下面的钨触点14。32A处表示在TFR元件34A之下的SiN蚀刻停止层32的保留部分。
如图8所示,然后可以形成并图案化第二光掩模50以限定在TFR元件34A上方对准的一对掩模开口52。然后可以执行TFR触点蚀刻以在TFR氧化物盖36A中限定一对TFR触点开口56,其在TFR元件34A上停止,使得TFR触点蚀刻在TFR触点开口56内暴露TFR元件34A的上表面。TFR触点蚀刻可以是湿法蚀刻或干法蚀刻。湿法蚀刻可以在后续金属沉积期间改进金属的流动(参见图9),但可能增加TFR触点开口56的大小。
如图9所示,可以例如通过执行抗蚀剂剥离去除第二光掩模50的保留部分。
如图10所示,IC器件处理可以通过形成第一金属层/互连层来继续,第一金属层/互连层被称为″金属1″层60。在例示的实施方案中,金属1层60包括铝。在其它实施方案中,金属1层60可包括铜或其它金属。如图所示,金属1层60延伸到形成于TFR氧化物盖36A中的TFR触点开口56中,从而在TFR元件34A的相反的一侧处接触TFR元件34A。金属1层60也在钨触点14上方延伸并与之接触。
接下来,如图11所示,可以形成、图案化和蚀刻第三光掩模70以限定多个掩模开口72A、72B、72C来图案化下面的金属1层。
最后,如图12所示,可以通过掩模开口72A、72B、72C执行金属蚀刻以蚀刻铝金属1层60的选定部分来限定多个金属层开口61A、61B、61C和铝金属1元件(例如,互连元件)62A至62D。在金属蚀刻之后,然后可以去除保留的光致抗蚀剂材料70。例如,如图所示,金属蚀刻可限定与钨通孔14接触的铝互连元件62A和62B,以及与TFR元件34A的相反的一侧接触的铝互连元件62C和62D。在该示例图示中,第一铝互连元件62C与联接至晶体管12的源极或漏极区的钨通孔14传导地连接TFR元件34A的第一侧,并且第二互连元件62D与其它IC元件结构(未示出)传导地连接TFR元件34A的第二侧。TFR元件34A和第一互连元件62C和第二互连元件62D共同地限定80处表示的集成TFR。
如上所述,TFR氧化物盖36A的倾斜侧向边缘44可以促进去除与TFR元件34A的选定侧向边缘相邻的金属层60的选定部分,例如,以防止在互连元件62C与互连元件62D之间由金属层60的保留部分(在金属蚀刻之后)引起的电短路(″纵梁″),该金属层物理地连接互连元件62C和互连元件62D,即,TFR元件34A的相反的一侧上的金属触点。
图13A至图13C和图14A至图14C提供了TFR氧化物盖36A的倾斜侧向边缘44与具有带有竖直(″偏离方形″)侧向边缘的TFR氧化物盖的类似结构,如何能促进去除金属层60的选定部分(以将互连元件62C和互连元件62D彼此物理地分离)的对比示例图示。图13A至图13C是由图11和12所示的切割线A-A限定的IC结构10的选定部分的横截面视图,该切割线A-A延伸到页面中,使得图13A至图13C所示的横截面竖直于图1至图12所示的横截面。相反,图14A至图14C是IC结构10’的选定部分的横截面视图,该IC结构10’类似于IC结构10,但具有与图1至图12和图13A至图13C中的TFR氧化物盖36A的倾斜侧向边缘44相反的具有竖直(″偏离方形″)侧向边缘的TFR氧化物盖。
图13A和图14A示出了在金属层60沉积于具有倾斜侧向边缘44(下文称为倾斜氧化物盖边缘44(图13A))的TFR氧化物盖36A上方之后的IC结构10的选定部分,以及在金属层60’沉积于具有竖直侧向边缘44’(下文称为竖直氧化物盖边缘44’)的TFR氧化物盖36A’上方之后的IC结构10’的选定部分。沉积(表示为T金属的)相同金属厚度用于金属层60和金属层60’。
因此,图13A对应于图11所示的IC结构10的状态,即在金属层60上方形成并图案化光掩模70之后,且在金属蚀刻以限定金属元件62A至金属元件62D之前。如图13A中所表示的那样,示出的横截面位于图11所示的掩模开口72C内。在该示例中,示出的横截面中的金属60应当由通过掩模开口72C的金属蚀刻完全去除,以便去除金属互连元件62C和金属互连元件62D之间由金属60提供的任何导电连接(即,TFR元件34A相反的一侧上的金属触点),从而防止跨TFR元件34A的电短路(″纵梁″)。如图13A和图14A所示,金属层60和金属层60’的最厚部分与TFR元件34A和TFR元件34A’的侧向边缘48和侧向边缘48’相邻定位,通常表示在位置64和位置64’处,并且因此金属蚀刻应当足以去除这些位置中的全金属厚度。将在下文中说明,倾斜氧化物盖边缘44减小这些位置中的金属厚度,因此减小所需的金属蚀刻参数,例如蚀刻时间或蚀刻强度。
图13A和图13B所示的金属层60’和60’可以各自包括作为溅蚀膜施加的铝层,例如Al、AlCu和AlSiCu。如本领域已知的,诸如Al、AlCu和AlSiCu等物理溅蚀膜通常不是完全共形的。″切片式″发生在物理结构的上角上方,例如,如图13A所示的66处,以及在图14A中的66’处。如图所示,与图14A所示的竖直氧化物盖边缘44’相比,图13A所示的倾斜氧化物盖边缘44减小了上角处″切片式″的程度。这种减小的″切片式″效果,连同倾斜氧化物盖边缘44上方金属层60的向下倾斜轮廓,导致与TFR元件34A的侧向边缘48相邻的竖直金属厚度T金属_倾斜_盖(即,在图13所示的位置64处),小于与IC结构10’的TFR元件34A’的侧向边缘48’相邻的竖直金属厚度T金属_方形_盖(即,在图14所示的位置64’处)。因此,对比T金属_倾斜_盖与较小T金属_方形_盖可以看出,在金属蚀刻期间要去除的金属的最大竖直厚度(以防止跨TFR元件34A或跨TFR元件34A’的电短路)由于倾斜氧化物盖边缘44而减小(与竖直氧化物盖边缘44’相比)。
图13B和图14B示出了IC结构10和IC结构10’在金属蚀刻期间选定部分,以分别去除各自金属层60和60’,这表示图11和图12所示的状态之间的时间状态。特别是,图13B和图14B示出在蚀刻期间的状态,在该状态下每个金属层60和金属层60’(各自具有厚度T金属)的水平区已经被去除,而每个TFR元件34A、34A’的侧向边缘48、48’处的金属层60和金属层60’的区域仍然保留。如图所示,在具有倾斜氧化物盖边缘44(图13B)的结构中的最大保留金属厚度T金属_倾斜_盖,小于在具有方形氧化物盖边缘44’的结构(图14B)中的最大保留金属厚度T金属_方形_盖,并且因此需要更短的蚀刻时间(或蚀刻强度)以完全去除。
图13C和图14C示出了IC结构10和IC结构10’在附加的蚀刻时间(过度蚀刻)之后选定部分,特别是在金属层60的最厚区(在T金属_倾斜_盖)处完全被去除的时间。。因此图13C对应于图12所示的IC结构10的状态。如图所示,在具有方形氧化物盖边缘44’(图14C)的结构中,当在IC结构10中的金属层60(图13C)已经被完全去除时,此时金属60’的厚度(T金属_方形_盖处表示)仍然保持不变。因此,在IC结构10中形成的倾斜氧化物盖边缘44可以减小所需的蚀刻时间(或蚀刻强度)以完全去除金属60来防止跨TFR元件34A的电短路。减小的蚀刻时间(或蚀刻强度)允许较薄的光致抗蚀剂70(图11),其允许IC结构10中的更紧密的(例如,与使用方形盖状边缘44’(图14A至图14C)的IC结构相比)金属线距。金属线距中的这种减小可以允许IC结构10的大小的整体减小,这可以允许每个晶片具有更多IC器件,这可以降低每个器件的成本。
尽管本公开详细描述了所公开的实施方案,但应当理解,在不脱离本发明的实质和范围的情况下,可对本实施方案做出各种改变、替换和更改。
Claims (17)
1.一种在半导体集成电路器件中形成集成薄膜电阻器(TFR)的方法,所述方法包括:
形成集成电路(IC)结构,所述集成电路结构包括多个IC元件和连接至所述多个IC元件的多个导电IC元件触点;
在形成的IC结构上方形成TFR膜层;
在所述TFR膜层上方形成TFR电介质层;
执行第一蚀刻,以去除所述TFR电介质层的选定部分或暴露部分,从而在所述TFR膜层上方限定TFR电介质盖,其中所述第一蚀刻在所述TFR膜层处停止,并且其中所述第一蚀刻限定所述TFR电介质盖的倾斜侧向边缘;
执行第二蚀刻,以去除所述TFR膜层的选定部分或暴露部分,从而限定TFR元件,其中所述TFR电介质盖的所述倾斜侧向边缘在所述TFR元件的相应侧向边缘上方对准;
执行第三蚀刻,以在所述TFR元件上方的所述TFR电介质盖中形成TFR触点开口;以及
形成金属层,所述金属层在所述导电IC元件触点上方和所述TFR电介质盖上方延伸,并且延伸到所述TFR触点开口中并与所述TFR元件接触;并且
在形成所述TFR膜层之后且在形成所述金属层之前的某个时间,使所述TFR膜层或所述TFR元件退火。
2.根据权利要求1所述的方法,其中所述形成的IC结构包括存储器单元或晶体管结构,所述存储器单元或晶体管结构包括连接至所述存储器单元或所述晶体管结构的源极区、漏极区和栅极区中的至少一者的至少一个导电IC元件触点。
3.根据权利要求1至2中任一项所述的方法,其中所述TFR膜层包括碳化硅铬(SiCCr)、硅铬(SiCr)、氮化铬硅(CrSiN)、氮化钽(TaN)、硅化钽(Ta2Si)或氮化钛(TiN)。
4.根据权利要求1至3中任一项所述的方法,其中所述金属层包括铝。
5.根据权利要求1至4中任一项所述的方法,其中所述TFR电介质层包括氧化层。
6.根据权利要求1至5中任一项所述的方法,其中所述第二蚀刻包括干法蚀刻。
7.根据权利要求1至6中任一项所述的方法,其中使所述TFR膜层或所述TFR元件退火包括在至少500℃的温度下退火。
8.根据权利要求1至6中任一项所述的方法,其中使所述TFR膜层或所述TFR元件退火包括在515℃±10℃的温度下退火持续15分钟至60分钟。
9.根据权利要求1至8中任一项所述的方法,其中:
形成所述金属层包括:
在所述TFR电介质盖上方沉积共形金属层;以及
执行金属蚀刻,以去除所述共形金属层的选定部分或暴露部分;并且
沉积的共形金属层包括倾斜金属区,所述倾斜金属区在所述TFR电介质盖的相应倾斜侧向边缘上方延伸,所述倾斜金属区在与所述TFR元件的相应侧向边缘相邻的第一位置处具有与在所述TFR电介质盖的顶部上表面上方的第二位置处相比更低的高度;并且
所述金属蚀刻去除在与所述TFR元件的所述相应侧向边缘相邻的所述第一位置处的所述倾斜金属区,其中所述倾斜金属区在所述第一位置处的所述更低的高度允许减小的蚀刻时间或强度以去除在所述第一位置处的所述倾斜金属区的全部厚度。
10.根据权利要求1至9中任一项所述的方法,还包括在所述IC结构上方形成蚀刻停止层,并且在所述蚀刻停止层上方形成所述TFR膜层。
11.根据权利要求1至9中任一项所述的方法,其中:
所述第一蚀刻是湿法蚀刻;
所述第二蚀刻是TFR蚀刻;
所述第三蚀刻是TFR触点蚀刻;
形成所述TFR膜层包括在所述形成的IC结构上方形成TFR层;并且
所述TFR电介质盖的所述倾斜侧向边缘在所述TFR元件的相应侧向边缘上方对准。
12.根据权利要求1至11中任一项所述的方法,其中:
所述方法还包括在所述IC结构上方形成第一蚀刻停止层;
在所述第一蚀刻停止层上方进一步形成所述TFR膜层;
所述方法还包括在所述TFR电介质层的一部分上方形成并图案化第一光掩模;
在所述第一光掩模下方进一步限定所述TFR电介质盖;
所述金属层是金属互连层并且位于所述TFR元件下方;
所述方法还包括形成并图案化第三光掩模;
所述方法还包括执行第四蚀刻过程以去除所述金属互连层的选定部分,从而限定多个金属互连元件。
13.根据权利要求12所述的方法,其中所述TFR电介质盖的所述倾斜侧向边缘降低所述金属互连元件处的电短路(纵梁)的可能性。
14.根据权利要求12至13中任一项所述的方法,其中所述第三蚀刻包括湿法蚀刻。
15.根据权利要求12至14中任一项所述的方法,其中所述第四蚀刻过程限定接触元件,所述接触元件在所述TFR元件与所述多个导电IC元件触点中的至少一个之间提供导电连接。
16.一种集成薄膜电阻器(TFR),所述集成薄膜电阻器通过根据权利要求1至15中任一项所述的方法形成。
17.一种半导体集成电路器件,所述半导体集成电路器件包括根据权利要求16所述的集成薄膜电阻器。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202062982107P | 2020-02-27 | 2020-02-27 | |
US62/982,107 | 2020-02-27 | ||
US17/071,356 | 2020-10-15 | ||
US17/071,356 US11990257B2 (en) | 2020-02-27 | 2020-10-15 | Thin film resistor (TFR) formed in an integrated circuit device using wet etching of a dielectric cap |
PCT/US2020/061510 WO2021173197A1 (en) | 2020-02-27 | 2020-11-20 | Thin film resistor (tfr) formed in an integrated circuit device using wet etching of a dielectric cap |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114730839A true CN114730839A (zh) | 2022-07-08 |
Family
ID=77464169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080079210.8A Pending CN114730839A (zh) | 2020-02-27 | 2020-11-20 | 使用电介质盖的湿法蚀刻形成于集成电路器件中的薄膜电阻器(tfr) |
Country Status (4)
Country | Link |
---|---|
US (1) | US11990257B2 (zh) |
CN (1) | CN114730839A (zh) |
DE (1) | DE112020006806B4 (zh) |
WO (1) | WO2021173197A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12040268B2 (en) | 2022-06-01 | 2024-07-16 | Qualcomm Incorporated | Thin film resistor (TFR) device structure for high performance radio frequency (RF) filter design |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7145218B2 (en) | 2004-05-24 | 2006-12-05 | International Business Machines Corporation | Thin-film resistor and method of manufacturing the same |
US7271700B2 (en) | 2005-02-16 | 2007-09-18 | International Business Machines Corporation | Thin film resistor with current density enhancing layer (CDEL) |
US8907446B2 (en) | 2009-05-19 | 2014-12-09 | Texas Instruments Incorporated | Integrated circuit structure with capacitor and resistor and method for forming |
US8426745B2 (en) | 2009-11-30 | 2013-04-23 | Intersil Americas Inc. | Thin film resistor |
US8980723B2 (en) * | 2012-06-15 | 2015-03-17 | Texas Instruments Incorporated | Multiple depth vias in an integrated circuit |
US9502284B2 (en) | 2013-12-31 | 2016-11-22 | Texas Instruments Incorporated | Metal thin film resistor and process |
US10276648B1 (en) | 2017-12-27 | 2019-04-30 | Texas Instruments Incorporated | Plasma treatment for thin film resistors on integrated circuits |
US10553336B2 (en) | 2018-06-21 | 2020-02-04 | Microchip Technology Incorporated | Thin-film resistor (TFR) module with top-side interconnects connected to reduced TFR ridges and manufacturing methods |
US10784193B2 (en) * | 2018-07-27 | 2020-09-22 | Texas Instruments Incorporated | IC with thin film resistor with metal walls |
-
2020
- 2020-10-15 US US17/071,356 patent/US11990257B2/en active Active
- 2020-11-20 CN CN202080079210.8A patent/CN114730839A/zh active Pending
- 2020-11-20 DE DE112020006806.4T patent/DE112020006806B4/de active Active
- 2020-11-20 WO PCT/US2020/061510 patent/WO2021173197A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
DE112020006806B4 (de) | 2023-11-16 |
US20210272726A1 (en) | 2021-09-02 |
WO2021173197A1 (en) | 2021-09-02 |
US11990257B2 (en) | 2024-05-21 |
DE112020006806T5 (de) | 2023-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9502284B2 (en) | Metal thin film resistor and process | |
CN112335065B (zh) | 集成电路中的薄膜电阻器及其制造方法 | |
CN112119511B (zh) | 集成电路中的薄膜电阻器及制造方法 | |
CN107750390B (zh) | 具有增加的掩模层的镶嵌薄膜电阻器 | |
US10763324B2 (en) | Systems and methods for forming a thin film resistor integrated in an integrated circuit device | |
US11508500B2 (en) | Thin film resistor (TFR) formed in an integrated circuit device using TFR cap layer(s) as an etch stop and/or hardmask | |
CN114730839A (zh) | 使用电介质盖的湿法蚀刻形成于集成电路器件中的薄膜电阻器(tfr) | |
US11495657B2 (en) | Thin film resistor (TFR) formed in an integrated circuit device using an oxide cap layer as a TFR etch hardmask | |
US11670439B2 (en) | Thin-film resistor (TFR) module | |
CN113728448B (zh) | 在集成电路器件中形成薄膜电阻器(tfr) | |
CN116325148A (zh) | 一种具有为底层薄膜电阻器(tfr)头部提供扩散屏障的tfr元件的tfr | |
US20220208954A1 (en) | Thin-film resistor (tfr) with improved contacts | |
WO2023287457A1 (en) | Thin-film resistor (tfr) module | |
CN117178360A (zh) | 包括金属-绝缘体-金属(mim)电容器模块和薄膜电阻器(tfr)模块的集成电路结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |