CN114724949A - 基于顶栅侧壁栅解耦合调制的高线性Fin-HEMT器件及其制备方法 - Google Patents
基于顶栅侧壁栅解耦合调制的高线性Fin-HEMT器件及其制备方法 Download PDFInfo
- Publication number
- CN114724949A CN114724949A CN202210147858.5A CN202210147858A CN114724949A CN 114724949 A CN114724949 A CN 114724949A CN 202210147858 A CN202210147858 A CN 202210147858A CN 114724949 A CN114724949 A CN 114724949A
- Authority
- CN
- China
- Prior art keywords
- gate
- layer
- algan barrier
- barrier layer
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 85
- 230000004888 barrier function Effects 0.000 claims abstract description 83
- 239000002184 metal Substances 0.000 claims abstract description 64
- 229910052751 metal Inorganic materials 0.000 claims abstract description 63
- 238000000151 deposition Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 150000002500 ions Chemical class 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000005566 electron beam evaporation Methods 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 238000004151 rapid thermal annealing Methods 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 3
- -1 boron ions Chemical class 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002090 nanochannel Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910005267 GaCl3 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种基于顶栅侧壁栅解耦合调制的高线性Fin‑HEMT器件及其制备方法，包括：选取衬底层；在衬底层上生长缓冲层；在缓冲层上生长i‑GaN层；在i‑GaN层上生长AlGaN势垒层；在AlGaN势垒层上淀积欧姆金属；从AlGaN势垒层的外围注入离子至i‑GaN层内；在AlGaN势垒层上制备SiN层；将栅脚区域的SiN层去除；在栅脚区域的AlGaN势垒层上制备顶栅；间隔去除侧壁栅区域的顶栅金属、AlGaN势垒层以及部分i‑GaN层，使AlGaN势垒层及AlGaN势垒层上的顶栅金属呈预设间隔间断排布；在侧壁栅区域的i‑GaN层上和顶栅金属上制备Al2O3介质层；在侧壁栅区域的Al2O3介质层的底部和侧壁上制备侧壁栅。本发明通过对顶栅和侧壁栅分别施加不同栅极偏置，在更大的栅极过驱动范围内提高跨导的平坦度和器件的线性度。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种基于顶栅侧壁栅解耦合调制的高线性Fin-HEMT器件及其制备方法。
背景技术
GaN基高电子迁移率晶体管由于其大带隙、高击穿电场、高饱和电子速度和由极化引起的异质界面处的高2DEG(Two-dimensional electron gas，二维电子气)密度等材料优势，已成为下一代高功率和高速器件应用的候选者。为了提高GaN基HEMT(High ElectronMobility Transistor，高电子迁移率晶体管)的工作频率，减少栅极长度和增加沟道载流子速度是常用的技术。
然而，当栅极的长度缩小到深亚微米范围时，会发生不良的短沟道效应(SCE)，这可归因于栅极对沟道的控制能力下降以及漏极场对沟道的增强效应。由于FinFET(FinField-Effect Transistor，鳍式场效应晶体管)结构提高了栅极可控性，特别是对于FinFET结构，栅极从三个侧面(包括顶侧和两个侧壁)包裹在纳米沟道周围，为HEMT提供更强的栅极控制，因此纳米级沟道和FinFET结构的GaN基HEMT备受关注。
然而，现有的AlGaN/GaN HEMT技术存在非线性问题，会导致严重的边带、高输入功率下的输出功率饱和以及信号失真。因此，由于现代无线通信技术对高数据传输速率和频谱效率的需求激增，功率放大器线性度的改进变得至关重要。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于顶栅侧壁栅解耦合调制的高线性Fin-HEMT器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明的一个实施例提供了一种基于顶栅侧壁栅解耦合调制的高线性Fin-HEMT器件的制备方法，所述高线性Fin-HEMT器件的制备方法包括：
选取衬底层；
在所述衬底层上生长缓冲层；
在所述缓冲层上生长i-GaN层；在所述i-GaN层上生长AlGaN势垒层；
在所述AlGaN势垒层上淀积欧姆金属，以制备源极和漏极；
从所述AlGaN势垒层的外围注入离子至所述i-GaN层内，以实现器件隔离；
在所述AlGaN势垒层上制备SiN层；
将栅脚区域的所述SiN层去除，以暴露所述栅脚区域的所述AlGaN势垒层；
在所述栅脚区域的所述AlGaN势垒层上淀积顶栅金属，以制备顶栅；
间隔去除侧壁栅区域的所述顶栅金属、所述AlGaN势垒层以及部分i-GaN层，以使所述AlGaN势垒层以及所述AlGaN势垒层上的顶栅金属呈预设间隔间断排布；
在所述侧壁栅区域的所述i-GaN层上和间隔排布的所述顶栅金属上制备Al2O3介质层；
在所述侧壁栅区域的所述Al2O3介质层的底部和侧壁上淀积侧壁栅金属，以制备侧壁栅。
在本发明的一个实施例中，所述缓冲层的材料包括GaN。
在本发明的一个实施例中，在所述AlGaN势垒层上淀积欧姆金属，以制备源极和漏极，包括：
利用电子束蒸发方法在所述AlGaN势垒层上淀积欧姆金属，所述欧姆金属为欧姆叠层金属，所述欧姆叠层金属包括Ti/Al/Ni/Au；
在N2氛围中对淀积所述欧姆金属的器件进行快速热退火处理，以制备所述源极和所述漏极。
在本发明的一个实施例中，从所述AlGaN势垒层的外围注入离子至所述i-GaN层内，以实现器件隔离，包括：
利用离子注入方法从所述AlGaN势垒层的外围注入硼离子至所述i-GaN层内，以实现器件隔离。
在本发明的一个实施例中，在所述AlGaN势垒层上制备SiN层，包括：
利用PECVD方法在所述AlGaN势垒层和所述欧姆金属上淀积SiN层；
采用干法刻蚀方法将所述欧姆金属上的SiN层刻蚀去除，以暴露所述欧姆金属，并保留所述AlGaN势垒层上的所述SiN层。
在本发明的一个实施例中，将栅脚区域的所述SiN层去除，以暴露所述栅脚区域的所述AlGaN势垒层，包括：
采用F基刻蚀的方法将栅脚区域的所述SiN层去除，以暴露所述栅脚区域的所述AlGaN势垒层。
在本发明的一个实施例中，间隔去除侧壁栅区域的所述顶栅金属、所述AlGaN势垒层以及部分i-GaN层，包括：
采用F基间隔刻蚀掉所述侧壁栅区域的所述顶栅金属；
采用Cl基间隔刻蚀掉所述侧壁栅区域的所述AlGaN势垒层以及部分i-GaN层，以刻断沟道。
在本发明的一个实施例中，在制备侧壁栅之后，还包括：
在所述源极、所述漏极、所述顶栅和所述侧壁栅上淀积互联金属。
在本发明的一个实施例中，所述顶栅包括顶栅钨，所述侧壁栅包括Ni/Au。
本发明的一个实施例提供了一种基于顶栅侧壁栅解耦合调制的高线性Fin-HEMT器件，利用上述任一项实施例所述的制备方法制备而成，所述高线性Fin-HEMT器件包括：
衬底层；
位于所述衬底层上的缓冲层；
位于所述缓冲层上的i-GaN层；
在所述栅脚区域间隔排布的AlGaN势垒层；
位于所述AlGaN势垒层上的源极和漏极；
位于所述栅脚区域的所述AlGaN势垒层上的顶栅；
位于所述栅脚区域内的两个所述AlGaN势垒层之间的所述i-GaN层以及所述顶栅上的Al2O3介质层；
位于所述侧壁栅区域的所述Al2O3介质层的底部和侧壁上的侧壁栅。
与现有技术相比，本发明的有益效果：
本发明通过在顶栅和侧壁栅两个区域施加不同的栅极偏置，可以调节侧壁栅的栅极偏置，增强侧壁MIS沟道的电流贡献以增加电流驱动能力，抑制跨导下降，进而提高跨导的平坦度，在高线性射频应用中具有极大的潜力。
本发明通过对顶栅和侧壁栅分别施加不同栅极偏置，在更大的栅极过驱动范围内提高跨导的平坦度和器件的线性度。
附图说明
图1为本发明实施例提供的一种基于顶栅侧壁栅解耦合调制的高线性Fin-HEMT器件的制备方法的流程示意图；
图2a至图2e为本发明实施例提供的一种基于顶栅侧壁栅解耦合调制的高线性Fin-HEMT器件的制备方法的过程示意图；
图3为本发明实施例提供的一种基于顶栅侧壁栅解耦合调制的高线性Fin-HEMT器件的俯视图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
需要说明的是，本实施例中提到的“上”“下”“左”“右”为该肖特基二极管结构处于图示状态时的位置关系，“长”为该肖特基二极管处于图示状态时的横向尺寸，“深”为该肖特基二极管处于图示状态时的纵向尺寸。
实施例一
请参见图1、图2a至图2e、图3，图1为本发明实施例提供的一种基于顶栅侧壁栅解耦合调制的高线性Fin-HEMT器件的制备方法的流程示意图，图2a至图2e为本发明实施例提供的一种基于顶栅侧壁栅解耦合调制的高线性Fin-HEMT器件的制备方法的过程示意图，图3为本发明实施例提供的一种基于顶栅侧壁栅解耦合调制的高线性Fin-HEMT器件的俯视图。本发明实施例提供一种基于顶栅侧壁栅解耦合调制的高线性Fin-HEMT器件的制备方法，该高线性Fin-HEMT器件的制备方法包括：
步骤1、选取衬底层。
优选地，衬底层为SiC衬底。
步骤2、利用MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)方法在衬底层上生长缓冲(buffer)层；
优选地，缓冲层的材料包括GaN。
步骤3、在衬底层上生长i-GaN(非故意掺杂GaN)层。
具体地，在步骤2的基础上，利用MOCVD方法在衬底层之上的缓冲层上生长i-GaN层。
步骤4、在i-GaN层上生长AlGaN势垒层。
具体地，利用MOCVD方法在i-GaN层上生长AlGaN势垒层。
优选地，AlGaN势垒层为Al0.25GaN，厚度为20nm。
在本实施例中，也可以在生长AlGaN势垒层之前，在i-GaN层上生长AlN层，AlN层可以为1nm。
另外，还可以在AlGaN势垒层上生长GaN帽层，厚度可以为2.5nm。
其中，本实施例采用了AlGaN/GaN异质结材料。
步骤5、本实施例还可以进行对准标记的光刻刻蚀，做了标记之后，之后的每一步光刻套刻都可以与该标记对照，以防止套偏。
步骤6、在AlGaN势垒层上淀积欧姆金属，以制备源极和漏极。
步骤6.1、利用电子束蒸发方法在AlGaN势垒层上淀积欧姆金属，欧姆金属为欧姆叠层金属，欧姆叠层金属包括Ti/Al/Ni/Au，即从下至上依次为Ti、Al、Ni、Au。
优选地，Ti、Al、Ni、Au的厚度依次为20nm、160nm、55nm、45nm。
步骤6.2、在N2氛围中对淀积欧姆金属的器件进行快速热退火处理，以制备源极和漏极。
优选地，快速热退火的温度为860℃，快速热退火的时间为60s。
步骤7、从AlGaN势垒层的外围注入离子至i-GaN层内，以实现器件隔离。
具体地，利用离子注入方法从AlGaN势垒层的外围注入硼离子至i-GaN层内，以实现器件隔离。
步骤8、在AlGaN势垒层上制备SiN层。
步骤8.1、利用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)方法在AlGaN势垒层和欧姆金属上淀积SiN层。
优选地，SiN层的厚度为120nm。
步骤8.2、采用干法刻蚀方法将欧姆金属上的SiN层刻蚀去除，以暴露欧姆金属，并保留AlGaN势垒层上的SiN层。
具体地，利用ICP(电感耦合等离子体)刻蚀设备采用干法刻蚀的方法进行开孔刻蚀，以刻蚀掉欧姆金属上的SiN层。
进一步地，刻蚀气体为CF4/O2，流量25/5sccm，腔室压力5mTorr，ICP上电极功率80W，下电极功率10W。
其中，SiN层可以和势垒表面的悬挂键反应，减小表面态，降低电流崩塌。
步骤9、将栅脚区域的SiN层去除，以暴露栅脚区域的AlGaN势垒层，其中，栅脚区域位于源极和漏极之间。
具体地，利用ICP刻蚀设备采用F基刻蚀的方法将栅脚区域的SiN层去除，以暴露栅脚区域的AlGaN势垒层。
进一步地，刻蚀气体为CF4/O2，流量25/5sccm，腔室压力5mTorr，ICP上电极功率80W，下电极功率10W，偏压为46V。
步骤10、请参见图2a，在栅脚区域的AlGaN势垒层上淀积顶栅金属，以制备顶栅。
具体地，利用电子束蒸发方法在栅脚区域的AlGaN势垒层上淀积顶栅金属，以制备顶栅。
优选地，顶栅包括顶栅钨。因为钨可以利用干法刻蚀进行刻蚀，因此，仅采用一次光刻即可进行顶栅金属刻蚀和势垒层刻蚀，减少工艺步骤。
步骤11、间隔去除侧壁栅区域的顶栅金属、AlGaN势垒层以及部分i-GaN层，以使AlGaN势垒层以及AlGaN势垒层上的顶栅金属呈预设间隔间断排布。
步骤11.1、请参见图2b，首先采用电子束光刻进行光刻，再采用F基沿栅宽方向间隔刻蚀掉侧壁栅区域的顶栅金属。F基等离子体和金属钨反应，生成WF6气体，实现金属钨的干法刻蚀。
步骤11.2、请参见图2c，采用Cl基间隔刻蚀掉侧壁栅区域的AlGaN势垒层以及部分i-GaN层，使AlGaN势垒层以及AlGaN势垒层上的顶栅金属呈预设间隔间断排布。为了形成周期性的纳米沟道，刻蚀深度需要至i-GaN层。
Cl基等离子体和GaN基材料反应生成气体GaCl3和N2，实现AlGaN和GaN的干法刻蚀。
步骤12、请参见图2d，在侧壁栅区域的i-GaN层上和间隔排布的顶栅金属上制备Al2O3介质层。
具体地，利用ALD(Atomic layer deposition，原子层沉积)方法在侧壁栅区域的i-GaN层上和间隔排布的顶栅金属上制备Al2O3介质层，Al2O3介质层用以实现顶栅和侧壁栅的电学隔离。这是因为顶栅和侧壁栅都是金属，要将顶栅和侧壁栅分别引出，施加不同的栅极电压。如果顶栅和侧壁栅接触会发生短路。
步骤13、请参见图2e，在侧壁栅区域的Al2O3介质层的底部和侧壁上淀积侧壁栅金属，以制备MIS(Metal-oxide-Semiconductor，金属-绝缘层-半导体)结构的侧壁栅。
具体地，利用电子束蒸发方法在侧壁栅区域的Al2O3介质层的底部和侧壁上淀积侧壁栅金属。
优选地，侧壁栅包括Ni/Au，即从下至上依次为Ni、Au。侧壁栅采用Ni/Au，在光刻后进行选区沉积。
步骤14、在源极、漏极、顶栅和侧壁栅上淀积互联金属。
具体地，利用电子束蒸发设备淀积
的互联金属。
对于平面HEMT，当增加栅极偏置以获得更多电荷时，电荷面密度增加，饱和速度降低，因此跨导下降。对于Fin-HEMT，随着栅极电压的增加，来自侧壁MOS沟道的电流贡献有利于电流驱动能力，这可以抑制跨导滚降。在此基础上，将顶栅和侧壁栅分开控制，在侧壁栅上施加与顶栅不同的偏置电压对沟道输运进行调制，从而提高跨导的平坦度和器件的线性度。
本发明通过在顶栅和侧壁栅两个区域施加不同的栅极偏置，可以调节侧壁栅偏置以增强电流贡献，抑制跨导下降，进而提高跨导的平坦度，在高线性射频应用中具有极大的潜力。
本发明通过对顶栅和侧壁栅分别施加不同栅极偏置，在更大的栅极过驱动范围内提高跨导的平坦度和器件的线性度。
实施例二
请参见图2a至图2e、图3。本发明在实施例一的基础上还提供一种基于顶栅侧壁栅解耦合调制的高线性Fin-HEMT器件，该高线性Fin-HEMT器件是利用实施例一所述的高线性Fin-HEMT器件的制备方法制备而成，该高线性Fin-HEMT器件包括：
衬底层；
位于衬底层上的缓冲层；
位于缓冲层上的i-GaN层；
在栅脚区域间隔排布的AlGaN势垒层；
位于AlGaN势垒层上的源极和漏极；
位于栅脚区域的AlGaN势垒层上的顶栅；
位于栅脚区域内的两个AlGaN势垒层之间的i-GaN层以及顶栅上的Al2O3介质层；
位于侧壁栅区域的Al2O3介质层的底部和侧壁上的侧壁栅。
本发明通过在顶栅和侧壁栅两个区域施加不同的栅极偏置，可以调节侧壁栅偏置以增强电流贡献，抑制跨导下降，进而提高跨导的平坦度，在高线性射频应用中具有极大的潜力。
本发明通过对顶栅和侧壁栅分别施加不同栅极偏置，在更大的栅极过驱动范围内提高跨导的平坦度和器件的线性度。
在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特数据点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特数据点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种基于顶栅侧壁栅解耦合调制的高线性Fin-HEMT器件的制备方法，其特征在于，所述高线性Fin-HEMT器件的制备方法包括：
选取衬底层；
在所述衬底层上生长缓冲层；
在所述缓冲层上生长i-GaN层；
在所述i-GaN层上生长AlGaN势垒层；
在所述AlGaN势垒层上淀积欧姆金属，以制备源极和漏极；
从所述AlGaN势垒层的外围注入离子至所述i-GaN层内，以实现器件隔离；
在所述AlGaN势垒层上制备SiN层；
将栅脚区域的所述SiN层去除，以暴露所述栅脚区域的所述AlGaN势垒层；
在所述栅脚区域的所述AlGaN势垒层上淀积顶栅金属，以制备顶栅；
间隔去除侧壁栅区域的所述顶栅金属、所述AlGaN势垒层以及部分i-GaN层，以使所述AlGaN势垒层以及所述AlGaN势垒层上的顶栅金属呈预设间隔间断排布；
在所述侧壁栅区域的所述i-GaN层上和间隔排布的所述顶栅金属上制备Al2O3介质层；
在所述侧壁栅区域的所述Al2O3介质层的底部和侧壁上淀积侧壁栅金属，以制备侧壁栅。
2.根据权利要求1所述的高线性Fin-HEMT器件的制备方法，其特征在于，所述缓冲层的材料包括GaN。
3.根据权利要求1所述的高线性Fin-HEMT器件的制备方法，其特征在于，在所述AlGaN势垒层上淀积欧姆金属，以制备源极和漏极，包括：
利用电子束蒸发方法在所述AlGaN势垒层上淀积欧姆金属，所述欧姆金属为欧姆叠层金属，所述欧姆叠层金属包括Ti/Al/Ni/Au；
在N2氛围中对淀积所述欧姆金属的器件进行快速热退火处理，以制备所述源极和所述漏极。
4.根据权利要求1所述的高线性Fin-HEMT器件的制备方法，其特征在于，从所述AlGaN势垒层的外围注入离子至所述i-GaN层内，以实现器件隔离，包括：
利用离子注入方法从所述AlGaN势垒层的外围注入硼离子至所述i-GaN层内，以实现器件隔离。
5.根据权利要求1所述的高线性Fin-HEMT器件的制备方法，其特征在于，在所述AlGaN势垒层上制备SiN层，包括：
利用PECVD方法在所述AlGaN势垒层和所述欧姆金属上淀积SiN层；
采用干法刻蚀方法将所述欧姆金属上的SiN层刻蚀去除，以暴露所述欧姆金属，并保留所述AlGaN势垒层上的所述SiN层。
6.根据权利要求1所述的高线性Fin-HEMT器件的制备方法，其特征在于，将栅脚区域的所述SiN层去除，以暴露所述栅脚区域的所述AlGaN势垒层，包括：
采用F基刻蚀的方法将栅脚区域的所述SiN层去除，以暴露所述栅脚区域的所述AlGaN势垒层。
7.根据权利要求1所述的高线性Fin-HEMT器件的制备方法，其特征在于，间隔去除侧壁栅区域的所述顶栅金属、所述AlGaN势垒层以及部分i-GaN层，包括：
采用F基间隔刻蚀掉所述侧壁栅区域的所述顶栅金属；
采用Cl基间隔刻蚀掉所述侧壁栅区域的所述AlGaN势垒层以及部分i-GaN层，以刻断沟道。
8.根据权利要求1所述的高线性Fin-HEMT器件的制备方法，其特征在于，在制备侧壁栅之后，还包括：
在所述源极、所述漏极、所述顶栅和所述侧壁栅上淀积互联金属。
9.根据权利要求1所述的高线性Fin-HEMT器件的制备方法，其特征在于，所述顶栅包括顶栅钨，所述侧壁栅包括Ni/Au。
10.一种基于顶栅侧壁栅解耦合调制的高线性Fin-HEMT器件，其特征在于，利用权利要求1至9任一项所述的制备方法制备而成，所述高线性Fin-HEMT器件包括：
衬底层；
位于所述衬底层上的缓冲层；
位于所述缓冲层上的i-GaN层；
在所述栅脚区域间隔排布的AlGaN势垒层；
位于所述AlGaN势垒层上的源极和漏极；
位于所述栅脚区域的所述AlGaN势垒层上的顶栅；
位于所述栅脚区域内的两个所述AlGaN势垒层之间的所述i-GaN层以及所述顶栅上的Al2O3介质层；
位于所述侧壁栅区域的所述Al2O3介质层的底部和侧壁上的侧壁栅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210147858.5A CN114724949A (zh) | 2022-02-17 | 2022-02-17 | 基于顶栅侧壁栅解耦合调制的高线性Fin-HEMT器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210147858.5A CN114724949A (zh) | 2022-02-17 | 2022-02-17 | 基于顶栅侧壁栅解耦合调制的高线性Fin-HEMT器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114724949A true CN114724949A (zh) | 2022-07-08 |
Family
ID=82236065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210147858.5A Pending CN114724949A (zh) | 2022-02-17 | 2022-02-17 | 基于顶栅侧壁栅解耦合调制的高线性Fin-HEMT器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114724949A (zh) |
-
2022
- 2022-02-17 CN CN202210147858.5A patent/CN114724949A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5953706B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US9035353B2 (en) | Compound semiconductor device comprising electrode above compound semiconductor layer and method of manufacturing the same | |
| US9755059B2 (en) | Cascode structures with GaN cap layers | |
| US9419121B1 (en) | Semiconductor device with multiple carrier channels | |
| JP5825017B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US9496380B2 (en) | Compound semiconductor device comprising compound semiconductor layered structure having buffer layer and method of manufacturing the same | |
| US8956935B2 (en) | Method for manufacturing compound semiconductor device | |
| EP2595181B1 (en) | Compound semiconductor device and process for production thereof | |
| WO2019176434A1 (ja) | 半導体装置および半導体装置の製造方法、並びに電子機器 | |
| JP2014072225A (ja) | 化合物半導体装置及びその製造方法 | |
| JP7007548B2 (ja) | 化合物半導体装置及びその製造方法 | |
| CN116741635A (zh) | 基于无掩膜再生长低阻延伸层的hemt器件制备方法 | |
| CN116092935A (zh) | 一种AlGaN/GaN HEMT器件的制作方法 | |
| US20240072141A1 (en) | Semiconductor device and method for manufacturing the same | |
| WO2021029183A1 (ja) | 半導体装置、半導体モジュールおよび電子機器 | |
| CN114724949A (zh) | 基于顶栅侧壁栅解耦合调制的高线性Fin-HEMT器件及其制备方法 | |
| CN114843335A (zh) | 一种基于非对称欧姆再生长区域的高线性GaN HEMT器件及其制备方法 | |
| JP2012023214A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2017183513A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6350599B2 (ja) | 化合物半導体装置及びその製造方法 | |
| CN114724950A (zh) | 一种基于多栅调制的多阈值耦合器件及其制备方法 | |
| JP2010010412A (ja) | 半導体素子及びその製造方法 | |
| JP4997660B2 (ja) | 半導体装置 | |
| JP6248574B2 (ja) | 半導体装置及びその製造方法 | |
| JP5879816B2 (ja) | 化合物半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |