CN114724923A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN114724923A
CN114724923A CN202110015122.8A CN202110015122A CN114724923A CN 114724923 A CN114724923 A CN 114724923A CN 202110015122 A CN202110015122 A CN 202110015122A CN 114724923 A CN114724923 A CN 114724923A
Authority
CN
China
Prior art keywords
layer
substrate
forming
adsorption
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110015122.8A
Other languages
English (en)
Inventor
师兰芳
甘露
郑春生
张文广
吴威威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110015122.8A priority Critical patent/CN114724923A/zh
Priority to US17/543,191 priority patent/US20220216049A1/en
Publication of CN114724923A publication Critical patent/CN114724923A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种半导体结构的形成方法，方法包括：提供待处理的基底结构，所述待处理的基底结构包括基底层以及凸出于所述基底层的图形结构，所述基底结构的表面具有吸附基团；采用反应气体对所述基底结构的表面进行等离子体处理，所述反应气体与所述吸附基团发生化学反应，用于使所述基底结构表面的前驱体吸附形核点数量趋于相同；在所述等离子体处理之后，利用原子层沉积工艺，形成保形覆盖所述基底结构表面的目标层。通过对基底结构的表面进行等离子体处理，使得图形结构的顶面和侧壁、以及基底层表面的前驱体吸附形核数量相同，从而实现对基底结构表面的改性，提高了目标层的厚度均一性，进而提高了半导体的性能。

Description

半导体结构的形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
原子层沉积(atomic layer deposition，ALD)工艺通常是在保持负压(低于大气压的压力)的沉积腔室内沉积连续的多个单原子层到基底上。该工艺包括多次子沉积步骤，所述子沉积步骤包括：将第一反应前驱体通入沉积腔室中，所述第一反应前驱体吸附在基底表面；停止向沉积腔室中通入所述第一反应前驱体，使惰性吹扫气体流经沉积腔室中，以便从沉积腔室中去除没有吸附到基底上的剩余第一反应前驱体；将第二反应前驱体通入沉积腔室中，所述第二反应前驱体与吸附在基底表面的第一反应前驱体反应；停止向沉积腔室中通入所述第二反应前驱体，使惰性吹扫气体流经沉积腔室中，以便将所述第二反应前驱体与所述第一反应前驱体反应后的副产物排出沉积腔室。
在现有的半导体制作工艺中，随着半导体器件制作工艺的进一步发展，器件的特征尺寸越来越小，原子层沉积工艺主要运用在线宽较小、深宽比较大的孔洞、开口或沟槽中。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法，提高半导体结构的性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供待处理的基底结构，所述待处理的基底结构包括基底层以及凸出于所述基底层的图形结构，所述基底结构的表面具有吸附基团；采用反应气体对所述基底结构的表面进行等离子体处理，所述反应气体与所述吸附基团发生化学反应，用于使所述基底结构表面的前驱体吸附形核点数量趋于相同；在所述等离子体处理之后，利用原子层沉积工艺，形成保形覆盖所述基底结构表面的目标层。
可选的，所述反应气体包括O2、H2或含N和H的气体。
可选的，所述含N和H的气体包括N2和H2的混合气体或者NH3。
可选的，所述吸附基团包括羟基或氨基。
可选的，所述图形结构和基底层的材料不同。
可选的，所述基底层包括多个区域；所述图形结构分别位于所述多个区域的所述基底层上，其中，所述多个区域的图形结构中的掺杂离子浓度不同，或者，所述多个区域的图形结构中的掺杂离子类型不同，或者，所述多个区域的图形结构的材料不同。
可选的，所述基底层是衬底，所述图形结构是栅极结构，所述目标层是侧墙材料层；或者，所述基底层中形成有待连接结构，所述图形结构是介电层，且相邻所述介电层围成导电开口，所述导电开口底部露出所述待连接结构，所述目标层是侧壁保护材料层。
可选的，所述等离子体处理工艺的参数包括：所述等离子体处理工艺的参数包括：所述反应气体为O2；工艺时间为5s至600s；腔室压强为100mtorr至30torr；所述反应气体的气体流量为1sccm至90000sccm；射频功率为50W至2000W；工艺温度为50℃至500℃。
可选的，所述图形结构的材料包括氧化硅、氮化硅以及硅材料。
可选的，所述目标层的材料包括氮化硅。
可选的，所述原子层沉积工艺包括等离子体增强原子层沉积工艺。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例所公开的方案中，待处理的基底结构包括基底层以及凸出于所述基底层的图形结构，所述基底结构的表面具有吸附基团，接着采用反应气体对所述基底结构的表面进行等离子体处理，所述反应气体与所述吸附基团发生化学反应，用于使基底结构表面的前驱体吸附形核点数量趋于相同，然后利用原子层沉积工艺，形成保形覆盖所述基底结构表面的目标层；与对所述基底结构的表面不进行等离子体处理，直接利用原子层沉积工艺在所述基底结构的表面形成保形覆盖所述基底结构表面的目标层的方案相比，本发明实施例通过对所述基底结构的表面进行等离子体处理，使得所述图形结构的顶面和侧壁、以及所述基底层表面的前驱体吸附形核数量趋于相同，从而实现对所述基底结构表面的改性，因为前驱体吸附形核点用于吸附原子层沉积工艺所采用的反应前驱体，从而为反应前驱体提供了均匀的吸附环境，相应的，提高了所述目标层的厚度均一性，进而提高了半导体的性能。
附图说明
图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图；
图4至图7是本发明半导体结构的形成方法第一实施例中各步骤对应的结构示意图；
图8是本发明半导体结构的形成方法第二实施例对应的原理图；
图9是本发明半导体结构的形成方法第三实施例对应的原理图。
具体实施方式
目前，半导体结构的性能仍有待提高。现结合一种半导体结构的形成方法，分析半导体结构性能有待提高的原因。图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，提供待处理的基底结构12，所述待处理的基底结构12包括基底层10以及凸出于所述基底层10的图形结构11，所述基底结构12包括第一器件区a和第二器件区b。
参考图2，对所述第二器件区b的图形结构11进行离子掺杂处理。
参考图3，进行离子掺杂处理后，采用原子层沉积工艺形成保形覆盖所述基底结构12表面的目标层13。
经研究发现，对所述第二器件区b的图形结构11进行离子掺杂处理后，易导致所述第二器件区b的图形结构11表面的吸附基团发生变化，与第一器件区a的图形结构11表面的吸附基团之间产生差异，相应的，在所述基底结构12表面形成目标层13的过程中，由于受到图形结构11表面的吸附基团的影响，在所述第一器件区a的图形结构11表面形成的目标层13的厚度T1与在所述第二器件区b的图形结构11表面形成的目标层13的厚度T2不相等，同时，以垂直于所述图形结构11的延伸方向为横向，所述第一器件区a中位于图形结构11侧壁的相邻所述目标层13之间的横向距离CD1与所述第二器件区b中位于图形结构11侧壁的相邻所述目标层13之间的横向距离CD2也不相等，此外，所述基底层10表面和图形结构11表面的吸附基团也容易产生差异，导致位于图形结构11表面的目标层13厚度与位于基底层10表面的目标层13厚度不相等，从而导致目标层13的厚度均一性较差，且相邻所述目标层13之间的横向距离均一性也较差，上述问题均容易导致半导体结构的性能下降。
为了解决所述技术问题，本发明实施例提供一种半导体结构的制作方法，包括：提供待处理的基底结构，所述待处理的基底结构包括基底层以及凸出于所述基底层的图形结构，所述基底结构的表面具有吸附基团；采用反应气体对所述基底结构的表面进行等离子体处理，所述反应气体与所述吸附基团发生化学反应，用于使所述基底结构表面的前驱体吸附形核点数量趋于相同；在所述等离子体处理之后，利用原子层沉积工艺，形成保形覆盖所述基底结构表面的目标层。
本发明实施例所公开的方案中，待处理的基底结构包括基底层以及凸出于所述基底层的图形结构，所述基底结构的表面具有吸附基团，接着采用反应气体对所述基底结构的表面进行等离子体处理，所述反应气体与所述吸附基团发生化学反应，用于使基底结构表面的前驱体吸附形核点数量趋于相同，然后利用原子层沉积工艺，形成保形覆盖所述基底结构表面的目标层，且所述目标层的厚度一致；与对所述基底结构的表面不进行等离子体处理，直接利用原子层沉积工艺在所述基底结构的表面形成保形覆盖所述基底结构表面的目标层的方案相比，本发明实施例通过对所述基底结构的表面进行等离子体处理，使得所述图形结构的顶面和侧壁、以及所述基底层表面的前驱体吸附形核数量趋于相同，从而实现对所述基底结构表面的改性，因为前驱体吸附形核点用于吸附原子层沉积工艺所采用的反应前驱体，从而为反应前驱体提供了均匀的吸附环境，相应的，提高了所述目标层的厚度均一性，进而提高了半导体的性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图7本发明半导体结构的形成方法一实施例中各步骤对应的示意图。
参考图4，提供待处理的基底结构102，所述待处理的基底结构102包括基底层100以及凸出于所述基底层100的图形结构101，所述基底结构102的表面具有吸附基团。
所述基底结构102为后续形成目标层提供了工艺平台。
后续形成保形覆盖所述基底结构102表面的目标层，因此，所述基底结构102的表面提供了所述目标层的沉积环境。
本实施例中，所述基底结构102的表面具有吸附基团。
作为一种示例，所述吸附基团包括羟基(OH-)。在其他实施例中，所述吸附基团也可以为氨基(NH-或NH2)。
需要说明的是，受到工艺制程的影响，所述基底结构102的各个表面具有不同数量的吸附基团。
例如，所述基底结构102中包含有不同材料的多个膜层，或者，所述基底结构102中的各区域经历的工艺条件不同，或者，在形成所述基底结构102的过程中会受到工艺偏差(variation)的影响。其中，所述基底结构102表面的吸附基团影响了后续形成目标层的沉积环境。
本实施例中，所述图形结构101和基底层100的材料不同，因此，所述基底层100表面和图形结构101表面的吸附基团的数量不同。
本实施例中，所述图形结构101的材料包括氧化硅、氮化硅或硅。其中，硅材料可以包括多晶硅或非晶硅。
具体地，所述基底层100是衬底，所述图形结构101是栅极结构。
所述衬底的材料为硅。在其他实施例中，所述衬底的材料还可以为锗、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。
所述栅极结构的材料为多晶硅。
本实施例中，所述基底层100包括多个区域(未标示)。作为一种示例，所述多个区域包括第一区域a和第二区域b。
本实施例中，所述图形结构101分别位于所述多个区域的所述基底层100上，其中，所述多个区域(即所述第一区域a和第二区域b)的图形结构101中的掺杂离子浓度不同。
所述第一区域a和第二区域b的图形结构101的材料相同，但所述第一区域a和第二区域b的图形结构101中的掺杂离子浓度不同，这使得所述第一区域a和第二区域b的图形结构101的表面也具有数量不同的吸附基团。
需要说明的是，所述第一区域a和第二区域b的图形结构101中的掺杂离子浓度不同，主要是为了满足半导体结构的一些特定要求或者性能上的目的。
作为一种示例，所述第二区域b的图形结构101中掺杂有离子，所述第一区域a的图形结构101中未掺杂有离子。
其中，当对第二区域b的图形结构101进行离子掺杂后，所述第二区域b的图形结构101表面的吸附基团数量发生改变。
在另一些实施例中，所述多个区域的图形结构的材料相同，所述多个区域的图形结构中的掺杂离子类型不同，例如，第一区域的图形结构中掺杂有N型离子，第二区域的图形结构中掺杂有P型离子。
在又一些实施例中，所述多个区域的图形结构的材料不同。
在其他实施例中，所述多个区域的图形结构的材料相同，且掺杂离子相同或均未掺杂有离子。在这种情况下，受到工艺偏差的影响，也可能导致所述多个区域的图形结构表面具有数量不同的吸附基团。
参考图5至图6，图5是等离子体处理的结构示意图，图6是等离子体处理的原理图，采用反应气体对所述基底结构102的表面进行等离子体处理，所述反应气体与所述吸附基团发生化学反应，用于使基底结构102表面的前驱体吸附形核点数量趋于相同。
所述反应气体与所述吸附基团发生化学反应后，所述基底结构102表面的基团作为前驱体吸附形核点。
后续形成保形覆盖所述基底结构102表面的目标层，本实施例通过对所述基底结构102的表面进行等离子体处理，使得所述图形结构101的顶面和侧壁、以及所述基底层100表面的前驱体吸附形核点数量趋于相同，从而实现对所述基底结构102表面的改性，因为前驱体吸附形核点用于吸附原子层沉积工艺所采用的反应前驱体，从而为反应前驱体提供了均匀的吸附环境，相应的，提高了所述目标层的厚度均一性，进而提高了半导体的性能。
需要说明的是，所述反应气体包括O2、H2或含N和H的气体。
利用所述O2、H2或含N和H的气体对所述基底结构102的表面进行等离子体处理，所述O2、H2或含N和H的气体能够与吸附基团发生化学反应，使得所述图形结构101的顶面和侧壁、以及所述基底层100表面的前驱体吸附形核数量相同，从而实现对所述基底结构102表面的改性，为后续形成目标层提供了均匀的吸附环境。
具体地，所述含N和H的气体包括N2和H2的混合气体或者NH3。
本实施例中，所述等离子体处理具有活性高的特点，在较低的工艺温度环境下，容易与所述基底结构102表面的吸附基团进行反应，从而产生对所述基底结构的表面进行改性的效果。
本实施例中，所述基底结构102表面的吸附基团为羟基(OH-)，且以采用O2对所述基底结构102的表面进行等离子体处理为例进行详细说明。
如图6所示，采用O2对所述基底结构102的表面进行等离子体处理时，能够减少所述基底结构102表面的羟基(OH-)数量，且当所述基底结构102表面的羟基(OH-)减少至一定数量时就趋于饱和，从而使得所述基底结构表面的羟基(OH-)数量趋于一致。
需要说明的是，在其他实施例中，所述基底结构表面的吸附基团还可以是氨基，采用O2对所述基底结构102的表面进行等离子体处理，同样可以起到减少氨基数量的效果。
因此，通过所述反应气体O2对所述图形结构101的顶面和侧壁、以及所述基底层100表面进行等离子体处理，使得所述图形结构101的顶面和侧壁、以及所述基底层100表面的前驱体吸附形核数量相同。
本实施例中，所述等离子体处理工艺的参数包括：工艺时间为5s至600s；腔室压强为100mtorr至30torr；反应气体的气体流量为1sccm至90000sccm；源射频功率为50W至2000W；工艺温度为50℃至500℃。
反应气体的气体流量不宜过小，也不宜过大。如果反应气体的气体流量过小，则容易导致反应气体所产生的等离子体数量过少，相应的，容易导致对所述基底结构102进行表面处理不够充分，且容易导致对整个基底结构102的处理效果的均一性较差，从而影响后续形成的目标层的厚度均一性；如果所述反应气体的气体流量过大，也容易造成工艺资源和成本的浪费。为此本实施例中，所述反应气体的气体流量为1sccm至90000sccm。
等离子体处理的腔室压强不宜过小，也不宜过大。如果所述等离子体处理的腔室压强过小，腔室中的真空度就会越高，相应的，容易导致对所述基底结构102的表面处理不够充分，且处理效果的均一性较差，从而影响后续形成的目标层的厚度均一性；如果所述等离子体处理的腔室压强过大，则提高了被活化的气体等离子体在腔室内发生运动碰撞的概率，造成实际到达所述基底结构102表面的气体等离子大大减小，所述反应气体与吸附基团发生反应的效果相应变差，降低了所述等离子体处理的效果，且容易导致所述基底结构102的表面处理不够充分，从而影响后续形成的目标层的厚度均一性。为此，本实施例中，腔室压强为100mtorr至30torr。
提高工艺温度有利于提升解离和反应的速度，工艺温度过低时，容易导致解离或反应的速度过慢，从而降低等离子体处理的效率或效果；但是，当工艺温度过高时，容易对半导体结构的性能产生不良影响，且还会导致热预算的增加。为此，本实施例中，工艺温度为50℃至500℃。
如果射频功率过大，则容易对所述基底结构102的表面造成损伤；如果射频功率过小，则容易导致对所述基底结构102表面进行等离子体处理的效果变差，所述图形结构101的顶面和侧壁、以及所述基底层100表面的前驱体吸附形核数量差异过大，导致后续形成的目标层厚度均一性变差，从而影响半导体的性能。为此，本实施例中，源射频功率为50W至2000W。
等离子体处理的工艺时间不宜过小，也不宜过大。如果所述等离子体处理的工艺时间过小，则易导致对所述基底结构102的表面处理不充分，从而影响后续形成的目标层的厚度均一性；如果所述等离子体处理工艺时间过大，则容易对所述基底结构102的表面造成损伤。为此，本实施例中，等离子体处理工艺时间为5s至600s。
参考图7，在所述等离子体处理之后，利用原子层沉积工艺，形成保形覆盖所述基底结构102表面的目标层103。
所述目标层103为后续的制程工艺提供工艺基础。
本实施例中，所述目标层103是侧墙材料层，位于所述图形结构101侧壁的侧墙材料层用于作为侧墙。其中，所述侧墙用于保护所述图形结构101的侧壁。
所述侧墙材料层可以为单层结构或者叠层结构，所述侧墙材料层的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
本实施例中，所述目标层103的材料包括氮化硅。
本实施例中，利用原子层沉积工艺形成保形覆盖所述基底结构102表面的所述目标层103。
原子层沉积(atomic layer deposition，ALD)工艺包括进行多次的原子层沉积循环，有利于提高所述目标层103的厚度均一性，使所述目标层103能够保形覆盖在所述图形结构101的顶部和侧壁，以及所述基底结构102的顶部；此外，原子层沉积工艺的间隙填充性能和阶梯覆盖性好，相应提高了所述目标层103的保形覆盖能力。
具体的，原子层沉积工艺通常是在保持负压(低于大气压的压力)的沉积腔室内沉积连续的多个单原子层到基底上。该工艺包括多次子沉积步骤，所述子沉积步骤包括：将第一反应前驱体通入沉积腔室中，所述第一反应前驱体吸附在基底表面；停止向沉积腔室中通入所述第一反应前驱体，使惰性吹扫气体流经沉积腔室中，以便从沉积腔室中去除没有吸附到基底上的剩余第一反应前驱体；将第二反应前驱体通入沉积腔室中，所述第二反应前驱体与吸附在基底表面的第一反应前驱体反应；停止向沉积腔室中通入所述第二反应前驱体，使惰性吹扫气体流经沉积腔室中，以便将所述第二反应前驱体与所述第一反应前驱体反应后的副产物排出沉积腔室。
需要说明的是，所述原子层沉积工艺为等离子体增强原子层沉积工艺。
等离子体增强原子层沉积工艺的工艺温度较低，能够降低对半导体结构的性能的影响、减小热预算，而且，等离子体增强原子层沉积工艺的工艺可控性更高。
继续参考图7，由于所述图形结构101的顶面和侧壁、以及所述基底层100表面的前驱体吸附形核数量趋于相同，因此，在原子层沉积的过程中，所述基底结构102的表面提供了均匀的吸附环境，从而使得所述目标层103的厚度均一性较高。
具体地，形成于所述基底层100上的目标层103、与形成于所述图形结构表面的目标层103厚度相等。
需要说明的是，形成的所述目标层103的厚度均一性较高，相应提高了半导体结构性能。
本实施例中，形成于所述第一区域a的图形结构101表面的所述目标层103的厚度T1与形成于所述第二区域b的图形结构101表面的所述目标层103的厚度T2相等，形成于所述图形结构101表面的所述目标层103的厚度与形成于所述基底层100表面的所述目标层103的厚度相等。
本实施例中，所述第一区域a上相邻所述目标层103之间的距离尺寸CD1与所述第二区域b上相邻所述目标层103之间的距离尺寸CD2相等。
以垂直于所述图形结构101的延伸方向为横向，所述第一区域a上相邻所述目标层103之间的横向距离CD1与所述第二区域b上相邻所述目标层103之间的横向距离CD2相等，优化了半导体的结构布置，提高了半导体的结构性能。
需要说明的是，本实施例以所述基底层100是衬底，所述图形结构101是栅极结构，所述目标层103是侧墙材料层为例进行说明
在另一些实施例中，所述基底层中形成有待连接结构，所述图形结构是介电层，且相邻所述介电层围成导电开口，所述导电开口底部露出所述待连接结构。例如，所述待连接结构为源漏掺杂区，所述导电开口用于形成电连接所述待连接结构的导电插塞。
相应的，所述目标层是侧壁保护材料层。位于所述导电开口侧壁的侧壁保护材料层用于作为侧壁保护层，从而对所述导电开口的侧壁起到保护作用。
相应的，通过本实施例所述的等离子体处理，提高了侧壁保护材料层的厚度均一性。
图8是本发明半导体结构的形成方法第二实施例对应的原理图。
本发明实施例与第一实施例的相同之处在此不再赘述，本发明实施例与第一实施例的不同之处在于：对所述基底结构的表面进行等离子体处理的步骤中，反应气体为H2。
以所述吸附基团为羟基为例，采用H2对所述基底结构102的表面进行等离子体处理，容易使所述基底结构表面的Si-O-Si中的Si-O键断裂，形成新的羟基(OH-)，相应的，使得所述基底结构表面的羟基数量增加。当所述基底结构102表面的羟基增加到一定数量时就趋于饱和，从而使得所述基底结构表面的前驱体吸附形核点数量趋于相同。
对本实施例所述形成方法的具体描述，可结合参考前述实施例的相应描述，在此不再赘述。
图9是本发明半导体结构的形成方法第三实施例对应的原理图。
本发明实施例与第一实施例的相同之处在此不再赘述，本发明实施例与第一实施例的不同之处在于：对所述基底结构的表面进行等离子体处理的步骤中，反应气体为含N和H的气体。
以所述吸附基团为羟基为例，采用含有N和H的气体对所述基底结构的表面进行等离子体处理，容易使Si-O键断裂，并形成新的氨基(NH-或NH2)，相应的，使得所述基底结构表面的氨基(NH-或NH2)数量增加。当所述基底结构102表面的氨基(NH-或NH2)数量增加到一定数量时就趋于饱和，其中，由于氨基也是利于前驱体吸附的前驱体吸附形核点，从而使所述基底结构表面的前驱体吸附形核点数量趋于相同。
本实施例中，所述含N和H的气体为N2和H2的混合气体。
在其他实施例中，所述含N和H的气体也可以为NH3。
对本实施例所述形成方法的具体描述，可结合参考前述实施例的相应描述，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种半导体结构的形成方法，其特征在于，包括：
提供待处理的基底结构，所述待处理的基底结构包括基底层以及凸出于所述基底层的图形结构，所述基底结构的表面具有吸附基团；
采用反应气体对所述基底结构的表面进行等离子体处理，所述反应气体与所述吸附基团发生化学反应，用于使所述基底结构表面的前驱体吸附形核点数量趋于相同；
在所述等离子体处理之后，利用原子层沉积工艺，形成保形覆盖所述基底结构表面的目标层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述反应气体包括O2、H2或含N和H的气体。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述含N和H的气体包括N2和H2的混合气体或者NH3。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述吸附基团包括羟基或氨基。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述图形结构和基底层的材料不同。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底层包括多个区域；
所述图形结构分别位于所述多个区域的所述基底层上，其中，所述多个区域的图形结构中的掺杂离子浓度不同，或者，所述多个区域的图形结构中的掺杂离子类型不同，或者，所述多个区域的图形结构的材料不同。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底层是衬底，所述图形结构是栅极结构，所述目标层是侧墙材料层；
或者，所述基底层中形成有待连接结构，所述图形结构是介电层，且相邻所述介电层围成导电开口，所述导电开口底部露出所述待连接结构，所述目标层是侧壁保护材料层。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述等离子体处理工艺的参数包括：所述反应气体为O2；工艺时间为5s至600s；腔室压强为100mtorr至30torr；所述反应气体的气体流量为1sccm至90000sccm；射频功率为50W至2000W；工艺温度为50℃至500℃。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述图形结构的材料包括氧化硅、氮化硅或硅材料。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述目标层的材料包括氮化硅。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述原子层沉积工艺包括等离子体增强原子层沉积工艺。
CN202110015122.8A 2021-01-06 2021-01-06 半导体结构的形成方法 Pending CN114724923A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110015122.8A CN114724923A (zh) 2021-01-06 2021-01-06 半导体结构的形成方法
US17/543,191 US20220216049A1 (en) 2021-01-06 2021-12-06 Method for forming semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110015122.8A CN114724923A (zh) 2021-01-06 2021-01-06 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114724923A true CN114724923A (zh) 2022-07-08

Family

ID=82219170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110015122.8A Pending CN114724923A (zh) 2021-01-06 2021-01-06 半导体结构的形成方法

Country Status (2)

Country Link
US (1) US20220216049A1 (zh)
CN (1) CN114724923A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
US10403504B2 (en) * 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
KR102443047B1 (ko) * 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US20200266323A1 (en) * 2019-02-15 2020-08-20 Samsung Display Co., Ltd. Display device and method for fabricating the same
JP7278146B2 (ja) * 2019-05-20 2023-05-19 東京エレクトロン株式会社 成膜方法
JP7204718B2 (ja) * 2020-09-29 2023-01-16 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
KR20220045900A (ko) * 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치

Also Published As

Publication number Publication date
US20220216049A1 (en) 2022-07-07

Similar Documents

Publication Publication Date Title
US8479683B2 (en) Apparatus including a plasma chamber and controller including instructions for forming a boron nitride layer
KR100672829B1 (ko) 전하 트랩 절연체의 제조 방법 및 소노스 타입의 비휘발성메모리 장치의 제조방법
US20140273530A1 (en) Post-Deposition Treatment Methods For Silicon Nitride
KR20160100263A (ko) 저 저항 및 얕은 접합 깊이를 갖는 막 형성 방법
US20150087140A1 (en) Film forming method, film forming device, and film forming system
US20080242059A1 (en) Methods of forming nickel silicide layers with low carbon content
KR20140019803A (ko) 성막 방법
US7713887B2 (en) Method for forming isolation layer in semiconductor device
WO2011162136A1 (en) Film formation method, semiconductor-device fabrication method, insulating film and semiconductor device
KR100653994B1 (ko) 반도체 소자의 층간절연막 형성방법
KR102551237B1 (ko) 기저 구조 재료에 대한 직접적인 rf 노출 없이 등각성의 밀폐 유전체 캡슐화를 위한 sibn 필름
US7507644B2 (en) Method of forming dielectric layer of flash memory device
US6913976B2 (en) Method of manufacturing semiconductor device
US20110254060A1 (en) Metal Gate Structure and Fabricating Method thereof
WO2006082718A1 (ja) 誘電体膜及びその形成方法
CN114724923A (zh) 半导体结构的形成方法
KR101008982B1 (ko) 전하 트랩층을 갖는 불휘발성 메모리소자의 형성방법
US8952445B2 (en) Nonvolatile semiconductor memory device
US7651910B2 (en) Methods of forming programmable memory devices
CN114503240A (zh) 用于防止在制造高深宽比特征过程中退化的掩模封装
CN112928061A (zh) 半导体结构及其形成方法
KR100672934B1 (ko) 저 유전 물질을 갖는 반도체 소자 및 그 형성 방법
KR101085626B1 (ko) 플래시 메모리 소자의 형성방법
KR20120089147A (ko) 반도체 소자의 제조 방법
JP7486387B2 (ja) 成膜方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination