CN114721457B

CN114721457B - 一种低温度系数的无电阻带隙基准源

Info

Publication number: CN114721457B
Application number: CN202210329758.4A
Authority: CN
Inventors: 张培勇; 曹纳英; 徐叶
Original assignee: Zhejiang University ZJU
Current assignee: Zhejiang University ZJU
Priority date: 2022-03-30
Filing date: 2022-03-30
Publication date: 2023-04-18
Anticipated expiration: 2042-03-30
Also published as: CN114721457A

Abstract

本发明公开了一种低温度系数的无电阻带隙基准源，包括依次相连的启动电路、电流源电路、高阶温度补偿电路和低阶温度补偿电路，所述启动电路使电流源电路避免简并工作点，所述电流源电路为温度补偿电路提供二阶的偏置电流，所述高阶温度补偿电路和低阶温度补偿电路通过电流镜与加权差分对构建的基准电压输出。本申请在无电阻情况下，利用不同尺寸的双极型晶体管与具有相同温度指数的电流源构建了一种高阶温度补偿方式，有别于传统带隙基准源中利用电阻实现低温度系数基准输出的方式，可以得到较为稳定的低输出基准电压。

Description

一种低温度系数的无电阻带隙基准源

技术领域

本申请涉及属于半导体集成电路领域，涉及一种低温度系数的无电阻带隙基准源。

背景技术

在模拟与数模混合集成电路中，带隙基准源电路常作为基本模块为电路系统提供稳定的基准电压，一般通过正温度系数电压项与负温度系数电压项加权相消，得到与温度几乎无关的基准电压。温度系数作为带隙基准源的重要性能指标，一直是带隙基准源的研究重点。在标准数字CMOS技术中，由于硅化物通常用于降低多晶硅和扩散层的薄片电阻，电阻的长度和占用面积增大，增加了成本，也增加了对衬底噪声耦合的敏感性。克服该问题的方法之一是使用额外的掩模来选择性地阻止硅化物，但掩模也会增加成本。同时需要通过激光调修保证模型精确度，导致效率较低，成本较高，噪声较大。由于传统的带隙基准源一般都有电阻引入，高阶温度补偿在没有电阻的情况下很难实现。

发明内容

鉴于此，针对上述电阻带来的不利影响及无电阻情况下较难实现高阶温度补偿等问题，本申请实施例提供一种低温度系数的无电阻带隙基准源。

根据本申请实施例，提供一种低温度系数的无电阻带隙基准源，包括依次相连的启动电路、电流源电路、高阶温度补偿电路和低阶温度补偿电路，所述启动电路使电流源电路避免简并工作点，所述电流源电路为温度补偿电路提供二阶的偏置电流，所述高阶温度补偿电路和低阶温度补偿电路通过电流镜与加权差分对构建的基准电压输出。

进一步地，所述的启动电路包含PMOS管AP₄、PMOS管AP₅、NMOS管AN₅，电容C₁；NMOS管AN₅源极、电容C₁底端接地；NMOS管AN₅漏极、PMOS管AP₄漏极连接PMOS管AP₅栅极；PMOS管AP₅源极、PMOS管AP₄源极接电源；NMOS管AN₅栅极、PMOS管AP₄栅极连至电流源电路中PMOS管AP₁栅极；电容C₁顶端、PMOS管AP₅漏极连至电流源电路中NMOS管AN₂漏极。

进一步地，所述的电流源电路包含PMOS管AP₁、PMOS管AP₂、PMOS管AP₃，NMOS管AN₁、NMOS管AN₂、NMOS管AN₃、NMOS管AN₄，双极型晶体管Q₁、双极型晶体管Q₂；PMOS管AP₁源极、PMOS管AP₂源极、PMOS管AP₃源极接电源；PMOS管AP₁栅极、PMOS管AP₂栅极、PMOS管AP₃栅极、PMOS管AP₃漏极接至高阶温度补偿电路中PMOS管BP₇栅极，并将此处电压记做偏置电压V_BIAS；PMOS管AP₁漏极、NMOS管AN₁漏极、NMOS管AN₁栅极、NMOS管AN₂栅极连接NMOS管AN₄栅极；NMOS管AN₁源极连接NMOS管AN₄漏极；NMOS管AN₄源极、双极型晶体管Q₁发射极接至低阶温度补偿电路中PMOS管CP₂栅极；双极型晶体管Q₁基极、双极型晶体管Q₁集电极、双极型晶体管Q2基极、双极型晶体管Q₂集电极接地；双极型晶体管Q₂发射极、NMOS管AN2源极接至高阶温度补偿电路中PMOS管BP₂栅极；NMOS管AN₂漏极、PMOS管AP₂漏极连接NMOS管AN₃栅极。

进一步地，所述的高阶温度补偿电路包含PMOS管BP₁、PMOS管BP₂、PMOS管BP₃、PMOS管BP₄、PMOS管BP₅、PMOS管BP₆、PMOS管BP₇、PMOS管BP₈、PMOS管BP₉、PMOS管BP₁₀、NMOS管BN₁、NMOS管BN₂、NMOS管BN₃、NMOS管BN₄、双极型晶体管Q₃；PMOS管BP₇栅极、PMOS管BP₈栅极、PMOS管BP₉栅极、PMOS管BP₁₀栅极接至低阶温度补偿电路中PMOS管CP₅栅极；PMOS管BP₇源极、PMOS管BP₈源极、PMOS管BP₉源极、PMOS管BP₁₀源极接电源；PMOS管BP₇漏极、双极型晶体管Q₃发射极接至PMOS管BP₁栅极；双极型晶体管Q₃基极、双极型晶体管Q₃集电极、PMOS管BP₁漏极、NMOS管BN₁源极、NMOS管BN₄栅极、NMOS管BN₄漏极、PMOS管BP₃漏极、NMOS管BN₂源极、NMOS管BN₃源极接地；PMOS管BP₁源极、PMOS管BP₂源极连接PMOS管BP₈漏极；PMOS管BP₂栅极连接PMOS管BP₁₁源极；PMOS管BP₂漏极、NMOS管BN₁漏极、NMOS管BN₁栅极、NMOS管BN₂栅极连接NMOS管BN₃栅极；PMOS管BP₁₁栅极、PMOS管BP₁₁漏极、NMOS管BN₄源极连接PMOS管BP₃栅极；PMOS管BP₃源极、PMOS管BP₄源极连接PMOS管BP₉漏极；PMOS管BP₄栅极、PMOS管BP₄漏连接NMOS管BN₂漏极；NMOS管BN₃漏极、PMOS管BP₆漏极、PMOS管BP₆栅极接至低阶温度补偿电路中PMOS管CP₃栅极，并将此处电压记做V_REF1；PMOS管BP₅源极、PMOS管BP₆源极连接PMOS管BP₁₀漏极。

进一步地，所述的低阶温度补偿电路包含PMOS管CP₁、PMOS管CP₂、PMOS管CP₃、PMOS管CP₄、PMOS管CP₅、PMOS管CP₆、NMOS管CN₁、NMOS管CN₂、双极型晶体管Q₄、可调PMOS管电流镜P_TRIM；双极型晶体管Q₄基极、双极性晶体管Q₄集电极、NMOS管CN₁源极、NMOS管CN₂源极、PMOS管CP₂漏极、PMOS管CP₃漏极接地；双极型晶体管Q₄发射极、PMOS管CP₁栅极接至可调PMOS管电流镜P_TRIM；PMOS管CP₁漏极、NMOS管CN₁漏极、NMOS管CN₁栅极连接NMOS管CN₂栅极；PMOS管CP₁源极、PMOS管CP₂源极连接PMOS管CP₅漏极；PMOS管CP₅源极、PMOS管CP₆源极、可调PMOS管电流镜P_TRIM源极接电源；PMOS管CP₅栅极、PMOS管CP₆栅极连接可调PMOS管电流镜P_TRIM栅极；PMOS管CP₃源极、PMOS管CP₄源极连接PMOS管CP₆漏极；PMOS管CP₄漏极、PMOS管CP₄栅极连接NMOS管CN₂漏极，并以此处电压作为带隙基准源的基准输出电压。

进一步地，所述的低阶温度补偿电路对由所述的高阶温度补偿电路得到的V_REF1进行低阶温度补偿。

进一步地，所述低阶温度补偿电路中运用的可调PMOS管电流镜P_TRIM的具体表现形式为数字修调模块，所述的数字修调模块包含PMOS管P_TRIM0、PMOS管P_TRIM1、PMOS管P_TRIM2、PMOS管P_TRIM3、PMOS管P_TRIM4、PMOS管P_TRIM5、PMOS管P_TRIM6、PMOS管P_TRIM7；PMOS管P_TRIM0栅极、PMOS管P_TRIM1栅极、PMOS管P_TRIM2栅极、PMOS管P_TRIM3栅极、PMOS管P_TRIM4栅极、PMOS管P_TRIM5栅极、PMOS管P_TRIM6栅极、PMOS管P_TRIM7栅极根据数字编码决定连接至电源或连接至前述偏置电压V_BIAS。

进一步地，可调电流镜阵列中八个PMOS管的尺寸比例为PMOS管P_TRIM0：PMOS管P_TRIM1：PMOS管P_TRIM2：PMOS管P_TRIM3：PMOS管P_TRIM4：PMOS管P_TRIM5：PMOS管P_TRIM6：PMOS管P_TRIM7＝1：2：4：8：16：32：64：128。

本申请的实施例提供的技术方案可以包括以下有益效果：

由上述实施例可知，本申请在无电阻情况下，利用不同尺寸的双极型晶体管与具有相同温度指数的电流源构建了一种高阶温度补偿方式，有别于传统带隙基准源中利用电阻实现低温度系数基准输出的方式，可以得到较为稳定的低输出基准电压。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

图1是本申请实例提供的一种低温度系数的无电阻带隙基准源的结构示意图。

图2是本申请实例提供的数字修调电路结构示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

双极型晶体管的基极-发射极电压V_BE满足：

的关系，其中，α是集电极电流依赖于温度的指数常数因子，β是与温度无关的工艺常数，T₀是参考温度，V_BE与T之间并非纯线性关系，由上式可以看出，V_BE存在与温度相关的高阶项

并不只是线性关系。根据V_BE的表达式可推得，不同尺寸的BJT也可以借助具有相同α的电流源构建一个基准电压：

考虑到当满足m(β₁-β₂)+n(α-β₂)＝0时，基准电压的高阶温度项可被消除。基于此前提，采用V_BE线性化补偿方式，通过合适的m，n，α，β参数实现温度补偿。

图1是本申请实例提供的一种低温度系数的无电阻带隙基准源的结构示意图，包括启动电路、电流源电路、高阶温度补偿电路和低阶温度补偿电路。

所述的启动电路包含PMOS管AP₄、PMOS管AP₅、NMOS管AN₅，电容C₁；NMOS管AN₅源极、电容C₁底端接地；NMOS管AN₅漏极、PMOS管AP₄漏极连接PMOS管AP₅栅极；PMOS管AP₅源极、PMOS管AP₄源极接电源；NMOS管AN₅栅极、PMOS管AP₄栅极连至电流源电路中PMOS管AP₁栅极；电容C₁顶端、PMOS管AP₅漏极连至电流源电路中NMOS管AN₂漏极；

所述的电流源电路为自偏置电路，如果不添加启动电路，会存在简并点，因此添加了所述的启动电路来避免零电流状态。初上电时，PMOS管AP₅导通，电容C₁进行充电，PMOS管AP₅漏端电压上升，流经NMOS管AN₄的偏置电流I_BIAS增大，偏置电路开始进入稳定状态，PMOS管AP₅栅端电压逐渐升高，PMOS管AP₅进入截止区，PMOS管AP₄处于线性区。因此，在稳定状态下，启动电路不会影响到核心电路，不消耗静态电流。

所述的电流源电路包含PMOS管AP₁、PMOS管AP₂、PMOS管AP₃，NMOS管AN₁、NMOS管AN₂、NMOS管AN₃、NMOS管AN₄，双极型晶体管Q₁、双极型晶体管Q₂；PMOS管AP₁源极、PMOS管AP₂源极、PMOS管AP₃源极接电源；PMOS管AP₁栅极、PMOS管AP₂栅极、PMOS管AP₃栅极、PMOS管AP₃漏极接至高阶温度补偿电路中PMOS管BP₇栅极，并将此处电压记做偏置电压V_BIAS；PMOS管AP₁漏极、NMOS管AN₁漏极、NMOS管AN₁栅极、NMOS管AN₂栅极连接NMOS管AN₄栅极；NMOS管AN₁源极连接NMOS管AN₄漏极；NMOS管AN₄源极、双极型晶体管Q₁发射极接至低阶温度补偿电路中PMOS管CP₂栅极；双极型晶体管Q₁基极、双极型晶体管Q₁集电极、双极型晶体管Q2基极、双极型晶体管Q₂集电极接地；双极型晶体管Q₂发射极、NMOS管AN2源极接至高阶温度补偿电路中PMOS管BP₂栅极；NMOS管AN₂漏极、PMOS管AP₂漏极连接NMOS管AN₃栅极；

所述的电流源为二阶指数电流源，其中NMOS管AN₄位于线性区，其他管位于饱和区，尺寸相等的PMOS管AP₁,PMOS管AP₂,PMOS管AP₃构成电流镜，双极型晶体管Q1与双极型晶体管Q2面积比为N，最终可以得到通过NMOS管AN4的电流，称其为偏置电流I,I＝Kμ_nC_oxVT2，其中

其中μ_n∝T^-1.5，VT＝kT/q，故I∝T^0.5。

所述的高阶温度补偿电路包含PMOS管BP₁、PMOS管BP₂、PMOS管BP₃、PMOS管BP₄、PMOS管BP₅、PMOS管BP₆、PMOS管BP₇、PMOS管BP₈、PMOS管BP₉、PMOS管BP₁₀、NMOS管BN₁、NMOS管BN₂、NMOS管BN₃、NMOS管BN₄、双极型晶体管Q₃；PMOS管BP₇栅极、PMOS管BP₈栅极、PMOS管BP₉栅极、PMOS管BP₁₀栅极接至低阶温度补偿电路中PMOS管CP₅栅极；PMOS管BP₇源极、PMOS管BP₈源极、PMOS管BP₉源极、PMOS管BP₁₀源极接电源；PMOS管BP₇漏极、双极型晶体管Q₃发射极接至PMOS管BP₁栅极；双极型晶体管Q₃基极、双极型晶体管Q₃集电极、PMOS管BP₁漏极、NMOS管BN₁源极、NMOS管BN₄栅极、NMOS管BN₄漏极、PMOS管BP₃漏极、NMOS管BN₂源极、NMOS管BN₃源极接地；PMOS管BP₁源极、PMOS管BP₂源极连接PMOS管BP₈漏极；PMOS管BP₂栅极连接PMOS管BP₁₁源极；PMOS管BP₂漏极、NMOS管BN₁漏极、NMOS管BN₁栅极、NMOS管BN₂栅极连接NMOS管BN₃栅极；PMOS管BP₁₁栅极、PMOS管BP₁₁漏极、NMOS管BN₄源极连接PMOS管BP₃栅极；PMOS管BP₃源极、PMOS管BP₄源极连接PMOS管BP₉漏极；PMOS管BP₄栅极、PMOS管BP₄漏连接NMOS管BN₂漏极；NMOS管BN₃漏极、PMOS管BP₆漏极、PMOS管BP₆栅极接至低阶温度补偿电路中PMOS管CP₃栅极，并将此处电压记做V_REF1；PMOS管BP₅源极、PMOS管BP₆源极连接PMOS管BP₁₀漏极；

所述的高阶温度补偿电路主要利用了加权差分电路，通过差分对的运算转化，可以消去工艺参数等干扰因素，并利用一对PMOS管对V_BE2实现分压，其中，S_BP1:S_BP2＝S_BP3:S_BP4＝S_BP5:S_BP6＝1:3,且电流镜尺寸均相等，经过初步高阶温度补偿得到的基准电压

得到m＝1.43，n＝0.5。

所述的低阶温度补偿电路包含PMOS管CP₁、PMOS管CP₂、PMOS管CP₃、PMOS管CP₄、PMOS管CP₅、PMOS管CP₆、NMOS管CN₁、NMOS管CN₂、双极型晶体管Q₄、可调PMOS管电流镜P_TRIM；双极型晶体管Q₄基极、双极性晶体管Q₄集电极、NMOS管CN₁源极、NMOS管CN₂源极、PMOS管CP₂漏极、PMOS管CP₃漏极接地；双极型晶体管Q₄发射极、PMOS管CP₁栅极接至可调PMOS管电流镜P_TRIM；PMOS管CP₁漏极、NMOS管CN₁漏极、NMOS管CN₁栅极连接NMOS管CN₂栅极；PMOS管CP₁源极、PMOS管CP₂源极连接PMOS管CP₅漏极；PMOS管CP₅源极、PMOS管CP₆源极、可调PMOS管电流镜P_TRIM源极接电源；PMOS管CP₅栅极、PMOS管CP₆栅极连接可调PMOS管电流镜P_TRIM栅极；PMOS管CP₃源极、PMOS管CP₄源极连接PMOS管CP₆漏极；PMOS管CP₄漏极、PMOS管CP₄栅极连接NMOS管CN₂漏极，并以此处电压作为带隙基准源的基准输出电压。

所述的低阶温度补偿电路对由所述的高阶温度补偿电路得到的V_REF1进行低阶温度补偿，其中S_CP1:S_CP2＝S_CP3:S_CP4＝1:3，S_CP1＝S_CP3，且电流镜尺寸均相等

调节比例参数可以消去一阶项，最终得到V_REF＝nV_G0＝0.5V_G0。

图2是本申请实例提供的数字修调模块示意图；所述的数字修调模块为可调PMOS管电流镜阵列，实际为所述的带隙基准源主模块的低阶温度补偿电路中运用的可调PMOS管电流镜P_TRIM的具体表现形式；

所述的数字修调模块包含PMOS管P_TRIM0、PMOS管P_TRIM1、PMOS管P_TRIM2、PMOS管P_TRIM3、PMOS管P_TRIM4、PMOS管P_TRIM5、PMOS管P_TRIM6、PMOS管P_TRIM7；PMOS管P_TRIM0栅极、PMOS管P_TRIM1栅极、PMOS管P_TRIM2栅极、PMOS管P_TRIM3栅极、PMOS管P_TRIM4栅极、PMOS管P_TRIM5栅极、PMOS管P_TRIM6栅极、PMOS管P_TRIM7栅极根据数字编码决定连接至电源或连接至前述偏置电压V_BIAS。

由于输入的是二进制数字编码，因此令可调电流镜阵列中八个PMOS管的尺寸比例为PMOS管P_TRIM0：PMOS管P_TRIM1：PMOS管P_TRIM2：PMOS管P_TRIM3：PMOS管P_TRIM4：PMOS管P_TRIM5：PMOS管P_TRIM6：PMOS管P_TRIM7＝1：2：4：8：16：32：64：128。通过输入八位二进制数字编码，控制实际连接入主模块中低阶温度补偿电路的PMOS电流镜尺寸，从而调节流经主模块中低阶温度补偿电路的双极型晶体管Q₄的发射极偏置电流，降低工艺偏差对带隙基准源输出电压的影响。

综上所述，本发明在无电阻情况下，利用不同尺寸的双极型晶体管与具有相同温度指数的电流源构建了一种高阶温度补偿方式，有别于传统带隙基准源中利用电阻实现低温度系数基准输出的方式，可以得到较为稳定的低输出基准电压。

本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由权利要求指出。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims

1.一种低温度系数的无电阻带隙基准源，其特征在于，包括依次相连的启动电路、电流源电路、高阶温度补偿电路和低阶温度补偿电路，所述启动电路使电流源电路避免简并工作点，所述电流源电路为温度补偿电路提供二阶的偏置电流，所述高阶温度补偿电路和低阶温度补偿电路通过电流镜与加权差分对构建的基准电压输出；

其中，所述的启动电路包含PMOS管AP₄、PMOS管AP₅、NMOS管AN₅，电容C₁；NMOS管AN₅源极、电容C₁底端接地；NMOS管AN₅漏极、PMOS管AP₄漏极连接PMOS管AP₅栅极；PMOS管AP₅源极、PMOS管AP₄源极接电源；NMOS管AN₅栅极、PMOS管AP₄栅极连至电流源电路中PMOS管AP₁栅极；电容C₁顶端、PMOS管AP₅漏极连至电流源电路中NMOS管AN₂漏极；

其中，所述的电流源电路包含PMOS管AP₁、PMOS管AP₂、PMOS管AP₃，NMOS管AN₁、NMOS管AN₂、NMOS管AN₃、NMOS管AN₄，双极型晶体管Q₁、双极型晶体管Q₂；PMOS管AP₁源极、PMOS管AP₂源极、PMOS管AP₃源极接电源；PMOS管AP₁栅极、PMOS管AP₂栅极、PMOS管AP₃栅极、PMOS管AP₃漏极接至高阶温度补偿电路中PMOS管BP₇栅极，并将此处电压记做偏置电压V_BIAS；PMOS管AP₁漏极、NMOS管AN₁漏极、NMOS管AN₁栅极、NMOS管AN₂栅极连接NMOS管AN₄栅极；NMOS管AN₁源极连接NMOS管AN₄漏极；NMOS管AN₄源极、双极型晶体管Q₁发射极接至低阶温度补偿电路中PMOS管CP₂栅极；双极型晶体管Q₁基极、双极型晶体管Q₁集电极、双极型晶体管Q2基极、双极型晶体管Q₂集电极接地；双极型晶体管Q₂发射极、NMOS管AN₂源极接至高阶温度补偿电路中PMOS管BP₂栅极；NMOS管AN₂漏极、PMOS管AP₂漏极连接NMOS管AN₃栅极；

其中，所述的高阶温度补偿电路包含PMOS管BP₁、PMOS管BP₂、PMOS管BP₃、PMOS管BP₄、PMOS管BP₅、PMOS管BP₆、PMOS管BP₇、PMOS管BP₈、PMOS管BP₉、PMOS管BP₁₀、NMOS管BN₁、NMOS管BN₂、NMOS管BN₃、NMOS管BN₄、双极型晶体管Q₃；PMOS管BP₇栅极、PMOS管BP₈栅极、PMOS管BP₉栅极、PMOS管BP₁₀栅极接至低阶温度补偿电路中PMOS管CP₅栅极；PMOS管BP₇源极、PMOS管BP₈源极、PMOS管BP₉源极、PMOS管BP₁₀源极接电源；PMOS管BP₇漏极、双极型晶体管Q₃发射极接至PMOS管BP₁栅极；双极型晶体管Q₃基极、双极型晶体管Q₃集电极、PMOS管BP₁漏极、NMOS管BN₁源极、NMOS管BN₄栅极、NMOS管BN₄漏极、PMOS管BP₃漏极、NMOS管BN₂源极、NMOS管BN₃源极接地；PMOS管BP₁源极、PMOS管BP₂源极连接PMOS管BP₈漏极；PMOS管BP₂栅极连接PMOS管BP₁₁源极；PMOS管BP₂漏极、NMOS管BN₁漏极、NMOS管BN₁栅极、NMOS管BN₂栅极连接NMOS管BN₃栅极；PMOS管BP₁₁栅极、PMOS管BP₁₁漏极、NMOS管BN₄源极连接PMOS管BP₃栅极；PMOS管BP₃源极、PMOS管BP₄源极连接PMOS管BP₉漏极；PMOS管BP₄栅极、PMOS管BP₄漏连接NMOS管BN₂漏极；NMOS管BN₃漏极、PMOS管BP₆漏极、PMOS管BP₆栅极接至低阶温度补偿电路中PMOS管CP₃栅极，并将此处电压记做V_REF1；PMOS管BP₅源极、PMOS管BP₆源极连接PMOS管BP₁₀漏极；

其中，所述的低阶温度补偿电路包含PMOS管CP₁、PMOS管CP₂、PMOS管CP₃、PMOS管CP₄、PMOS管CP₅、PMOS管CP₆、NMOS管CN₁、NMOS管CN₂、双极型晶体管Q₄、可调PMOS管电流镜P_TRIM；双极型晶体管Q₄基极、双极性晶体管Q₄集电极、NMOS管CN₁源极、NMOS管CN₂源极、PMOS管CP₂漏极、PMOS管CP₃漏极接地；双极型晶体管Q₄发射极、PMOS管CP₁栅极接至可调PMOS管电流镜P_TRIM；PMOS管CP₁漏极、NMOS管CN₁漏极、NMOS管CN₁栅极连接NMOS管CN₂栅极；PMOS管CP₁源极、PMOS管CP₂源极连接PMOS管CP₅漏极；PMOS管CP₅源极、PMOS管CP₆源极、可调PMOS管电流镜P_TRIM源极接电源；PMOS管CP₅栅极、PMOS管CP₆栅极连接可调PMOS管电流镜P_TRIM栅极；PMOS管CP₃源极、PMOS管CP₄源极连接PMOS管CP₆漏极；PMOS管CP₄漏极、PMOS管CP₄栅极连接NMOS管CN₂漏极，并以此处电压作为带隙基准源的基准输出电压。

2.根据权利要求1所述的一种低温度系数的无电阻带隙基准源，其特征在于，所述的低阶温度补偿电路对由所述的高阶温度补偿电路得到的V_REF1进行低阶温度补偿。

3.根据权利要求1所述的一种低温度系数的无电阻带隙基准源，其特征在于，所述低阶温度补偿电路中运用的可调PMOS管电流镜P_TRIM的具体表现形式为数字修调模块，所述的数字修调模块包含PMOS管P_TRIM0、PMOS管P_TRIM1、PMOS管P_TRIM2、PMOS管P_TRIM3、PMOS管P_TRIM4、PMOS管P_TRIM5、PMOS管P_TRIM6、PMOS管P_TRIM7；PMOS管P_TRIM0栅极、PMOS管P_TRIM1栅极、PMOS管P_TRIM2栅极、PMOS管P_TRIM3栅极、PMOS管P_TRIM4栅极、PMOS管P_TRIM5栅极、PMOS管P_TRIM6栅极、PMOS管P_TRIM7栅极根据数字编码决定连接至电源或连接至偏置电压V_BIAS。

4.根据权利要求3所述的一种低温度系数的无电阻带隙基准源，其特征在于，可调电流镜阵列中八个PMOS管的尺寸比例为PMOS管P_TRIM0：PMOS管P_TRIM1：PMOS管P_TRIM2：PMOS管P_TRIM3：PMOS管P_TRIM4：PMOS管P_TRIM5：PMOS管P_TRIM6：PMOS管P_TRIM7＝1：2：4：8：16：32：64：128。