CN114710878A - 双面导电的层叠结构及其制造方法 - Google Patents
双面导电的层叠结构及其制造方法 Download PDFInfo
- Publication number
- CN114710878A CN114710878A CN202210203973.XA CN202210203973A CN114710878A CN 114710878 A CN114710878 A CN 114710878A CN 202210203973 A CN202210203973 A CN 202210203973A CN 114710878 A CN114710878 A CN 114710878A
- Authority
- CN
- China
- Prior art keywords
- substrate
- conductive layer
- double
- sided
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 91
- 238000000034 method Methods 0.000 claims abstract description 80
- 230000008569 process Effects 0.000 claims abstract description 64
- 239000000463 material Substances 0.000 claims description 23
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 18
- 229910052802 copper Inorganic materials 0.000 claims description 18
- 239000010949 copper Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 238000009713 electroplating Methods 0.000 claims description 10
- 238000007772 electroless plating Methods 0.000 claims description 7
- 238000002834 transmittance Methods 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims 1
- 230000001070 adhesive effect Effects 0.000 claims 1
- 238000007747 plating Methods 0.000 abstract description 24
- 238000005553 drilling Methods 0.000 abstract description 14
- 239000000126 substance Substances 0.000 abstract description 11
- 230000003749 cleanliness Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 14
- 239000003292 glue Substances 0.000 description 5
- 230000001788 irregular Effects 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 230000007812 deficiency Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 2
- 239000002033 PVDF binder Substances 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
- Laminated Bodies (AREA)
Abstract
一种双面导电的层叠结构及其制造方法，包括一基材、第一导电层及第二导电层。基材具有上表面与相对于该上表面之一下表面，并且，该上表面与下表面之间形成有至少一通孔。所述的第一导电层覆盖该上表面、该下表面、以及该至少一通孔之孔壁。所述的第二导电层覆盖位于该基材之上表面的第一导电层，同时，第二导电层亦覆盖位于该基材之下表面的第一导电层，以使基材之上表面与下表面提供电性导通。通过本发明所公开之技术方案，可有效省却现有之制程步骤及制程成本，更可于钻孔时维持良好的洁净度，同时避免习知化镀制程具有变异性的问题。
Description
技术领域
本发明有关于一种透明显示设备之导电结构，特别是一种其中具有双面导电层，并可省却现有制程步骤及制程成本的一种双面导电的层叠结构及其制造方法。
背景技术
按，电路板自其起源到目前之高密度设计，通常都与丝网印刷(silk screenprinting) 或网版印刷有直接且密切的关系，故称之为印刷电路板。目前除了最大量的应用在电路板之外，其他电子工业上有厚膜(thick film)的混成电路(Hybrid circuit)、芯片电阻(Chip resist)、以及表面黏装(Surface mounting)之锡膏印刷等也都有其应用之处。一般来说，印刷电路板(printed circuit board，PCB)的功能为提供完成第一层级构装的组件与其他必须的电子电路零件接合的基地，以组成一个具有特定功能的模块或成品。因此，PCB板在整个电子产品中，扮演了整合链接总其成所有功能的重要角色；举例来说，目前透明显示设备中都会使用到PCB板，并将其与厚铜基材制程结合，以从而形成一种双面的导电层结构，如图标图1A至图1F所示。
请参照图1A至图1F，首先，基板10经过适当的清洗(CLN)制程，之后，如图1B所示，利用溅镀(sputter)制程在基板10之表面制作厚度约为0.1微米的导电层11，之后，如图 1C所示，再通过电镀(electroplating)制程增厚平面，该电镀之增厚厚度约为8至16微米的金属铜层12，以藉此厚铜降低金属阻抗。随后，再如图1D所示，对该结构进行钻孔(drill) 制程，以在其中形成复数个贯通孔13，之后，在图1E中进行化镀(electroless)制程，或又称「化学敷镀处理」、或「无电镀处理」，以在该些贯通孔13的表面形成化镀金属层20，并且，如图1F所示，藉由该化镀金属层20连接贯通孔13，使基板10的正、反金属层形成导通。完成之后，再于图1F中进行第二次电镀制程，使金属铜层12增厚厚度至约为8微米。完成上述该等制程之后，再接续进行后续之微影、蚀刻、印刷等制程步骤。
值得注意的是，在现有的制程步骤中，由于在进行溅镀制程之前，为了俾利后续金属导电层的附着，一般会在基板10之表面先溅镀有一层介质层。请参照图2所示，其显示先前技术之厚铜基材中具有一介质层之结构示意图，该介质层22之材质例如可选为：镍(Ni)或者铬(Cr)，从而使贯通孔13的孔壁呈现三层的迭层结构(包含：基板10/介质层22/金属铜层 12)。不过，这样的三层叠层结构通常在后续的化镀制程中会引发不少问题，举例来说，常会产生其导体层与非导体化镀镀层之间不够均匀的问题，更甚者，请参见图3所示，会使所形成的化镀金属层20有严重选择性(selectivity)差异的缺失。
除此之外，这样的三层叠层结构(包含：基板/介质层/金属铜层)，在之后进行钻孔制程时，也会因其多层结构的特性，而在钻孔时产生并形成较多的胶渣、以及钻污，进一步地影响后续化镀制程之变异。是以，有鉴于此等缺失，本发明人有感于上述缺失之可改善，且依据多年来从事此方面之相关经验，悉心观察且研究之，并配合学理之运用，而提出一种设计新颖且极具创新之本发明，其揭露一种改良后之双面导电的层叠结构及其制造方法，通过采用此种改良后之双面导电的层叠结构及其制造方法，不仅可较佳地改进现有技术所存在已久的缺失，且能有效地省却并节省现有制程所必须进行的步骤及相关的制程成本。以下，本申请人针对关于此发明具体之架构及实施方式，提供详述于下。
发明内容
为解决习知技术存在的问题，本发明之一目的在于提供一种创新的双面导电的层叠结构，其针对现行的厚铜基材结构作一改良，相较于现有技术，本发明通过采用化镀制程完成基材上、下表面及通孔的导电层，从而可省却习知溅镀层及第二次电镀层的两道制程步骤，有效降低制程之复杂度及其制程成本。
再者，本发明之又一目的亦在于藉由此种双面导电的层叠结构，其中在进行钻孔制程前，仅含有单一材质的基材，因此当在进行后续的化镀制程时，由于化镀制程直接化镀于单一材质的基材上，因此便无先前技术中所述导体或层别结构之差异，自然可由此解决先前技术中所述制程不均或有化镀厚度选择性之问题。
更甚者，本发明之再一目的在于提供一种双面导电的层叠结构及其制造方法，相较于现有技艺采用的多层结构(其中具有异材质的介质层)，利用本发明所揭露之技术方案，基于仅使用单一材质的基材，可以在后续进行钻孔制程时减少胶渣以及钻污的产生，使其维持良好的洁净度、制程可控、且单纯度高。
除此之外，本发明所揭露之双面导电的层叠结构及其制造方法亦可与透明显示设备之制程作一结合，以更进一步地广泛应用于显示器产品及其领域，藉此确信可增进本发明之产业效益与产业应用性。
鉴于以上，本发明主要揭露一种使用单一材质的基材，为一种双面导电的层叠结构，其中包括有：一基材、一第一导电层、以及一第二导电层。基材具有一上表面与相对于该上表面之一下表面，并且，基材之该上表面与下表面之间形成有至少一通孔。第一导电层覆盖于该基材之上表面、下表面、以及该至少一通孔之孔壁。所述的第二导电层覆盖位于该基材之上表面的第一导电层，同时，所述的第二导电层亦覆盖位于该基材之下表面的第一导电层，从而使该基材之上表面与下表面提供电性导通。
根据本发明之实施例，该基材之材质为透明或半透明材料。基材之厚度大于25微米。并且，基材之穿透率(transmittance)大于80％。
根据本发明之实施例，所述的第一导电层通过一化镀制程而形成。
根据本发明之实施例，所述的第二导电层通过一电镀制程而形成。在一实施例中，第二导电层之材质为铜。
根据本发明之实施例，第一导电层之材质为金属或其合金。在一实施例中，该第一导电层之材质为铜。第一导电层之厚度例如可介于0.3至3.0微米之间。并且，第一导电层之均匀性(uniformity)小于20％。
除此之外，依据本发明之诸多实施态样，所述通孔亦不以其孔径形状为限，举例而言，通孔的实施态样包括可为：圆形孔、方形孔、菱形孔、倒梯形孔、梯形孔、或是具有不规则孔壁等结构的通孔形状。在本发明之均等且不脱离本发明之发明精神下，本领域具通常知识者可依其实际制程及需求调整应用，仍应隶属于本发明之发明范畴。
根据本发明之一实施例，为了增加第一导电层覆盖时的附着力，可进一步在第一导电层覆盖该基材之上表面、下表面、以及该至少一通孔之孔壁的接触面上形成有至少一微结构，以通过该至少一微结构增加第一导电层接着时的附着力。
在一实施例中，所述的至少一微结构例如可呈锯齿状。
在一实施例中，所述的至少一微结构可具有凹凸之高度差。
本发明不以此等微结构的分布密度或是分布态样为限制。大抵而言，本技术领域具通常知识之人士当可在本发明所教示之技术思想下自行修饰其变化例；惟在本发明之均等且不脱离本发明之发明精神下，仍应隶属于本发明之发明范畴。
另一方面而言，本发明同时提供一种双面导电的层叠结构的制造方法，包括以下步骤：首先提供一基材，该基材具有一上表面与相对于该上表面之一下表面。之后，在该基材之上表面与下表面之间形成有至少一通孔。之后，通过一化镀制程形成一第一导电层，所述的第一导电层覆盖该基材之上表面、下表面、以及该至少一通孔之孔壁。再通过一电镀制程形成一第二导电层，其覆盖位于该基材之上表面的该第一导电层，所述的第二导电层亦覆盖位于该基材之下表面的该第一导电层，从而使该基材之上表面与下表面提供电性导通。
缘此，根据本发明上列所揭露之种种多样化的实施方式及其实施态样，可以显见，本发明主要藉由所揭露的双面导电的层叠结构，藉此改良现有的基材结构，从而使得化镀制程能够直接化镀于单一材质的基材上，因此便可避免掉先前技术中所述导体或层别结构之差异，由此解决先前技术中所述制程不均或有化镀厚度选择性之问题，确实地改善并解决了先前技术中所揭之种种缺失。
在底下的实施方式内容中，本申请人进一步地藉由具体实施例配合所附的图式详加说明，当可使本领域之技术人士更加容易地了解本发明之目的、技术内容、特点及其所达成之功效。
附图说明
图1A至图1F为先前技术采用厚铜基材制程之各步骤对应的结构示意图。
图2为先前技术之厚铜基材中具有介质层之结构示意图。
图3为依据图2结构形成化镀金属层时具有选择性问题之结构示意图。
图4A至图4D为根据本发明实施例形成双面导电的层叠结构之各制程步骤所对应之结构示意图。
图5为根据本发明实施例双面导电的层叠结构在基材表面形成有微结构之示意图。
图6为先前技术未在基板之表面进行破坏以形成微结构之示意图。
图7为根据本发明之一实施例在基材之表面进行破坏以形成微结构之示意图。
图8为根据本发明一实施例所公开具有梯形孔之示意图。
图9为根据本发明另一实施例所公开具有倒梯形孔之示意图。
图10为根据本发明再一实施例所公开具有不规则形孔之示意图。
图11为根据本发明实施例双面导电的层叠结构的制造方法之步骤流程图。
10：基板 511：微结构
11：导电层 S111、S113、S115、S117：步骤
12：金属铜层
13：贯通孔
20：化镀金属层
22：介质层
40：基材
411：上表面
412：下表面
42：通孔
42A：梯形孔
42B：倒梯形孔
42C：不规则形孔
50：第一导电层
60：第二导电层
100：双面导电的层叠结构
具体实施方式
以上有关于本发明的内容说明，与以下的实施方式用以示范与解释本发明的精神与原理，并且提供本发明的专利申请范围更进一步的解释。有关本发明的特征、实作与功效，兹配合图式作较佳实施例详细说明如下。
承以前列先前技术所举，由于现有技艺所采用的多层结构在进行钻孔制程时会伴随产生有较严重的胶渣、以及钻污等问题，同时，也会在化镀制程中产生均匀度不佳与选择性差异等缺失。因此，基于改良此等缺失，本发明遂针对这些种种问题提出一种较佳的改良设计，其为一种创新的双面导电的层叠结构及其制造方法，其中仅使用单一材质的基材，并且，以化镀制程同时完成基材之上、下表面及通孔的导电层覆盖，相较于现有技术中具有介质层的迭层结构，本发明可控单纯度高，亦无制程选择性或不均等缺失。
请参照图11所示，为根据本发明实施例双面导电的层叠结构的制造方法之步骤流程图，该制造方法主要包含步骤S111、步骤S113、步骤S115、以及步骤S117。为了能更详尽理解本发明所公开之技术方案，请同时配合参阅图4A至图4D所示之结构，其为根据本发明实施例之各制程对应之结构示意图。如图4A及图11之步骤S111所示，首先提供一基材40，并且对基材40进行适当的清洗(CLN)制程。该基材40具有一上表面411与相对于该上表面 411之一下表面412。根据本发明之实施例，基材40之材质可以是但不限于透明或半透明的材料，如：聚酯(PET)、透明聚酰亚胺(Colorless Polyimide，CPI)、聚酰亚胺(Polyimide， PI)、聚偏二氟乙烯(Polyvinylidene fluoride，PVDF)等等。
根据本发明之一实施例，所述之基材40的厚度大于25微米，基材之穿透率(transmittance)大于80％。
之后，如本发明图4B及图11之步骤S113所示，对该基材40进行一钻孔制程，以在所述的基材40之上表面411与下表面412之间形成至少一个通孔42，通孔42形成于所述基材40之该上表面411与该下表面412之间。
之后，如本发明图4C及图11之步骤S115所示，对该基材40进行化镀制程，以形成一第一导电层50。第一导电层50同时覆盖于基材40之上表面411、下表面412、以及通孔42 之孔壁。根据本发明之实施例，第一导电层50是通过所述的化镀制程而形成。第一导电层 50之材质为金属或其合金，举例来说，第一导电层50之材质为铜。第一导电层50之厚度介于0.3至3.0微米之间，并且，第一导电层之均匀性(uniformity)小于20％。
之后，如本发明图4D及图11之步骤S117所示，于所述的第一导电层50上进行电镀制程，以形成一第二导电层60。根据本发明之实施例，所形成的第二导电层60覆盖位于基材40之上表面411的第一导电层50，该第二导电层60亦覆盖位于40基材之下表面412的第一导电层50，从而使该基材40之上表面411与下表面412形成电性导通。由此，获得了本发明所公开之双面导电的层叠结构100。在本发明之实施例中，所述的第二导电层60通过一电镀制程而形成，第二导电层60之材质为铜。
在完成本发明所公开之双面导电的层叠结构100之后，接续进行微影、蚀刻、印刷等制程。大抵来说，在本发明所属技术领域中具备通常知识之人士当可在本发明所教示之技术思想下自行修饰其变化例；惟在本发明之均等且不脱离本发明之发明精神下，仍应隶属于本发明之发明范畴。
缘此，根据本发明所揭露的技术方案，可以明显看出，在进行钻孔制程时，本发明仅使用单一材质的基材40，而无先前技术所采用的介质层，因此可控单纯度高，同时，在进行钻孔时，也较无胶渣及脏污的产生。另一方面来说，本发明以化镀制程同时完成基材40之上表面411、下表面412及其通孔42的导电层覆盖，相较于现有技术中具有介质层的迭层结构，本发明可控单纯度高，亦可避免习知制程具有选择性不佳或不均等之缺失。
请参阅图5，其为根据本发明实施例双面导电的层叠结构在基材表面形成有微结构之示意图。其中，本发明亦可进而在第一导电层50覆盖基材40之上表面411、下表面412、以及通孔42之孔壁的接触面上形成有至少一微结构511，以通过该至少一微结构511增加第一导电层50覆盖时的附着力。换言之，在本发明图11之步骤S115通过化镀制程形成第一导电层 50的步骤中，更可包括：在第一导电层50覆盖基材40之上表面411、下表面412、以及通孔42之孔壁的接触面上形成所述的微结构511，以通过该微结构511增加第一导电层50覆盖时的附着力。详细而言，请参见图6与图7，图6公开先前技术未在基板10之表面进行破坏以形成微结构之示意图，图7为根据本发明一实施例，于基材40之表面进行破坏以形成有微结构之示意图。由图6与图7可以明显见得，根据本发明之实施例，所述的微结构511例如可呈锯齿状，抑或是，所述的微结构511可设计具有凹凸之高度差，藉此便可些微地破坏原有基材40之表面，使微结构511与所化镀的第一导电层50之间形成非平滑接着，从而可以增加金属化镀时的表面附着力。
因此，鉴于上述种种本发明所列举之诸多实施态样，本发明之重要核心概念乃在于可针对现行的厚铜基材结构作一改良，相较于现有技术，本发明在进行钻孔制程前，仅含有单一材质的基材，因此当在进行后续的化镀制程时，由于化镀制程直接化镀于单一材质的基材上，因此便无先前技术中所述导体或层别结构之差异，自然可由此解决先前技术中所述制程不均或产生有化镀厚度选择性之问题。
更进一步而言，请参阅图8、9、10所示，其为根据本发明所公开之通孔的其他实施态样，如该等图式所示，本发明并不以通孔的形成形状，或其孔径形状为限，前述图4B～4D以及图5所绘制之通孔仅是为了解释本发明技术方案的其中一种示性例，在本发明之其他实施例中，通孔的实施态样亦包括可为：圆形孔、方形孔、菱形孔、倒梯形孔、梯形孔、或是具有不规则孔壁等结构的通孔形状。举例来说，可以如图8所示为梯形孔42A，可以如图9所示为倒梯形孔42B，亦可以如图10所示为不规则形孔42C。大抵而言，本领域具通常知识者可依其实际制程及需求调整其通孔的形状，惟在本发明之均等且不脱离本发明之发明精神下，仍应隶属于本发明之发明范畴。
由此观之，足以可见本发明主要通过采用化镀制程同时完成基材之上、下表面及通孔的导电层，从而可省却习知溅镀层及第二次电镀层的两道制程步骤，有效改良现有制程之复杂度及其制程成本。
又一方面而言，利用本发明所揭露之技术方案，基于仅使用单一材质的基材，可以在后续进行钻孔制程时减少胶渣以及钻污的产生，使其维持良好的洁净度、制程可控、且单纯度高。
除此之外，可以确立的是，通过本发明所公开之技术特征及其技术手段，应用本发明所揭露之双面导电的层叠结构，可进一步地广泛应用于透明显示设备，进而有效提升本发明之应用性与符合市场需求。
是以，鉴于以上所述，可明显观之，相较于习知技术，本发明成功地解决先前技术中尚存的问题，经证实可实现显著且更有效益的发明功效。故根据本发明所揭露之技术方案，确实具有极佳之产业利用性及竞争力。显见本发明所揭露之技术特征、方法手段与达成之功效显著地不同于现行方案，实非为熟悉该项技术者能轻易完成者，故应具备有专利要件。
值得提醒的是，根据本发明所教示之技术方案，本领域具通常知识者当可在其实际实施层面上自行变化其设计，而皆属于本发明之发明范围。本发明在前述段落中所列举出之数个示性例，其目的是为了善加解释本发明主要之技术特征，而使本领域人员可理解并据以实施之，惟本发明当不以该些示性例为限。
Claims (24)
1.一种双面导电的层叠结构，其特征在于，包括：
基材，具有上表面与相对于所述上表面之下表面，所述基材的所述上表面与所述下表面之间形成有至少一通孔；
第一导电层，覆盖于所述基材的所述上表面、所述下表面、以及所述至少一通孔的孔壁；以及
第二导电层，覆盖位于所述基材的所述上表面的所述第一导电层，所述第二导电层亦覆盖位于所述基材的所述下表面的所述第一导电层，从而使所述基材的所述上表面与所述下表面提供电性导通。
2.如权利要求1所述的双面导电的层叠结构，其中，所述第一导电层通过化镀制程而形成。
3.如权利要求1所述的双面导电的层叠结构，其中，所述第二导电层通过电镀制程而形成。
4.如权利要求1所述的双面导电的层叠结构，其中，所述第一导电层的材质为金属或其合金。
5.如权利要求4所述的双面导电的层叠结构，其中，所述第一导电层的材质为铜。
6.如权利要求1所述的双面导电的层叠结构，其中，在所述第一导电层覆盖所述基材的所述上表面、所述下表面、以及所述至少一通孔的孔壁的接触面上形成有至少一微结构，以通过所述至少一微结构增加所述第一导电层覆盖时的附着力。
7.如权利要求6所述的双面导电的层叠结构，其中，所述至少一微结构呈锯齿状。
8.如权利要求6所述的双面导电的层叠结构，其中，所述至少一微结构具有凹凸的高度差。
9.如权利要求1所述的双面导电的层叠结构，其中，所述第一导电层的厚度介于0.3至3.0微米之间。
10.如权利要求1所述的双面导电的层叠结构，其中，所述第一导电层的均匀性小于20％。
11.如权利要求1所述的双面导电的层叠结构，其中，所述基材的材质为透明或半透明材料。
12.如权利要求1所述的双面导电的层叠结构，其中，所述基材的厚度大于25微米。
13.如权利要求1所述的双面导电的层叠结构，其中，所述基材的穿透率大于80％。
14.一种双面导电的层叠结构的制造方法，其特征在于，包括以下步骤：
提供一基材，所述基材具有上表面与相对于所述上表面的下表面；
在所述基材的所述上表面与所述下表面之间形成有至少一通孔；
通过化镀制程形成第一导电层，所述第一导电层覆盖所述基材的所述上表面、所述下表面、以及所述至少一通孔的孔壁；以及
通过电镀制程形成第二导电层，其覆盖位于所述基材的所述上表面的所述第一导电层，所述第二导电层亦覆盖位于所述基材的所述下表面的所述第一导电层，从而使所述基材的所述上表面与所述下表面提供电性导通。
15.如权利要求14所述的双面导电的层叠结构的制造方法，其中，所述第一导电层的材质为金属或其合金。
16.如权利要求15所述的双面导电的层叠结构的制造方法，其中，所述第一导电层的材质为铜。
17.如权利要求14所述的双面导电的层叠结构的制造方法，其中，在通过所述化镀制程形成所述第一导电层的步骤中，更包括：在所述第一导电层覆盖所述基材的所述上表面、所述下表面、以及所述至少一通孔之孔壁的接触面上形成至少一微结构，以通过所述至少一微结构增加所述第一导电层覆盖时的附着力。
18.如权利要求17所述的双面导电的层叠结构的制造方法，其中，所述至少一微结构呈锯齿状。
19.如权利要求17所述的双面导电的层叠结构的制造方法，其中，所述至少一微结构具有凹凸之高度差。
20.如权利要求14所述的双面导电的层叠结构的制造方法，其中，所述第一导电层的厚度介于0.3至3.0微米之间。
21.如权利要求14所述的双面导电的层叠结构的制造方法，其中，所述第一导电层的均匀性小于20％。
22.如权利要求14所述的双面导电的层叠结构的制造方法，其中，所述基材的材质为透明或半透明材料。
23.如权利要求14所述的双面导电的层叠结构的制造方法，其中，所述基材的厚度大于25微米。
24.如权利要求14所述的双面导电的层叠结构的制造方法，其中，所述基材的穿透率大于80％。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210203973.XA CN114710878A (zh) | 2022-03-02 | 2022-03-02 | 双面导电的层叠结构及其制造方法 |
| TW111108958A TWI817385B (zh) | 2022-03-02 | 2022-03-11 | 雙面導電的層疊結構及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210203973.XA CN114710878A (zh) | 2022-03-02 | 2022-03-02 | 双面导电的层叠结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114710878A true CN114710878A (zh) | 2022-07-05 |
Family
ID=82167402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210203973.XA Pending CN114710878A (zh) | 2022-03-02 | 2022-03-02 | 双面导电的层叠结构及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114710878A (zh) |
| TW (1) | TWI817385B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175651A (ja) * | 1991-12-26 | 1993-07-13 | Oki Electric Ind Co Ltd | プリント配線板の製造方法 |
| JPH11340610A (ja) * | 1998-05-26 | 1999-12-10 | Ibiden Co Ltd | スルーホール充填用樹脂組成物及び多層プリント配線板 |
| US20020043395A1 (en) * | 1998-03-20 | 2002-04-18 | Parker John Leroy | Via connector and method of making same |
| JP2003174262A (ja) * | 2001-12-07 | 2003-06-20 | Hitachi Chem Co Ltd | 多層配線板の製造方法 |
| JP2009239188A (ja) * | 2008-03-28 | 2009-10-15 | Hitachi Aic Inc | プリント配線板の製造方法 |
| US20160330836A1 (en) * | 2015-05-07 | 2016-11-10 | Ibiden Co., Ltd. | Printed wiring board |
| CN106455363A (zh) * | 2016-08-09 | 2017-02-22 | 华进半导体封装先导技术研发中心有限公司 | 印刷线路板制作方法和印刷线路板 |
| US20180332717A1 (en) * | 2015-10-28 | 2018-11-15 | Akm Electronics Technology (Suzhou) Co., Ltd. | Method for full filling inter-layer blind hole of hdi rigid-flex laminate with copper |
| CN208402213U (zh) * | 2018-05-14 | 2019-01-18 | 四川英创力电子科技股份有限公司 | 一种高密度印制电路板 |
| CN112566367A (zh) * | 2020-12-26 | 2021-03-26 | 珠海元盛电子科技股份有限公司 | 一种多线路薄铜箔fpc及其制造工艺 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8017415B2 (en) * | 2008-11-05 | 2011-09-13 | Goldeneye, Inc. | Dual sided processing and devices based on freestanding nitride and zinc oxide films |
| CN113056117B (zh) * | 2021-03-15 | 2022-07-29 | 德中（天津）技术发展股份有限公司 | 一种只对孔壁进行金属化和电镀的方法 |
| CN113727540A (zh) * | 2021-08-30 | 2021-11-30 | 德中（天津）技术发展股份有限公司 | 选择性电镀孔、焊盘，激光制导电图案的制造电路板方法 |
-
2022
- 2022-03-02 CN CN202210203973.XA patent/CN114710878A/zh active Pending
- 2022-03-11 TW TW111108958A patent/TWI817385B/zh active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175651A (ja) * | 1991-12-26 | 1993-07-13 | Oki Electric Ind Co Ltd | プリント配線板の製造方法 |
| US20020043395A1 (en) * | 1998-03-20 | 2002-04-18 | Parker John Leroy | Via connector and method of making same |
| JPH11340610A (ja) * | 1998-05-26 | 1999-12-10 | Ibiden Co Ltd | スルーホール充填用樹脂組成物及び多層プリント配線板 |
| JP2003174262A (ja) * | 2001-12-07 | 2003-06-20 | Hitachi Chem Co Ltd | 多層配線板の製造方法 |
| JP2009239188A (ja) * | 2008-03-28 | 2009-10-15 | Hitachi Aic Inc | プリント配線板の製造方法 |
| US20160330836A1 (en) * | 2015-05-07 | 2016-11-10 | Ibiden Co., Ltd. | Printed wiring board |
| US20180332717A1 (en) * | 2015-10-28 | 2018-11-15 | Akm Electronics Technology (Suzhou) Co., Ltd. | Method for full filling inter-layer blind hole of hdi rigid-flex laminate with copper |
| CN106455363A (zh) * | 2016-08-09 | 2017-02-22 | 华进半导体封装先导技术研发中心有限公司 | 印刷线路板制作方法和印刷线路板 |
| CN208402213U (zh) * | 2018-05-14 | 2019-01-18 | 四川英创力电子科技股份有限公司 | 一种高密度印制电路板 |
| CN112566367A (zh) * | 2020-12-26 | 2021-03-26 | 珠海元盛电子科技股份有限公司 | 一种多线路薄铜箔fpc及其制造工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202337277A (zh) | 2023-09-16 |
| TWI817385B (zh) | 2023-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8629354B2 (en) | PCB having embedded IC and method for manufacturing the same | |
| US7799603B2 (en) | Method for mounting electronic component on printed circuit board | |
| CN102098883A (zh) | 用于制造基板的载体以及使用该载体制造基板的方法 | |
| CN110972414A (zh) | 复合电路板及其制造方法 | |
| US7931818B2 (en) | Process of embedded circuit structure | |
| CN114222445A (zh) | 一种电路板制作方法及电路板 | |
| CN211047360U (zh) | 包边线路板 | |
| KR100671748B1 (ko) | 스티프너를 이용한 박형 인쇄회로기판 및 그 제조방법 | |
| CN114710878A (zh) | 双面导电的层叠结构及其制造方法 | |
| CN109195363B (zh) | 一种z向互连的pcb的制作方法及pcb | |
| CN103025068A (zh) | 制造印刷电路板的方法和使用该方法制造的印刷电路板 | |
| JP7457923B2 (ja) | 実装基板及びその製造方法 | |
| CN1178563C (zh) | 利用实心铜柱互连导通的印刷电路板的制作方法 | |
| CN112333926B (zh) | 一种具有不同厚度金属层的线路板制作方法 | |
| WO2006098863A1 (en) | A 2-metal flex circuit and a method of manufacturing the same | |
| CN1090892C (zh) | 双面导电金属箔型电路板的制造方法及其产品 | |
| CN102686052A (zh) | 软性印刷电路板及其制造方法 | |
| JP2020150068A (ja) | 配線基板 | |
| TWI808706B (zh) | 電路板結構的製作方法及所製成的電路板結構 | |
| KR100847867B1 (ko) | 인쇄부분도금 장치 및 이를 이용한 부분도금 방법 | |
| TWI782247B (zh) | 多層基板及其製造方法 | |
| KR101313155B1 (ko) | 인쇄회로기판의 도금방법 및 이를 이용한 연성 인쇄회로기판의 제조방법 | |
| US20240128005A1 (en) | Electronic device with fine pitch and thick conductors and method of making the same | |
| KR101154352B1 (ko) | 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법 | |
| CN114980491A (zh) | 一种印刷电路板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20240116 Address after: 518109, Building E4, 101, Foxconn Industrial Park, No. 2 East Ring 2nd Road, Fukang Community, Longhua Street, Longhua District, Shenzhen City, Guangdong Province (formerly Building 1, 1st Floor, G2 District), H3, H1, and H7 factories in K2 District, North Shenchao Optoelectronic Technology Park, Minqing Road, Guangdong Province Applicant after: INTERFACE OPTOELECTRONICS (SHENZHEN) Co.,Ltd. Applicant after: Interface Technology (Chengdu) Co., Ltd. Applicant after: GENERAL INTERFACE SOLUTION Ltd. Address before: No.689 Hezuo Road, West District, high tech Zone, Chengdu City, Sichuan Province Applicant before: Interface Technology (Chengdu) Co., Ltd. Applicant before: INTERFACE OPTOELECTRONICS (SHENZHEN) Co.,Ltd. Applicant before: Yicheng Photoelectric (Wuxi) Co.,Ltd. Applicant before: GENERAL INTERFACE SOLUTION Ltd. |