CN114709132A - 一种晶圆切割工艺 - Google Patents

一种晶圆切割工艺 Download PDF

Info

Publication number
CN114709132A
CN114709132A CN202210233906.2A CN202210233906A CN114709132A CN 114709132 A CN114709132 A CN 114709132A CN 202210233906 A CN202210233906 A CN 202210233906A CN 114709132 A CN114709132 A CN 114709132A
Authority
CN
China
Prior art keywords
wafer
cutting
carrying disc
groove
sog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210233906.2A
Other languages
English (en)
Inventor
严立巍
符德荣
陈政勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaoxing Tongxincheng Integrated Circuit Co ltd
Original Assignee
Shaoxing Tongxincheng Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaoxing Tongxincheng Integrated Circuit Co ltd filed Critical Shaoxing Tongxincheng Integrated Circuit Co ltd
Priority to CN202210233906.2A priority Critical patent/CN114709132A/zh
Publication of CN114709132A publication Critical patent/CN114709132A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明公开一种一种晶圆切割工艺，包括以下步骤：S1、于晶圆正面切割道处切割形成宽而浅的沟槽A，研磨晶圆背面使晶圆减薄；S2、翻转晶圆正面朝上置入第一载盘中；S3、翻转晶圆背面朝上置入第二载盘中，晶圆侧壁外圈SOG进行封堵；S4、在晶圆背面对应切割道处切割形成窄而深的沟槽B，最后进行背面的粒子植入及背面金属制程；S5、采用晶圆环切机沿对晶圆边缘处SOG切断，用裂片及拉膜机将晶圆未断裂部分断开。本发明工艺减少了载板键合解键合的步骤，同时利用正面的沟槽切割背面切割道，无需双面曝光，最后采用裂片技术断开两面沟槽衔接处，快速完成晶圆切割，提高了晶圆切割的效率，降低了晶圆切割的成本。

Description

一种晶圆切割工艺
技术领域
本发明涉及晶圆加工技术领域，具体的是一种晶圆切割工艺。
背景技术
在半导体制程中，需要将晶圆(wafer)切割成一个个芯片(d ie)，然后将这些芯片做成不同的半导体封装结构。随着半导体行业的发展，为了满足电子器件微型化，多功能化和智能化的要求，对超薄晶圆的需求日益增长。
现有技术中的晶圆切割方法通常包括主要有背面水刀半切透加裂片工艺和激光工艺。现行工艺作业超薄晶圆时，研磨后晶圆易翘曲，且后续处理作业时易造成晶圆破裂。尤其是采用传统金刚石刀切割超薄、低介电常数晶圆时，容易出现金属层间分层现象。采用激光切割工艺虽然它产生的裂边齐整，不易导致晶圆破裂，但是激光切割Si片和金属的速度慢，生产效率低，同时，晶圆背面若有金属，激光切割会看不到正面的图案,所以必须双面曝光，工艺步骤增加生产成本高。
发明内容
为解决上述背景技术中提到的不足，本发明的目的在于提供一种晶圆切割工艺，减少了载板键合解键合的步骤，同时利用正面的沟槽切割背面切割道，无需双面曝光，最后采用裂片技术断开两面沟槽衔接处，快速完成晶圆切割，提高了晶圆切割的效率，降低了晶圆切割的成本。
本发明的目的可以通过以下技术方案实现：
一种晶圆切割工艺，包括以下步骤：
S1、于完成正面制程的晶圆正面切割道处切割形成宽而浅的沟槽A，然后将晶圆正面粘附研磨胶带，研磨晶圆背面使晶圆减薄至所需厚度；
S2、在减薄后的晶圆背面贴在第一载盘的凹槽中，然后整体翻转研磨胶带、晶圆和第一载盘，揭下研磨胶带后晶圆正面朝上置入第一载盘中；
S3、将晶圆正面贴在第二载盘的凹槽中，然后整体翻转第一载盘、晶圆和第二载盘，取下第一载盘后晶圆背面朝上置入第二载盘中，在晶圆侧壁外圈处通过旋转涂布介质SOG进行封堵；
S4、在晶圆背面对应切割道处切割形成窄而深的沟槽B，最后进行背面的粒子植入及背面金属制程；
S5、采用晶圆环切机沿对晶圆边缘处SOG切断，然后再晶圆背面贴附在切割模框上，整体翻转切割模框、晶圆和载盘，取下正面的载盘后用裂片及拉膜机将晶圆未断裂部分断开。
进一步优选地，沟槽A的宽度为30-60μm，深度为10-20μm。
进一步优选地，晶圆背面减薄后厚度为90-120μm。
进一步优选地，沟槽B的宽度为10-20μm，深度为50-60μm。
进一步优选地，步骤S1中晶圆初始厚度＜100μm时，先将完成正面制程的晶圆背面键合玻璃载板后在正面切割道处切割形成宽而浅的沟槽A，再将晶圆正面粘附研磨胶带，解键合移除背面的玻璃载板，研磨晶圆背面使晶圆减薄至所需厚度。
进一步优选地，步骤S3中第二载盘还可以为平面载盘，采用SOG封堵时涂布的SOG材料覆盖晶圆的背面边缘。
本发明的有益效果：
本发明先在晶圆正面切割道处开设宽而浅的沟槽A，完成晶圆背面减薄后转移至载盘中，利用载盘承载减薄后晶圆，无需进行键合，然后从晶圆的背面识别第一沟槽并对准沟槽A进行沟槽B的切割，无需二次曝光，在切割沟槽B后可以在晶圆的背面进行粒子植入和背面金属制程，金属镀层在沟槽B处会沉积在沟槽B的底部，因此晶圆背面金属层会自动断开，最后晶圆转移至切割模框上采用裂片技术使沟槽A和沟槽B中间衔接处断开即可完成晶圆的切割，提高了晶圆切割的效率，降低了晶圆切割的成本。
附图说明
下面结合附图对本发明作进一步的说明。
图1是本发明实施例1步骤S1的工艺流程图；
图2是本发明实施例1步骤S2的工艺流程图；
图3是本发明实施例1步骤S3的工艺流程图；
图4是本发明实施例1步骤S4的工艺流程图；
图5是本发明实施例1步骤S5的工艺流程图；
图6是本发明实施例2步骤S1的工艺流程图；
图7是本发明实施例3步骤S3的工艺流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是“载盘”是一种用于承载晶圆的载具，其材质可以为硅、石墨、玻璃或蓝宝石等，分为凹槽型载盘(见申请人在先申请的专利，专利申请号：2021114160788)和平面型载盘，在本发明实施例1和实施例2中采用的“第一载盘”和“第二载盘”均为凹槽型载盘，本发明实施例3中采用的“第一载盘”为凹槽型载盘，“第二载盘”为平面型载盘，平面型载盘表面没有开设凹槽，但中间与凹槽型载盘一样开设有透气孔。
实施例1
如图1-5所示，一种晶圆切割工艺，包括以下步骤：
S1、于完成正面制程的晶圆正面切割道处切割形成60×20μm的沟槽A，然后将晶圆正面粘附研磨胶带，研磨晶圆背面使晶圆减薄至120μm；
S2、在减薄后的晶圆背面贴在第一载盘的凹槽中，然后整体翻转研磨胶带、晶圆和第一载盘，揭下研磨胶带后晶圆正面朝上置入第一载盘中；
S3、将晶圆正面贴在第二载盘的凹槽中，然后整体翻转第一载盘、晶圆和第二载盘，取下第一载盘后晶圆背面朝上置入第二载盘中，在晶圆侧壁外圈处通过旋转涂布介质SOG进行封堵；
S4、在晶圆背面对应切割道处切割形成20×60μm的沟槽B，最后进行背面的粒子植入及背面金属制程；
S5、采用晶圆环切机沿对晶圆边缘处SOG切断，然后再晶圆背面贴附在切割模框上，整体翻转切割模框、晶圆和载盘，取下正面的载盘后用裂片及拉膜机将晶圆未断裂部分断开。
实施例2
一种晶圆切割工艺，包括以下步骤：
S1、将完成正面制程的晶圆背面键合玻璃载板后在正面切割道处切割形成30×10μm的沟槽A，再将晶圆正面粘附研磨胶带，解键合移除背面的玻璃载板，研磨晶圆背面使晶圆减薄至所需厚度；
S2、在减薄后的晶圆背面贴在第一载盘的凹槽中，然后整体翻转研磨胶带、晶圆和第一载盘，揭下研磨胶带后晶圆正面朝上置入第一载盘中；
S3、将晶圆正面贴在第二载盘的凹槽中，然后整体翻转第一载盘、晶圆和第二载盘，取下第一载盘后晶圆背面朝上置入第二载盘中，在晶圆侧壁外圈处通过旋转涂布介质SOG进行封堵；
S4、在晶圆背面对应切割道处切割形成10×50μm的沟槽B，最后进行背面的粒子植入及背面金属制程；
S5、采用晶圆环切机沿对晶圆边缘处SOG切断，然后再晶圆背面贴附在切割模框上，整体翻转切割模框、晶圆和载盘，取下正面的载盘后用裂片及拉膜机将晶圆未断裂部分断开。
实施例3
S1、于完成正面制程的晶圆正面切割道处切割形成40×15μm的沟槽A，然后将晶圆正面粘附研磨胶带，研磨晶圆背面使晶圆减薄至90μm；
S2、在减薄后的晶圆背面贴在第一载盘的凹槽中，然后整体翻转研磨胶带、晶圆和第一载盘，揭下研磨胶带后晶圆正面朝上置入第一载盘中；
S3、将晶圆正面贴在第二载盘的表面，然后整体翻转第一载盘、晶圆和第二载盘，取下第一载盘后晶圆背面朝上置入第二载盘中，在晶圆背面边缘处通过旋转涂布介质SOG进行封堵；
S4、在晶圆背面对应切割道处切割形成15×55μm的沟槽B，最后进行背面的粒子植入及背面金属制程；
S5、采用晶圆环切机沿对晶圆边缘处SOG切断，然后再晶圆背面贴附在切割模框上，整体翻转切割模框、晶圆和载盘，取下正面的载盘后用裂片及拉膜机将晶圆未断裂部分断开。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。

Claims (6)

1.一种晶圆切割工艺，其特征在于，包括以下步骤：
S1、于完成正面制程的晶圆正面切割道处切割形成宽而浅的沟槽A，然后将晶圆正面粘附研磨胶带，研磨晶圆背面使晶圆减薄至所需厚度；
S2、在减薄后的晶圆背面贴在第一载盘的凹槽中，然后整体翻转研磨胶带、晶圆和第一载盘，揭下研磨胶带后晶圆正面朝上置入第一载盘中；
S3、将晶圆正面贴在第二载盘的凹槽中，然后整体翻转第一载盘、晶圆和第二载盘，取下第一载盘后晶圆背面朝上置入第二载盘中，在晶圆侧壁外圈处通过旋转涂布介质SOG进行封堵；
S4、在晶圆背面对应切割道处切割形成窄而深的沟槽B，最后进行背面的粒子植入及背面金属制程；
S5、采用晶圆环切机沿对晶圆边缘处SOG切断，然后再晶圆背面贴附在切割模框上，整体翻转切割模框、晶圆和载盘，取下正面的载盘后用裂片及拉膜机将晶圆未断裂部分断开。
2.根据权利要求1所述的晶圆切割工艺，其特征在于，所述沟槽A的宽度为30-60μm，深度为10-20μm。
3.根据权利要求1所述的晶圆切割工艺，其特征在于，所述晶圆背面减薄后厚度为90-120μm。
4.根据权利要求1所述的晶圆切割工艺，其特征在于，所述沟槽B的宽度为10-20μm，深度为50-60μm。
5.根据权利要求1所述的晶圆切割工艺，其特征在于，所述步骤S1中晶圆初始厚度＜100μm时，先将完成正面制程的晶圆背面键合玻璃载板后在正面切割道处切割形成宽而浅的沟槽A，再将晶圆正面粘附研磨胶带，解键合移除背面的玻璃载板，研磨晶圆背面使晶圆减薄至所需厚度。
6.根据权利要求1所述的晶圆切割工艺，其特征在于，所述步骤S3中第二载盘还可以为平面载盘，采用SOG封堵时涂布的SOG材料覆盖晶圆的背面边缘。
CN202210233906.2A 2022-03-10 2022-03-10 一种晶圆切割工艺 Pending CN114709132A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210233906.2A CN114709132A (zh) 2022-03-10 2022-03-10 一种晶圆切割工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210233906.2A CN114709132A (zh) 2022-03-10 2022-03-10 一种晶圆切割工艺

Publications (1)

Publication Number Publication Date
CN114709132A true CN114709132A (zh) 2022-07-05

Family

ID=82169315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210233906.2A Pending CN114709132A (zh) 2022-03-10 2022-03-10 一种晶圆切割工艺

Country Status (1)

Country Link
CN (1) CN114709132A (zh)

Similar Documents

Publication Publication Date Title
EP1107299A3 (en) Process for producing semiconductor devices
JP2004165227A (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
KR100452661B1 (ko) 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
CN111900078B (zh) 一种铌酸锂晶圆的减薄方法
KR20100131159A (ko) 플라즈마를 이용한 다이싱 방법
CN102104021B (zh) 晶片切割方法
CN104733300B (zh) 一种键合晶片的减薄方法
CN103441104A (zh) 晶圆切割方法
US7655539B2 (en) Dice by grind for back surface metallized dies
CN111446158B (zh) 一种晶圆背面切割后金属沉积工艺
JP2004055852A (ja) 半導体装置及びその製造方法
CN110838439A (zh) 一种晶圆切片方法及芯片
EP1022778A1 (en) Method of dividing a wafer and method of manufacturing a semiconductor device
EP0776029B1 (en) Improvements in or relating to semiconductor chip separation
CN111599743B (zh) 复合式胶膜结合通孔玻璃载板结构生产晶圆的方法
CN114709132A (zh) 一种晶圆切割工艺
CN111441072B (zh) 一种先晶粒切割后双面电镀的晶粒生产方法
CN113241300A (zh) 半导体及其制作方法
JPS624341A (ja) 半導体装置の製造方法
CN1897225A (zh) 薄化晶片的方法
CN116053126A (zh) 一种超薄芯片等离子切割工艺
WO2020258644A1 (zh) 一种microled芯片的转移方法
TWI401737B (zh) Wafer cutting method
CN115939041A (zh) 一种基于激光诱导热分解预切的超薄晶圆切割方法
JP3425747B2 (ja) 液晶表示素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination