CN114696787B - 一种具有电源同步功能的延迟电路 - Google Patents
一种具有电源同步功能的延迟电路 Download PDFInfo
- Publication number
- CN114696787B CN114696787B CN202210316543.9A CN202210316543A CN114696787B CN 114696787 B CN114696787 B CN 114696787B CN 202210316543 A CN202210316543 A CN 202210316543A CN 114696787 B CN114696787 B CN 114696787B
- Authority
- CN
- China
- Prior art keywords
- delay circuit
- inverter
- output
- current source
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/26—Time-delay networks
Abstract
一种具有电源同步功能的延迟电路,包括:第一延迟电路,包括第一电流源、第一反相器和第一负载电容,所述第一电流源连接在电源和所述第一反相器的上拉网络之间,所述第一负载电容连接在所述第一反相器的输出和地电位之间;第二延迟电路,包括第二电流源、第二反相器和第二负载电容,所述第二电流源连接在所述第二反相器的下拉网络和地电位之间,所述第二负载电容连接在所述第二反相器的输出和地电位之间;开关模块,与所述第一电流源并联;其中,所述第一延迟电路的输出与所述第二延迟电路的输入相连接,所述第二延迟电路的输出控制所述开关模块的开启。解决了传统的延迟电路存在的输出信号对电源变化的响应较慢,导致后级电路逻辑错误的问题。
Description
技术领域
本申请属于模拟电路技术领域,尤其涉及一种具有电源同步功能的延迟电路。
背景技术
目前,传统的延迟电路一般包括反相器,电流源和负载电容,如图1所示,是上升沿延迟电路,包括电流源I1,由M1与M2构成的反相器,负载电容C1,当输入信号IN等于0V时,输出信号OUT开始由0升高为1。在该电路中,输出信号的上升时间由电流源I1对负载电容C1充电的时间决定。因此,输出信号被延迟。然而,该电路中,当电源电压VDD有跳变的时候,输出信号并不能随着电压变化而立刻变化,因此,使用该延迟电路作为初始上电的延迟电路的情况下,当电压VDD从上电电压跳变为正常工作电压后,输出信号不能随着电压跳变而快速跳变,导致后级电路的逻辑存在错误。也就是说,传统的技术方案中存在输出信号对电源变化的响应较慢,导致后级电路逻辑错误的问题。因此,需要提出一种可以迅速响应电源变化的延迟电路。
发明内容
本申请的目的在于提供一种可以迅速响应电源变化的延迟电路,旨在解决传统的延迟电路存在的输出信号对电源变化的响应较慢,导致后级电路逻辑错误的问题。本申请实施例的提了一种具有电源同步功能的延迟电路,其特征在于,包括:
第一延迟电路,包括第一电流源、第一反相器和第一负载电容,所述第一电流源连接在电源和所述第一反相器的上拉网络之间,所述第一负载电容连接在所述第一反相器的输出和地电位之间;
第二延迟电路,包括第二电流源、第二反相器和第二负载电容,所述第二电流源连接在所述第二反相器的下拉网络和地电位之间,所述第二负载电容连接在所述第二反相器的输出和地电位之间;
开关模块,与所述第一电流源并联;
其中,所述第一延迟电路的输出与所述第二延迟电路的输入相连接,所述第二延迟电路的输出控制所述开关模块的开启。
可选择地,所述第一延迟电路的电源和所述第二延迟电路的电源连接同一电源轨道。
可选择地,所述开关模块为晶体管。
可选择地,所述开关模块为PMOS型晶体管。
可选择地,所述第二延迟电路的输出与所述PMOS型晶体管的栅极连接。
可选择地,所述第一反相器的所述上拉网络是PMOS,下拉网络是NMOS。
可选择地,所述第二反相器的上拉网络是PMOS,所述下拉网络是NMOS。
本发明实施例与现有技术相比存在的有益效果是:上述的具有电源同步功能的电路通过增加开关模块,保证了在初始上电完成后,电源电压跳变的过程中,延迟模块的输出信号可以迅速响应电源电压的变化。
附图说明
图1为传统的上升沿延迟电路结构示意图;
图2为本申请一实施例提供的具有电源同步功能的延迟电路的结构示意图;
图3为图1所示的传统的上升沿延迟电路的波形图;
图4为图2所示的具有电源同步功能的延迟电路的波形图。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
需要说明的是,当元件被称为“固定于”或“设置于”另一个元件,它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件,它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是,术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
目前,传统的延迟电路一般包括反相器,电流源和负载电容,如图1所示,是上升沿延迟电路,包括电流源I1,由M1与M2构成的反相器,负载电容C1,当输入信号IN等于0V时,输出信号OUT开始由0升高为1。在该电路中,输出信号的上升时间由电流源I1对负载电容C1充电的时间决定。因此,输出信号被延迟。然而,该电路中,当电源电压VDD有跳变的时候,输出信号并不能随着电压变化而立刻变化,因此,使用该延迟电路作为初始上电的延迟电路的情况下,当电压VDD从上电电压跳变为正常工作电压后,输出信号不能随着电压跳变而快速跳变,导致后级电路的逻辑存在错误。也就是说,传统的技术方案中存在输出信号对电源变化的响应较慢,导致后级电路逻辑错误的问题。因此,需要提出一种可以迅速响应电源变化的延迟电路。
图2示出了本申请较佳实施例提供的具有电源同步功能的延迟电路200的结构示意图,为了便于说明,仅示出了与本实施例相关的部分,该电路结构详述如下:
第一延迟电路210,包括电流源I1、反相器211和负载电容C1,第二延迟电路220,包括电流源I2、反相器222和负载电容C2,以反相器211的下拉网络是NMOS(记为M1),上拉网络是PMOS(记为M2),反相器222的下拉网络是NMOS(记为M4),上拉网络是PMOS(记为M5)为例,电流源I1连接在反相器211的电源VDD和M2之间,负载电容C1连接在反相器211的输出OUT和地电位之间;电流源I2连接在反相器222的M4和地电位之间,负载电容C2连接在反相器222的输出和地电位之间。此外,该电路还包括开关模块,与电流源I1并联,以开关模块是PMOS晶体管M3为例,其源极和漏极与电流源I1的两端并联,反相器222的输出连接M3的栅极,用于控制M3的开启。
本发明实施例与现有技术相比存在的有益效果是:上述的具有电源同步功能的电路通过增加开关模块,保证了在初始上电完成后,电源电压跳变的过程中,延迟模块的输出信号可以迅速响应电源电压的变化。
需要说明的是,图3是如图1所示的传统的延迟电路的波形图,图4是如图2所示的本申请提供的具有电源同步功能的延迟电路的波形图。
如图1所示,当输入IN在t1时刻从高电平跳变至低电平时,M2由关闭状态转变为开启状态,电流源I1向电容C1充电,输出电压OUT由低电平转换为高电平,转换时间正比于电流源I1向电容C1充电的时间。当电源电压VDD由启动电压,例如1V,转换为正常工作电压,例如3.3V时,传统的延迟电路,输出OUT不会随着电源电压VDD的升高而快速响应,即图3所示的波形图中,在t2时刻当VDD跳变时,OUT信号随之跳变到高电平时会有延迟现象的存在,即在t2之后的t3时刻,OUT转变为高电平。
也就是说,传统的延迟电路中,当电源电压VDD有跳变的时候,输出信号并不能随着电压变化而立刻变化,因此,使用该延迟电路作为初始上电的延迟电路的情况下,当电压VDD从上电电压跳变为正常工作电压后,输出信号不能随着电压跳变而快速跳变,导致后级电路的逻辑存在错误。换句话说,传统的技术方案中存在输出信号对电源变化的响应较慢,导致后级电路逻辑错误的问题,进而影响电路的功能。因此,需要提供一种可以迅速响应电源变化的延迟电路,旨在解决传统的延迟电路存在的输出信号对电源变化的响应较慢,导致后级电路逻辑错误的问题。
本申请提供的具有电源同步功能的延迟电路200中,如图2所示,包括:第一延迟电路210,包括电流源I1、反相器211和负载电容C1,第一电流源I1连接在电源VDD和反相器211的上拉网络M2之间,负载电容C1连接在反相器211的输出OUT和地电位GND之间;
延迟电路220,包括电流源I2、反相器222和负载电容C2,电流源I2连接在反相器222的下拉网络M4和地电位GND之间,负载电容C2连接在反相器222的输出N2和地电位GND之间;
开关模块M3,与电流源I1并联;
其中,延迟电路210的输出OUT与所述延迟电路220的输入相连接,所述延迟电路220的输出N2控制所述开关模块M3的开启。
需要说明的是,晶体管M3作为开关模块,其输入是第二级延迟电路222的输出,即M3的栅极与N2相连接。M3在该电路中用于在电流源I1向电容C1充电完成之后,当电源电压VDD由启动电压,例如1V,转换为正常工作电压,例如3.3V时,将M2直接与VDD相连接。
因此,如图4所示,本申请提供的具有电源同步功能的延迟电路在t2时刻当VDD跳变时,OUT信号随之跳变到高电平时不会有延迟现象的存在,即在t2时刻OUT转变为高电平。其原因是,当输出电压OUT大于第二级延迟电路222的转换电压时,晶体管M4开启,电容C2的电荷通过M4被电流源I2抽取,因此M3的栅极被连接至GND,即M3被开启,此时,当VDD跳变时,OUT会跟随其跳变。
综上所述,本申请提供的延迟电路具有电源同步功能,相比于传统的延迟电路,可以快速响应电源的变换,避免了后级电路的逻辑错误。
应理解,上述实施例中各步骤的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本申请实施例的实施过程构成任何限定。
所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,仅以上述各功能单元、模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能单元、模块完成,即将所述装置的内部结构划分成不同的功能单元或模块,以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中,上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。另外,各功能单元、模块的具体名称也只是为了便于相互区分,并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述或记载的部分,可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
在本申请所提供的实施例中,应该理解到,所揭露的装置/终端设备和方法,可以通过其它的方式实现。例如,以上所描述的装置/终端设备实施例仅仅是示意性的,例如,所述模块或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口,装置或单元的间接耦合或通讯连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请实现上述实施例方法中的全部或部分流程,也可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一计算机可读存储介质中,该计算机程序在被处理器执行时,可实现上述各个方法实施例的步骤。其中,所述计算机程序包括计算机程序代码,所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括:能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是,所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减,例如在某些司法管辖区,根据立法和专利实践,计算机可读介质不包括电载波信号和电信信号。
以上所述实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围,均应包含在本申请的保护范围之内。
Claims (6)
1.一种具有电源同步功能的延迟电路,其特征在于,包括:
第一延迟电路,包括第一电流源、第一反相器和第一负载电容,所述第一电流源连接在电源和所述第一反相器的上拉网络之间,所述第一负载电容连接在所述第一反相器的输出和地电位之间;
第二延迟电路,包括第二电流源、第二反相器和第二负载电容,所述第二电流源连接在所述第二反相器的下拉网络和地电位之间,所述第二负载电容连接所述第二反相器的输出和地电位之间;
开关模块,与所述第一电流源并联;
其中,所述第一延迟电路的输出与所述第二延迟电路的输入相连接,所述第二延迟电路的输出控制所述开关模块的开启;
所述开关模块为晶体管,所述晶体管的栅极与所述第二延迟电路的输出连接,所述晶体管用于在所述第一电流源向所述第一负载电容充电完成之后,当电源电压由启动电压转换为正常工作电压时,将所述第一反相器的上拉网络接至所述电源。
2.如权利要求1所述的具有电源同步功能的延迟电路,其特征在于,所述第一延迟电路的电源和所述第二延迟电路的电源连接同一电源轨道。
3.如权利要求1所述的具有电源同步功能的延迟电路,其特征在于,所述开关模块为PMOS型晶体管。
4.如权利要求3所述的具有电源同步功能的延迟电路,其特征在于,所述第二延迟电路的输出与所述PMOS型晶体管的栅极连接。
5.如权利要求4所述的具有电源同步功能的延迟电路,其特征在于,所述第一反相器的所述上拉网络是PMOS,下拉网络是NMOS。
6.如权利要求5所述的具有电源同步功能的延迟电路,其特征在于,所述第二反相器的上拉网络是PMOS,所述下拉网络是NMOS。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210316543.9A CN114696787B (zh) | 2022-03-29 | 2022-03-29 | 一种具有电源同步功能的延迟电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210316543.9A CN114696787B (zh) | 2022-03-29 | 2022-03-29 | 一种具有电源同步功能的延迟电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114696787A CN114696787A (zh) | 2022-07-01 |
CN114696787B true CN114696787B (zh) | 2023-06-16 |
Family
ID=82140935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210316543.9A Active CN114696787B (zh) | 2022-03-29 | 2022-03-29 | 一种具有电源同步功能的延迟电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114696787B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013070239A (ja) * | 2011-09-22 | 2013-04-18 | Renesas Electronics Corp | 遅延ロックドループを内蔵する半導体集積回路およびその動作方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4129010B2 (ja) * | 2005-07-12 | 2008-07-30 | 富士通株式会社 | 遅延回路 |
US7459949B2 (en) * | 2007-01-30 | 2008-12-02 | Mosaid Technologies Incorporated | Phase detector circuit and method therefor |
JP5636826B2 (ja) * | 2010-08-31 | 2014-12-10 | 株式会社リコー | スイッチングレギュレータ |
US8390355B2 (en) * | 2011-02-22 | 2013-03-05 | Qualcomm Incorporated | Delay cell for clock signals |
CN102291111B (zh) * | 2011-07-04 | 2016-03-16 | 上海华虹宏力半导体制造有限公司 | 基于比例电流源的延迟电路 |
JP2021153259A (ja) * | 2020-03-24 | 2021-09-30 | ミツミ電機株式会社 | 放電制御回路および電流源回路 |
-
2022
- 2022-03-29 CN CN202210316543.9A patent/CN114696787B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013070239A (ja) * | 2011-09-22 | 2013-04-18 | Renesas Electronics Corp | 遅延ロックドループを内蔵する半導体集積回路およびその動作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114696787A (zh) | 2022-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7417489B2 (en) | Semiconductor integrated circuit having controller controlling the change rate of power voltage | |
US8558579B2 (en) | Digital glitch filter | |
US20070001745A1 (en) | Charge pump for generating arbitrary voltage levels | |
US8742833B2 (en) | Charge pump circuit and method thereof | |
CN108510932B (zh) | 一种电平转换芯片及其控制方法、关机驱动电路 | |
CN111969986A (zh) | 一种调整信号延时及斜率的系统和方法 | |
CN114696787B (zh) | 一种具有电源同步功能的延迟电路 | |
US20190138043A1 (en) | System on chip | |
US20130234682A1 (en) | Signal generation circuit and method of operating the same | |
CN112927645A (zh) | 驱动电路、驱动方法和显示装置 | |
US20170288660A1 (en) | Ultra-Low Quiescent Current Multi-Function Switching Circuit and Method for Connecting a Voltage Source to an Output Load with Deep Sleep Capability | |
CN115425955A (zh) | 一种时钟切换电路、芯片及终端 | |
CN109818411B (zh) | 一种适用于电源突变的电源开关电路、芯片及供电系统 | |
CN112260683B (zh) | 一种复用振荡器频率调整模块和基准模块的电路及芯片 | |
CN114583676B (zh) | 一种减小ldo输出电压过冲的电路和方法 | |
CN103399828A (zh) | 基于主备存储器的启动切换控制装置和方法 | |
CN102710233B (zh) | 一种连续时间滤波器的自适应调谐系统 | |
CN217880299U (zh) | 控制pcie独立网卡复位的电路 | |
US8242827B2 (en) | Differential latch, differential flip-flop, LSI, differential latch configuration method, and differential flip-flop configuration method | |
CN112671236A (zh) | 电压变换电路以及显示装置 | |
CN112017579B (zh) | 显示装置及其驱动系统 | |
US20240056055A1 (en) | Glitch-free low-pass filter circuit and system circuit using the same | |
CN117095729B (zh) | 一种用于芯片测试模式的单Pin输入控制码产生电路 | |
CN112783257B (zh) | 一种在高压线性电压转换器中的串联式补偿电路 | |
CN100353459C (zh) | 移位寄存电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |