CN114695560A - 一种薄膜晶体管及其制作方法、显示面板 - Google Patents

一种薄膜晶体管及其制作方法、显示面板 Download PDF

Info

Publication number
CN114695560A
CN114695560A CN202210272090.4A CN202210272090A CN114695560A CN 114695560 A CN114695560 A CN 114695560A CN 202210272090 A CN202210272090 A CN 202210272090A CN 114695560 A CN114695560 A CN 114695560A
Authority
CN
China
Prior art keywords
layer
thin film
film transistor
electrode
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210272090.4A
Other languages
English (en)
Inventor
江志雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210272090.4A priority Critical patent/CN114695560A/zh
Publication of CN114695560A publication Critical patent/CN114695560A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制作方法、显示面板。薄膜晶体管包括衬底以及在衬底上依次形成的第一栅极、栅极绝缘层、半导体层、源漏极层、钝化层，在钝化层上形成有吸光导电层，吸光导电层形成有第二栅极，第二栅极位于半导体层的上方，吸光导电层的材料包括氧化铈与氧化钼。氧化铈与氧化钼具有较高的吸光性能，能吸收高能短波长的光线；本发明中第二栅极的材料采用氧化铈与氧化钼，可以有效的吸收高能短波长的光线，防止光照对半导体层的影响；同时氧化铈与氧化钼具有较好的导电性和透明度，不会对薄膜晶体管的导电性和透明度造成影响；因此本发明的第二栅极的材料采用氧化铈与氧化钼，可以保持半导体层稳定正常的工作。

Description

一种薄膜晶体管及其制作方法、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、显示面板。
背景技术
非晶态金属氧化物薄膜晶体管(TFT)的氧化物半导体层容易受到光照的影响，从而导致TFT性能不稳定，影响显示面板的显示效果。
发明内容
基于上述现有技术中的不足，本发明的目的是提供一种薄膜晶体管及其制作方法、显示面板，可以缓解光照对薄膜晶体管的影响。
为实现上述目的，本发明首先提供一种薄膜晶体管，包括衬底以及在衬底上依次形成的第一栅极、栅极绝缘层、半导体层、源漏极层、钝化层，在钝化层上形成有吸光导电层，吸光导电层形成有第二栅极，第二栅极位于半导体层的上方，吸光导电层的材料包括氧化铈与氧化钼。
可选地，吸光导电层还形成有驱动电极，驱动电极穿过钝化层的过孔与源漏极层相接触。
可选地，吸光导电层的材料中，氧化铈与氧化钼的比例值的范围为0.8至0.2。
可选地，在钝化层上形成有透明导电层，在透明导电层和吸光导电层上通过同一掩膜版蚀刻形成有透明电极，透明电极包括第二栅极。
可选地，吸光导电层包括保护层和透明电极层，透明电极层包括第二栅极。
可选地，第二栅极在衬底上的投影，至少覆盖半导体层在衬底上投影的部分。
可选地，半导体层包括源极连接区、漏极连接区与沟道区，沟道区位于源极连接区和漏极连接区之间，源漏极层的源极和漏极分别与源极连接区和漏极连接区相连，第二栅极在衬底上的投影覆盖沟道区在衬底上的投影。
本发明同时提供一种薄膜晶体管制作方法，包括以下步骤：
提供一衬底；
在衬底上依次形成第一栅极、栅极绝缘层、半导体层、源漏极层及钝化层；
在钝化层上形成吸光导电层，吸光导电层的材料包括氧化铈与氧化钼；
蚀刻吸光导电层以形成第二栅极，第二栅极位于半导体层的上方。
可选地，蚀刻吸光导电层，形成第二栅极的步骤，包括：
蚀刻吸光导电层以形成第二栅极和驱动电极，驱动电极穿过钝化层的过孔与源漏极层相接触。
本发明还提供一种显示面板，包括上述任一薄膜晶体管，或通过上述薄膜晶体管制作方法获得的薄膜晶体管。
与现有技术相比，本发明的有益效果包括：本发明的薄膜晶体管包括衬底以及在衬底上依次形成的第一栅极、栅极绝缘层、半导体层、源漏极层、钝化层，在钝化层上形成有吸光导电层，吸光导电层形成有第二栅极，第二栅极位于半导体层的上方，吸光导电层的材料包括氧化铈与氧化钼。氧化铈与氧化钼具有较高的吸光性能，能吸收高能短波长的光线，例如紫外光，本发明的第二栅极的材料采用氧化铈与氧化钼，可以有效的吸收高能短波长的光线，防止光照对半导体层的影响。另一方面氧化铈与氧化钼具有较好的导电性和透明度，不会对薄膜晶体管的导电性和透明度造成影响。因此本发明的第二栅极的材料采用氧化铈与氧化钼，可以保持半导体层稳定正常的工作，提升显示面板的显示效果。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例薄膜晶体管的结构示意图一；
图2是本发明实施例薄膜晶体管的结构示意图二
图3是本发明实施例半导体层的结构示意图；
图4是本发明实施例薄膜晶体管制作方法的流程图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。同时，本发明中术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
本发明实施例提供一种薄膜晶体管，如图1和图2所示，包括衬底1以及在衬底1上依次形成的第一栅极2、栅极绝缘层3、半导体层4、源漏极层5、钝化层6，在钝化层6上形成有吸光导电层7，吸光导电层7形成有第二栅极71，第二栅极71位于半导体层4的上方，吸光导电层7的材料包括氧化铈(CeO2)与氧化钼(MoO2)。
本实施例中，吸光导电层7材料为CeO2-MoO2材料，氧化铈与氧化钼具有较高的吸光性能，能吸收高能短波长的光线，例如紫外光，本实施例的第二栅极71的材料采用氧化铈与氧化钼，可以有效的吸收高能短波长的光线，防止光照对半导体层4的影响。另一方面氧化铈与氧化钼具有较好的导电性和透明度，不会对薄膜晶体管的导电性和透明度造成影响。因此本发明的第二栅极71的材料采用氧化铈与氧化钼，可以保持半导体层4稳定正常的工作，提升显示面板的显示效果。
本实施例中，薄膜晶体管可以具体为非晶态金属氧化物薄膜晶体管，半导体层4为由非晶态金属氧化物构成的有源层。
一种实施例中，吸光导电层7还形成有驱动电极72，驱动电极72穿过钝化层6的过孔61与源漏极层5相接触。其中，驱动电极72主要作为LED发光层的下电极或者作为LCD开关层的下电极。一种实施方式中，第二栅极71与驱动电极72采用相同的材料以及同步工艺形成，也即共用一层光刻掩模，因此无额外附加材料电极与图形化工艺，简化了工艺并降低了成本。
一种实施例中，吸光导电层7的材料中，氧化铈与氧化钼的比例值的范围为0.8至0.2。氧化铈与氧化钼采用此范围的配比，可以在不影响薄膜晶体管导电性和透明度的前提下，具有较高的紫外吸收能力，减少紫外光对非晶态金属氧化物稳定性的影响。
一种实施例中，在钝化层6上形成有透明导电层，在透明导电层和吸光导电层7上通过同一掩膜版蚀刻形成有透明电极，透明电极包括第二栅极71。具体的，透明导电层的材料可以包括氧化铟锡(ITO)。CeO2-MoO2材料与ITO材料可以共用一张掩膜版，形成的CeO2-MoO2材料的第二栅极71为透明电极的一部分。
一种实施例中，吸光导电层7包括保护层和透明电极层，透明电极层包括第二栅极71。具体地，可以在现有的薄膜晶体管结构上，将原有的透明导电层的ITO材料替换为本实施例的CeO2-MoO2材料，形成TFT器件的保护层和透明电极层，透明电极层不仅包括第二栅极71，还可以包括驱动电极72。
一种实施例中，第二栅极71在衬底1上的投影，至少覆盖半导体层4在衬底1上投影的部分。这样第二栅极71可以充分的阻挡光线对半导体层4的照射，保证半导体的稳定性。
一种实施例中，如图3所示，半导体层4包括源极连接区41、漏极连接区42与沟道区43，沟道区43位于源极连接区41和漏极连接区42之间，源漏极层5的源极51和漏极52分别与源极连接区41和漏极连接区42相连，第二栅极71在衬底1上的投影覆盖沟道区43在衬底1上的投影。这样第二栅极71可以充分的阻挡光线对沟道区43的照射，保证沟道区43的性能稳定。
一种实施例中，先在钝化层6中刻蚀形成与源漏极层5接触的过孔61，然后在整个器件表面(在钝化层6上以及过孔61中)，例如通过磁控溅射法淀积一层透明导电氧化物(包括CeO2-MoO2)，随后采用掩模光刻/刻蚀而同时形成第二栅极71与驱动电极72。其中，第二栅极71采用对于紫外光具有高吸收率的CeO2-MoO2材料制成，可以有效过滤环境、主动光源的紫外光对半导体层4的沟道区43的导电影响，提高TFT器件长期稳定性。
一种实施例中，薄膜晶体管的结构如下：
在衬底1上形成有缓冲层8。其中，衬底1为绝缘衬底1并提供支撑，其材质例如为表面为绝缘层的硅片(优选在体硅衬底上沉积或热氧化制成二氧化硅的衬垫层，还可以在体硅上形成氮化硅或氮氧化硅的绝缘层)、玻璃(钠钙玻璃、铝镁玻璃、钾玻璃、铅玻璃、硼硅玻璃等，可以掺杂为常用的硼磷硅玻璃BPSG，也可以是旋涂玻璃SOG，玻璃衬底优选具有矩形形状以适于切割和大面积制造且低杂质污染)、石英、塑料(优选为具有较高熔点和硬度以及良好绝缘性的组合物)、背部镂空的体硅片衬底以及具有良好绝缘性的聚合物衬底。衬底1基本为平板状，包括一对主表面，也即下表面和上表面。衬底1的上表面可以具有粗糙结构、周期性凹凸结构，以便增强接合强度，例如通过稀HF酸湿法刻蚀或等离子体刻蚀等常用技术来实现，还可以形成缓冲层8以减缓应力或粘合层以增强接合强度。
在缓冲层8的上表面上形成有第一栅极2，优选采用溅射淀积的方式，其材质例如为Mo、Pt、Al、Ti、Co、Au、Cu等，此外还可以是具有导电功能的其他材料，例如掺杂多晶硅，例如TiN、TaN等金属氮化物等等。制备时可以先均匀溅射淀积一层电极层材料，然后依据电极版图进行蚀刻移除不需要的部分。接着在第一栅极2以及缓冲层8上通过低温淀积形成栅极绝缘层3，其材质例如为氧化硅、氮化硅、氮氧化硅等常规绝缘介质材料，或者是例如铪基、稀土基金属氧化物等的高k绝缘介质材料，或者是以上这些材料的组合，组合方式包括但不限于层叠、混杂。
在栅极绝缘层3上形成半导体层4。在有源驱动LED与LCD面板显示中，相比多晶、晶态与微晶半导体，非晶态氧化物半导体表现出短程有序，各向同性，制作工艺简单，易做成大面积导电薄膜，十分有利于基础TFT的有源区制作。以典型材料IGZO为例，三元混合型非晶态氧化物金属半导体IGZO由In2O3、Ga2O3和ZnO构成，禁带宽3+度在3.4eV左右，是一种离子性非晶态N型半导体材料。In2O3中的In可以形成5S电子轨道，有利于载流子的高速传输；Ga2O3有很强的离子键，可以抑制0空位的产生；ZnO中的2+Zn可以形成稳定四面体结构，理论上可以使金属氧化物IGZO形成稳定较高导电的非晶结构。非晶态氧化物半导体属于离子性的非晶态半导体，导电通过大半径的原子外层电子云相互交叠而实现载流子输运，因而迁移率较大(10～100cm2/V·s)。因此，本实施例技术方案中使用非晶态氧化物半导体来形成半导体层4。常见的制作方法为磁控溅射法(Sputter)、化学气相沉积法(CVD)、金属有机物化学气相沉积法(MOCVD)、分子束外延(MBE)、脉冲激光沉积法(PLD)、溶胶-凝胶法(SOL-GEL)、水热法等，在本实施例中优选使用磁控溅射法形成方式。
其中，半导体层4由非晶态氧化物半导体构成，特别是宽带隙(＞＝2.0eV)非晶态金属氧化物半导体，其材料成分可为掺In的ZnO系半导体，具体地，包括InGaZnO、InZnO、HfInZnO、TaInZnO、ZrInZnO、YInZnO、AlInZnO、SnInZnO，其中，[In]/([In]+[第三金属])的原子计数比为35％～80％，[Zn]/([In]+[Zn])的原子计数比为40％～85％。优选的各元素原子计数比为[In]∶[第三金属]∶[Zn]∶[O]＝1∶1∶1∶1或者1∶1∶1∶2或者2∶2∶2∶1或者1∶1∶1∶4等。此外半导体还可为非晶态下的In2O3、ZTO(Zn与Sn的氧化物)、AZO(Al与Zn的氧化物)、ITO(In与Sn的氧化物)、IGO(In与Ga的氧化物)、ZnO、SnOx等二元或三元金属氧化物半导体材料或者其金属掺杂物。
在半导体层4上形成有源漏极层5及钝化层6。源漏极层5包括源极51和漏极52。本实施例采用常用的淀积方法在半导体层4的两端形成TFT的源极51和漏极52，电极材料包括Mo、Pt、Al、Ti、Co、Au、Cu、多晶硅、TiN、TaN及其组合。随后在TFT器件上低温淀积电学隔离绝缘与钝化层6，其材料包括氧化硅、氮化硅、氮氧化硅及其组合。
先在钝化层6中刻蚀形成与源漏电极接触的过孔61，然后在整个器件表面(在钝化层6上以及过孔61中)，例如通过磁控溅射法淀积一层透明导电的CeO2-MoO2材料，随后采用掩模光刻/刻蚀而同时形成包括第二电极与驱动电极72的吸光导电层7。
本实施例的薄膜晶体管，其吸光导电层7材料为CeO2-MoO2材料，氧化铈与氧化钼具有较高的吸光性能，能吸收高能短波长的光线，例如紫外光，本实施例的第二栅极71的材料采用氧化铈与氧化钼，可以有效的吸收高能短波长的光线，防止光照对半导体层4的影响。另一方面氧化铈与氧化钼具有较好的导电性和透明度，不会对薄膜晶体管的导电性和透明度造成影响。因此本发明的第二栅极71的材料采用氧化铈与氧化钼，可以保持半导体层4稳定正常的工作，提升显示面板的显示效果。
本发明实施例提供一种薄膜晶体管制作方法，如图1、图2和图4所示，包括以下步骤：
步骤S1,提供一衬底1。
步骤S2，在衬底1上依次形成第一栅极2、栅极绝缘层3、半导体层4、源漏极层5及钝化层6。
步骤S3，在钝化层6上形成吸光导电层7，吸光导电层7的材料包括氧化铈与氧化钼。
步骤S4，蚀刻吸光导电层7以形成第二栅极71，第二栅极71位于半导体层4的上方。
本实施例采用上述方法步骤，采用CeO2-MoO2材料作为吸光导电层7材料，氧化铈与氧化钼具有较高的吸光性能，能吸收高能短波长的光线，例如紫外光，本实施例的第二栅极71的材料采用氧化铈与氧化钼，可以有效的吸收高能短波长的光线，防止光照对半导体层4的影响。另一方面氧化铈与氧化钼具有较好的导电性和透明度，不会对薄膜晶体管的导电性和透明度造成影响。因此本发明的第二栅极71的材料采用氧化铈与氧化钼，可以保持半导体层4稳定正常的工作，提升显示面板的显示效果。
一种实施例中，步骤S4具体包括：
蚀刻吸光导电层7以形成第二栅极71和驱动电极72，驱动电极72穿过钝化层6的过孔61与源漏极层5相接触。
一种实施例中，在步骤S3中，在钝化层6上形成透明导电层，透明导电层和吸光导电层7通过同一掩膜版蚀刻形成透明电极，透明电极包括第二栅极71。具体的，透明导电层的材料可以包括氧化铟锡(ITO)。CeO2-MoO2材料与ITO材料可以共用一张掩膜版，形成的CeO2-MoO2材料的第二栅极71为透明电极的一部分。
一种实施例中，吸光导电层7包括保护层和透明电极层，透明电极层包括第二栅极71。具体地，可以在现有的薄膜晶体管结构上，将原有的透明导电层的ITO材料替换为本实施例的CeO2-MoO2材料，形成TFT器件的保护层和透明电极层，透明电极层不仅包括第二栅极71，还可以包括驱动电极72。
本发明实施例还提供一种显示面板，包括上述实施例提供的任一薄膜晶体管，或通过上述实施例薄膜晶体管制作方法获得的薄膜晶体管。
本实施例的显示面板中，吸光导电层7材料为CeO2-MoO2材料，氧化铈与氧化钼具有较高的吸光性能，能吸收高能短波长的光线，例如紫外光，本实施例的第二栅极71的材料采用氧化铈与氧化钼，可以有效的吸收高能短波长的光线，防止光照对半导体层4的影响。另一方面氧化铈与氧化钼具有较好的导电性和透明度，不会对薄膜晶体管的导电性和透明度造成影响。因此本发明的第二栅极71的材料采用氧化铈与氧化钼，可以保持半导体层4稳定正常的工作，提升显示面板的显示效果。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种薄膜晶体管，包括衬底以及在所述衬底上依次形成的第一栅极、栅极绝缘层、半导体层、源漏极层、钝化层，其特征在于，在所述钝化层上形成有吸光导电层，所述吸光导电层形成有第二栅极，所述第二栅极位于所述半导体层的上方，所述吸光导电层的材料包括氧化铈与氧化钼。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述吸光导电层还形成有驱动电极，所述驱动电极穿过所述钝化层的过孔与所述源漏极层相接触。
3.根据权利要求1或2所述的薄膜晶体管，其特征在于，所述吸光导电层的材料中，氧化铈与氧化钼的比例值的范围为0.8至0.2。
4.根据权利要求1所述的薄膜晶体管，其特征在于，在所述钝化层上形成有透明导电层，在所述透明导电层和所述吸光导电层上通过同一掩膜版蚀刻形成有透明电极，所述透明电极包括第二栅极。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述吸光导电层包括保护层和透明电极层，所述透明电极层包括第二栅极。
6.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二栅极在所述衬底上的投影，至少覆盖所述半导体层在所述衬底上投影的部分。
7.根据权利要求6所述的薄膜晶体管，其特征在于，所述半导体层包括源极连接区、漏极连接区与沟道区，所述沟道区位于所述源极连接区和所述漏极连接区之间，所述源漏极层的源极和漏极分别与所述源极连接区和所述漏极连接区相连，所述第二栅极在所述衬底上的投影覆盖所述沟道区在所述衬底上的投影。
8.一种薄膜晶体管制作方法，其特征在于，包括：
提供一衬底；
在所述衬底上依次形成第一栅极、栅极绝缘层、半导体层、源漏极层及钝化层；
在所述钝化层上形成吸光导电层，所述吸光导电层的材料包括氧化铈与氧化钼；
蚀刻所述吸光导电层以形成第二栅极，所述第二栅极位于所述半导体层的上方。
9.根据权利要求8所述的薄膜晶体管制作方法，其特征在于，所述蚀刻所述吸光导电层，形成第二栅极的步骤，包括：
蚀刻所述吸光导电层以形成第二栅极和驱动电极，所述驱动电极穿过所述钝化层的过孔与所述源漏极层相接触。
10.一种显示面板，其特征在于，包括权利要求1至7任一项所述的薄膜晶体管，或通过权利要求8或9所述的薄膜晶体管制作方法获得的薄膜晶体管。
CN202210272090.4A 2022-03-18 2022-03-18 一种薄膜晶体管及其制作方法、显示面板 Pending CN114695560A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210272090.4A CN114695560A (zh) 2022-03-18 2022-03-18 一种薄膜晶体管及其制作方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210272090.4A CN114695560A (zh) 2022-03-18 2022-03-18 一种薄膜晶体管及其制作方法、显示面板

Publications (1)

Publication Number Publication Date
CN114695560A true CN114695560A (zh) 2022-07-01

Family

ID=82139385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210272090.4A Pending CN114695560A (zh) 2022-03-18 2022-03-18 一种薄膜晶体管及其制作方法、显示面板

Country Status (1)

Country Link
CN (1) CN114695560A (zh)

Similar Documents

Publication Publication Date Title
KR102284240B1 (ko) 반도체 장치, 파워 다이오드 및 정류기
US10347771B2 (en) Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
US8071872B2 (en) Thin film semi-conductor-on-glass solar cell devices
TWI527122B (zh) 堆疊式氧化物材料，半導體裝置，以及製造該半導體裝置之方法
TWI538207B (zh) 半導體裝置
KR101424861B1 (ko) 비정질 산화물 박막 트랜지스터, 그 형성방법 및 이를 포함한 디스플레이 패널
TWI584385B (zh) 顯示裝置及包含該裝置之電子裝置
KR101538817B1 (ko) 헤테로접합을 포함하는 광기전 장치
WO2018188332A1 (zh) 一种氧化物半导体薄膜及由其制备的薄膜晶体管
KR860001161B1 (ko) 반도체 장치
KR20140048249A (ko) 박막 트랜지스터
KR101975929B1 (ko) 질산화물 채널층을 구비한 트랜지스터 및 그 제조방법
CN104882486B (zh) 高迁移率、高稳定性金属氧化物薄膜晶体管及其制备工艺
WO2013122084A1 (ja) 酸化物半導体及びこれを含む半導体接合素子
JP2023550623A (ja) 金属酸化物半導体及び薄膜トランジスタと応用
CN112289863A (zh) 一种金属氧化物半导体及薄膜晶体管与应用
CN113066858A (zh) 一种高性能BaSnO3基透明导电薄膜和薄膜晶体管及其制备技术
US11037958B2 (en) Array substrate and manufacturing method thereof
CN114695560A (zh) 一种薄膜晶体管及其制作方法、显示面板
CN110660865A (zh) 一种可靠的双极性SnO薄膜晶体管及其制备方法
US20220344517A1 (en) Thin Film Transistor, Semiconductor Substrate and X-Ray Flat Panel Detector

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination