CN114695470A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114695470A
CN114695470A CN202111588906.6A CN202111588906A CN114695470A CN 114695470 A CN114695470 A CN 114695470A CN 202111588906 A CN202111588906 A CN 202111588906A CN 114695470 A CN114695470 A CN 114695470A
Authority
CN
China
Prior art keywords
display device
layer
etch stop
transistor
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111588906.6A
Other languages
English (en)
Inventor
赵圣弼
李埈锡
姜龙斌
郑熙珍
金张大
金东烨
孙源晧
金赞镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN114695470A publication Critical patent/CN114695470A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

本申请涉及显示装置。一种显示装置包括：基板，其包括多个子像素；第一缓冲层，其在基板上；蚀刻停止件，其在第一缓冲层上；第二缓冲层，其覆盖第一缓冲层；以及第一晶体管，其在第二缓冲层上。第一晶体管包括与蚀刻停止件交叠的源电极和漏电极。蚀刻停止件包括其中设置有源电极和漏电极中的至少一个的孔。蚀刻停止件与源电极和漏电极间隔开。因此，可以通过保护缓冲层来防止湿气和杂质渗透到显示装置中。

Description

显示装置
技术领域
本公开涉及显示装置，并且更例如，涉及能够保护缓冲层的显示装置。
背景技术
近来，随着我们的社会朝向面向信息的社会发展，用于在视觉上表达电信息信号的显示装置的领域已经快速发展。相应地正在开发在薄度、亮度和低功耗方面具有优异性能的各种显示装置。
这种显示装置的具体示例包括液晶显示装置(LCD)和诸如有机发光显示装置(OLED)和量子点发光显示装置(QLED)之类的电致发光显示装置。例如，电致发光显示装置是具有自发光特性的下一代显示装置，并且与液晶显示装置相比，在视角、对比度、响应速度、功耗等方面具有优异的特性。
电致发光显示装置包括用于显示图像的显示区域和与显示区域相邻设置的非显示区域。此外，像素区域包括像素电路和发光元件。多个薄膜晶体管位于像素电路中以驱动设置在多个像素中的发光元件。
薄膜晶体管可以根据构成半导体层的材料来分类。在它们当中，低温多晶硅(LTPS)薄膜晶体管和氧化物半导体薄膜晶体管被最广泛地使用。此外，正在积极开发在相同基板上形成低温多晶硅薄膜晶体管和氧化物半导体薄膜晶体管的电致发光显示装置的技术研发。
发明内容
本公开的发明人已经开发了一种显示装置，其中钝化层形成在晶体管下方，以防止晶体管的有源层被损坏。在这种情况下，由于钝化层由金属材料形成，所以由于钝化层的外围配置导致可能在钝化层中形成寄生电容。
本公开的发明人已经开发了一种用于使设置在钝化层上的晶体管的源电极或漏电极和钝化层电连接的结构。因此，可以减小或最小化在钝化层中产生的寄生电容的变化并且可以提高晶体管的可靠性。此外，本公开的发明人已经开发了一种结构，其中在形成用于使源电极和漏电极与有源层接触的接触孔的同时形成直至钝化层的接触孔。因此，可以减少掩模的数量，并且源电极或漏电极可以与钝化层接触。
然而，本公开的发明人已经认识到，当在用于形成接触孔的蚀刻工艺中蚀刻被执行直至钝化层下方的缓冲层时，缓冲层可能被损坏。因此，本公开的发明人已经发明了一种能够防止在形成接触孔时对缓冲层造成损坏的显示装置。
本公开的一个目的是提供一种显示装置，其能够通过设置蚀刻停止件(stopper)以与源电极和漏电极交叠来在形成接触孔时保护蚀刻停止件下方的缓冲层。
本公开的另一目的是提供一种显示装置，其能够通过允许蚀刻停止件与源电极和漏电极间隔开而减少不必要的噪声的产生。
本公开的目的不限于上述目的，并且本领域技术人员根据下面的描述可以清楚地理解上述的其它目的。
根据本公开的一方面，一种显示装置包括：基板，其包括多个子像素；第一缓冲层，其在基板上；蚀刻停止件，其在第一缓冲层上；第二缓冲层，其覆盖第一缓冲层；第一晶体管，其在第二缓冲层上，第一晶体管包括与蚀刻停止件交叠的源电极和漏电极；以及发光元件，其在第一晶体管上。蚀刻停止件可以包括其中设置有源电极和漏电极中的至少一个的孔。蚀刻停止件可以与源电极和漏电极中的至少一个间隔开。
根据本公开的另一方面，一种显示装置包括：基板，其包括多个子像素；多缓冲层，其在基板上；蚀刻停止件，其在多缓冲层上，蚀刻停止件被配置为防止多缓冲层的蚀刻；有源缓冲层，其覆盖多缓冲层；低温多晶硅(LTPS)薄膜晶体管，其在有源缓冲层上，并且LTPS薄膜晶体管包括有源层、源电极和漏电极，源电极和漏电极连接到有源层；以及发光元件，其在LTPS薄膜晶体管上。源电极和漏电极可以被设置为与蚀刻停止件交叠。源电极和漏电极中的至少一个可以被设置为接触多缓冲层的上表面并且与蚀刻停止件间隔开。
示例性实施方式的其它详细内容包括在具体实施方式和附图中。
根据本公开，在接触孔蚀刻工艺期间通过蚀刻停止件保护蚀刻停止件下方的缓冲层，使得可以防止湿气和杂质渗透到显示装置中。
根据本公开，由于蚀刻停止件与源电极或漏电极是电绝缘的，所以可以减少由于噪声产生引起的故障。
根据本公开的效果不限于以上例示的内容，并且在本说明书中包括更多的各种效果。
附图说明
图1是根据本公开的示例性实施方式的显示装置的示意性配置图。
图2是沿着图1的线II-II’截取的截面图。
图3是图2的区域A的放大图。
图4是根据本公开的另一示例性实施方式的显示装置的截面图。
具体实施方式
通过参照下面与附图一起详细描述的示例性实施方式，本公开的优点和特性以及实现优点和特性的方法将是清楚的。然而，本公开不限于本文公开的示例性实施方式，而是将以各种形式实现。仅通过示例的方式提供了示例性实施方式，使得本领域技术人员可以完全理解本公开的公开内容和本公开的范围。因此，本公开将仅由所附权利要求的范围限定。
在用于描述本公开的示例性实施方式的附图中例示的形状、尺寸、比率、角度、数量等仅仅是示例，并且本公开不限于此。在整个说明书中，相似的附图标记通常表示相似的元件。此外，在本公开的以下描述中，可以省略对已知相关技术的详细解释以避免不必要地模糊本公开的主题。本文使用的诸如“包括”、“具有”和“由…组成”之类的术语通常旨在允许添加其它组件，除非这些术语与术语“仅”一起使用。除非另有明确说明，否则对单数的任何引用可以包括复数。
即使没有明确说明，组件也被解释为包括通常的误差范围。
当使用诸如“在…上”、“在…上方”、“在…下方”和“挨着…”之类的术语来描述两个部件之间的位置关系时，一个或更多个部件可以位于两个部件之间，除非这些术语与术语“立即”或“直接”一起使用。
当元件或层设置“在”另一元件或层“上”时，一个或更多个其它元件或层可以直接设置在该另一元件或层上或者插置于其间。
尽管术语“第一”、“第二”等用于描述各种组件，但是这些组件不受这些术语的限制。这些术语仅用于将一个组件与其它组件区分开。因此，下面要提到的第一组件可以是本公开的技术构思中的第二组件。
在整个说明书中，相似的附图标记通常表示相似的元件。
为了便于描述，例示了图中所示的每个组件的尺寸和厚度，而本公开不限于所示的组件的尺寸和厚度。
本公开的各种实施方式的特征可以部分地或全部地彼此粘附或彼此组合，并且可以在技术上以各种方式互锁和操作，并且实施方式可以彼此独立或彼此关联地施行。
在下文中，将参照附图详细描述本公开。
图1是根据本公开的示例性实施方式的显示装置的示意性配置图。在图1中，为了便于解释，仅例示了显示装置100的各种组件当中的显示面板PN、选通驱动器GD、数据驱动器DD和定时控制器TC。
参照图1，显示装置100包括包含多个子像素SP的显示面板PN以及用于向显示面板PN供应各种信号的选通驱动器GD和数据驱动器DD，以及用于控制选通驱动器GD和数据驱动器DD的定时控制器TC。
选通驱动器GD根据从定时控制器TC提供的多个选通控制信号GCS向多条扫描线SL供应多个扫描信号。尽管在图1中例示了选通驱动器GD设置为与显示面板PN的一侧间隔开，但是可以以面板内选通(GIP)的方式设置选通驱动器GD，并且选通驱动器GD的数量和布置不限于此。
数据驱动器DD根据从定时控制器TC提供的多个数据控制信号DCS，使用参考伽马电压将从定时控制器TC输入的图像数据RGB转换为数据信号。此外，数据驱动器DD可以将转换后的数据信号供应给多条数据线DL。
定时控制器TC将从外部输入的图像数据RGB对齐并将其供应给数据驱动器DD。定时控制器TC可以使用从外部输入的同步信号SYNC(例如，点时钟信号、数据使能信号和水平/垂直同步信号)来产生选通控制信号GCS和数据控制信号DCS。此外，定时控制器TC可以分别向选通驱动器GD和数据驱动器DD供应所产生的选通控制信号GCS和数据控制信号DCS，以由此控制选通驱动器GD和数据驱动器DD。
显示面板PN是向用户显示图像的组件并且包括多个子像素SP。多条扫描线SL和多条数据线DL在显示面板PN中彼此交叉，并且多个子像素SP中的每一个连接到扫描线SL和数据线DL。
多个子像素SP是发光的个体单元，并且多个子像素SP中的每一个包括发光元件180(如图2所示)和用于驱动发光元件的像素电路。多个子像素SP可以包括红色子像素、绿色子像素、蓝色子像素和白色子像素，但不限于此。
多个发光元件可以根据显示面板PN的类型而不同地定义。例如，当显示面板PN是有机发光显示面板时，发光元件是包括阳极、有机层和阴极的有机发光元件。除此之外，包括量子点(QD)的量子点发光二极管(QLED)也可以用作发光元件。在下文中，假设发光元件是有机发光元件来进行描述，但是发光元件的类型不限于此。
像素电路是用于控制发光元件的驱动的电路。像素电路可以包括多个晶体管和电容器。例如，像素电路可以包括但不限于驱动晶体管、开关晶体管、感测晶体管、存储电容器等。
在下文中，将参照图2更详细地描述根据本公开的示例性实施方式的显示装置100的子像素SP。
图2是沿着图1的线II-II’截取的截面图。
参照图2，显示装置100包括基板110、蚀刻停止件121、钝化层122、第一晶体管130、第二晶体管140、电容器电极151、辅助电极152、第三晶体管160、连接电极170和发光元件180。此外，显示装置100包括第一缓冲层111、第二缓冲层112、第一栅极绝缘层113、第一层间绝缘层114、第三缓冲层115、第二栅极绝缘层116、第二层间绝缘层117、第一平坦化层118a、第二平坦化层118b、堤部119和封装单元190。
此外，在根据本公开的示例性实施方式的显示装置100中，在同一基板110上形成至少两种类型的薄膜晶体管。这里，使用多晶硅材料作为有源层的低温多晶硅(LTPS)薄膜晶体管和使用金属氧化物作为有源层的氧化物半导体薄膜晶体管被用作至少两种类型的薄膜晶体管的示例。根据本公开的显示装置100可以通过将具有不同属性的LPTS薄膜晶体管和氧化物半导体薄膜晶体管设置在同一基板100上来提供最佳功能。
例如，第一晶体管130和第二晶体管140可以是LTPS薄膜晶体管。LTPS薄膜晶体管可以是使用低温多晶硅(LTPS)作为有源层的薄膜晶体管。由于多晶硅材料因为高迁移率(100cm2/Vs或更高)而具有低的能量消耗和优异的可靠性，所以它可以应用于复用器MUX和/或选通驱动器，以用于驱动显示元件的薄膜晶体管的驱动元件。此外，多晶硅材料优选地应用为显示装置100中的像素的驱动薄膜晶体管。
第三晶体管160可以是氧化物半导体薄膜晶体管。氧化物半导体薄膜晶体管可以是使用氧化物半导体材料作为有源层的薄膜晶体管。由于氧化物半导体材料具有比硅材料的带隙大的带隙，所以电子不会穿过截止状态下的带隙，因此截止电流较低。因此，氧化物半导体薄膜晶体管适用于具有短导通时间和长截止时间的开关薄膜晶体管。此外，由于截止电流较小，因此可以减小辅助电容器的尺寸，所以氧化物半导体薄膜晶体管适用于高分辨率显示装置。
基板110可以支撑显示装置100的各种组件。基板110可以由具有柔性的塑料材料或玻璃形成。当基板110由塑料材料形成时，它可以由例如聚酰亚胺(PI)形成。当基板110由聚酰亚胺形成时，在其中由玻璃形成的支撑基板设置在基板110下方的情况下进行显示装置的制造工艺。在完成制造工艺之后，可以释放支撑基板。此外，在支撑基板被释放之后，用于支撑基板110的背板可以设置在基板110下方。
第一缓冲层111可以设置在基板110上。第一缓冲层111可以被称为多缓冲层。第一缓冲层111可以减少湿气或杂质穿过基板110的渗透。此外，第一缓冲层111可以保护晶体管130、140和160免受从基板110泄漏的诸如碱离子之类的杂质的影响。此外，第一缓冲层111可以提高形成于其上的层与基板110之间的粘合性。第一缓冲层111可以由单层的硅氮化物(SiNx)或硅氧化物(SiOx)或其多层形成，但不限于此。
蚀刻停止件121可以设置在第一缓冲层111上。蚀刻停止件121可以选择性地仅在第一缓冲层111上的必要区域中形成。例如，蚀刻停止件121可以被设置为与第一晶体管130和第二晶体管140的源电极133和143以及漏电极134和144对应。
例如，蚀刻停止件121可以包括第一蚀刻停止件121a、第二蚀刻停止件121b、第三蚀刻停止件121c和第四蚀刻停止件121d。第一蚀刻停止件121a可以设置为与第一晶体管130的第一源电极133和第一有源层131的第一沟道区域131a交叠。第二蚀刻停止件121b可以设置为与第一晶体管130的第一漏电极134交叠。第三蚀刻停止件121c可以设置为与第二晶体管140的第二源电极143交叠。第四蚀刻停止件121d可以设置为与第二晶体管140的第二漏电极144交叠。
蚀刻停止件121可以被配置为停止在形成其中形成有源电极133和143以及漏电极134和144的接触孔中的蚀刻。例如，蚀刻停止件121可以用作屏障以使得接触孔不形成为直至第一缓冲层111。因此，可以防止对第一缓冲层111的损坏，并且可以减少湿气或杂质的渗透。此外，蚀刻停止件121可以与源电极133和143以及漏电极134和144间隔开。例如，蚀刻停止件121可以与源电极133和143以及漏电极134和144电绝缘。因此，可以通过蚀刻停止件121防止晶体管130和140中产生噪声。这将在后面进行描述。
蚀刻停止件121可以由氧化物半导体形成。例如，蚀刻停止件121可以包括铟镓锌氧化物(IGZO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、铟锡锌氧化物(ITZO)和铟锡镓锌氧化物(ITGZO)中的至少一种。
钝化层122可以设置在第一蚀刻停止件121a上。钝化层122可以由金属材料形成并且可以电连接到第一晶体管130的第一源电极133。例如，钝化层122可以由钼(Mo)形成，但不限于此。钝化层122可以选择性地仅在必要的区域中形成。例如，钝化层122可以设置为与作为驱动晶体管的第一晶体管130交叠。在这种情况下，第一晶体管130的第一有源层131可以包括LTPS，并且钝化层122可以设置为与第一有源层131的第一沟道区域131a交叠。因此，钝化层122可以阻挡基板110的表面上的电位的产生并且阻挡光从外部进入。
例如，当基板110由塑料材料形成时，单独的支撑基板被附接到基板110的下部以在制造工艺期间支撑基板110。在此情况下，牺牲层设置在基板110和支撑基板之间。当制造工艺完成时，基板110和支撑基板可以通过激光释放工艺分离。设置在基板110上的第一晶体管130的第一有源层131可能被激光释放工艺期间照射的激光损坏。
另外，使用红外光的传感器可以设置在显示装置100下方。因此，由于从传感器产生的光，可能发生第一有源层131的劣化。
此外，由于由基板110和牺牲层导致的电流降现象，第一晶体管130的阈值电压Vth可能会偏移。例如，可能通过从外部引入的光和激光而在牺牲层中发生负电荷陷阱(trap)。另外，正电荷可能在构成基板110的塑料材料(例如，聚酰亚胺(PI))中朝向牺牲层移动。因此，基板110的表面的电位可能增加。结果，第一晶体管130的阈值电压在正方向上偏移，并且流过第一晶体管130的电流可能会减小。阈值电压的偏移使显示装置100的可靠性劣化。
此外，当在执行激光释放工艺之后驱动显示装置100时，可以在基板110中产生热量。结果，在基板110中产生的带电粒子向上移动。带电粒子可以影响第一晶体管130的第一有源层131并且降低显示装置100的可靠性。
因此，钝化层122可以设置在第一晶体管130下方。在这种情况下，钝化层122可以与第一有源层131交叠，并且例如，钝化层122可以设置为与第一沟道区域131a交叠。钝化层122可以防止由于光的照射而导致的第一沟道区域131a的劣化。此外，钝化层122可以保护第一晶体管130免受在基板110中产生的带电粒子的影响，并且可以减小或最小化流过第一晶体管130的沟道的电荷的影响。因此，可以减小第一晶体管130的阈值电压偏移的现象以及电流降现象，并且可以提高显示装置100的可靠性。
由于钝化层122由金属材料形成，所以钝化层122和第一有源层131也变成形成电容的元件。在这种情况下，当钝化层122电浮置时，可以出现寄生电容的改变，并且第一晶体管130的阈值电压的偏移量可以变化。这可以导致诸如亮度变化之类的视觉缺陷。因此，通过电连接钝化层122和第一源电极133，可以恒定地维持寄生电容。例如，可以将与第一源电极133的电压相同的电压施加到钝化层122。然而，本公开不限于此，并且钝化层122也可以电连接到第一漏电极134。
此外，在附图中，例示了钝化层122仅设置在作为驱动晶体管的第一晶体管130下方。然而，本公开不限于此，并且钝化层122也可以设置在第二晶体管140下方。此外，当第二晶体管140被配置为驱动晶体管并且第一晶体管130被配置为开关晶体管时，钝化层122可以仅设置在作为驱动晶体管的第二晶体管140下方。
第二缓冲层112可以设置在第一缓冲层111、蚀刻停止件121和钝化层122上。第二缓冲层112可以被称为有源缓冲层。第二缓冲层112可以保护第一晶体管130和第二晶体管140的有源层131和141。第二缓冲层112可以阻挡从基板110引入的各种类型的缺陷。其中设置有源电极133和143以及漏电极134和144的接触孔可以形成在第二缓冲层112中。第二缓冲层112可以由单层的硅氮化物(SiNx)或硅氧化物(SiOx)或其多层形成，但不限于此。
第一晶体管130和第二晶体管140可以设置在第二缓冲层112上。第一晶体管130和第二晶体管140可以是LTPS薄膜晶体管。由于LTPS薄膜晶体管具有良好的响应特性，所以它可以用作像素电路中的驱动晶体管。例如，第一晶体管130和第二晶体管140中的一个可以是驱动晶体管。在下文中，将基于第一晶体管130是驱动晶体管而第二晶体管140是开关晶体管来进行描述。然而，本公开不限于此，并且可以配置为使得第一晶体管130可以是开关晶体管并且第二晶体管140可以是驱动晶体管。
第一晶体管130可以包括第一有源层131、第一栅电极132、第一源电极133和第一漏电极134。第二晶体管140可以包括第二有源层141、第二栅电极142、第二源电极143和第二漏电极144。另选地，根据像素电路的设计，源电极133和143可以被配置为漏电极，并且漏电极134和144可以被配置为源电极。
第一有源层131可以设置在第二缓冲层112上。第一有源层131包括在第一晶体管130被驱动时在其中形成沟道的第一沟道区域131a，以及在第一沟道区域131a的两侧上的第一源极区域131b和第一漏极区域131c。第一沟道区域131a可以与钝化层122交叠。此外，第一源极区域131b可以是第一有源层131的连接到第一源电极133的部分，并且第一漏极区域131c可以是第一有源层131的连接到第一漏电极134的部分。
第一有源层131可以包括低温多晶硅(LTPS)。在第二缓冲层112上沉积非晶硅(a-Si)材料并且执行脱氢工艺和结晶工艺以由此形成多晶硅之后，可以通过图案化多晶硅来形成第一有源层131。第一源极区域131b和第一漏极区域131c可以通过第一有源层131的离子掺杂(杂质掺杂)而形成。例如，第一源极区域131b和第一漏极区域131c可以是其中离子掺杂有多晶硅材料的部分，并且第一沟道区域131a可以是多晶硅材料没有离子掺杂并且作为多晶硅材料留下的部分。
第二有源层141可以设置在第二缓冲层112上。第二有源层141可以包括第二沟道区域141a、第二源极区域141b和第二漏极区域141c。第二有源层141可以以与第一有源层131相同或相似的方式形成。
第一栅极绝缘层113可以设置在第二缓冲层112和第一有源层131上。用于将源电极133和143以及漏电极134和144分别与源极区域131b和141b以及漏极区域131c和141c连接的接触孔可以形成在第一栅极绝缘层113中。第一栅极绝缘层113可以由单层的硅氮化物(SiNx)或硅氧化物(SiOx)或其多层形成，但不限于此。
第一栅电极132和第二栅电极142可以设置在第一栅极绝缘层113上。第一栅电极132可以设置为与第一沟道区域131a交叠。第二栅电极142可以设置为与第二沟道区域141a交叠。此外，由于第一沟道区域131a与第一栅电极132交叠，第一蚀刻停止件121a和钝化层122可以与第一栅电极132交叠。第一栅电极132和第二栅电极142可以形成为由钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)和钕(Nd)或其合金形成的单层或多层。
第一层间绝缘层114可以设置在第一栅极绝缘层113、第一栅电极132和第二栅电极142上。用于将源电极133和143以及漏电极134和144分别与源极区域131b和141b以及漏极区域131c和141c连接的接触孔可以形成在第一层间绝缘层114中。第一层间绝缘层114可以由单层的硅氮化物(SiNx)或硅氧化物(SiOx)或其多层形成，但不限于此。
电容器电极151可以设置在第一层间绝缘层114上。电容器电极151可以设置为与第一栅电极132交叠。电容器电极151可以与第一栅电极132一起形成存储电容器。电容器电极151可以形成为由钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)和钕(Nd)或其合金形成的单层或多层。
辅助电极152可以设置在第一层间绝缘层114上。辅助电极152可以由与电容器电极151相同的材料通过同一工艺形成。辅助电极152可以设置为与后面要描述的第三晶体管160的第三有源层161的第三沟道区域161a交叠。因此，辅助电极152可以是第三晶体管160的第二个栅电极。此外，辅助电极152可以用来屏蔽入射到第三晶体管160的第三沟道区域161a的外部光。因此，辅助电极152可以保护第三晶体管160同时提高第三晶体管160的特性。
第三缓冲层115可以设置在第一层间绝缘层114、电容器电极151和辅助电极152上。第三缓冲层115可以被称为氧化物缓冲层。第三缓冲层115可以是用于保护第三晶体管160的第三有源层161的缓冲层。此外，可以在第三缓冲层115中形成用于分别将第一晶体管130和第二晶体管140的源电极133和143和漏电极134和144与源极区域131b和141b以及漏极区域131c和141c连接的接触孔。第三缓冲层115可以由单层的硅氮化物(SiNx)或硅氧化物(SiOx)或其多层形成，但不限于此。
第三晶体管160可以设置在第三缓冲层115上。第三晶体管160可以是氧化物半导体薄膜晶体管。由于氧化物半导体薄膜晶体管具有良好的截止电流特性，所以它可以用作像素电路中的开关晶体管。
第三晶体管160可以包括第三有源层161、第三栅电极162、第三源电极163和第三漏电极164。在这种情况下，第三晶体管160的第三源电极163可以电连接到第一晶体管130的第一漏电极134。另选地，根据像素电路的设计，第三源电极163可以被配置为漏电极，而第三漏电极164可以被配置为源电极。
第三有源层161可以设置在第三缓冲层115上。第三有源层161可以包括当驱动第三晶体管160时在其中形成沟道的第三沟道区域161a、以及在第三沟道区域161a的两侧上的第三源极区域161b和第三漏极区域161c。第三沟道区域161a可以与辅助电极152交叠。此外，第三源极区域161b可以是第三有源层161的连接到第三源电极163的部分，并且第三漏极区域161c可以是第三有源层161的连接到第三漏电极164的部分。
第三有源层161可以包括氧化物半导体。例如，第三有源层161由金属氧化物形成，并且具体地，可以包括诸如铟镓锌氧化物(IGZO)、铟锌氧化物(IZO)、铟镓锡氧化物(IGTO)或铟镓氧化物(IGO)之类的金属氧化物。可以通过在第三缓冲层115上沉积金属氧化物、执行用于稳定的热处理工艺、然后图案化金属氧化物来形成第三有源层161。第三源极区域161b和第三漏极区域161c可以通过使第三有源层161导电化来形成。例如，第三源极区域161b和第三漏极区域161c可以是金属氧化物导电的部分，并且第三沟道区域161a可以是金属氧化物不导电的部分。随着导电的第三源极区域161b和第三漏极区域161c的电阻降低，可以提高第三晶体管160的元件性能。因此，可以提高显示装置100的可靠性。
第二栅极绝缘层116可以设置在第三有源层161上。第二栅极绝缘层116可以设置为与第三有源层161的第三沟道区域161a交叠。例如，第二栅极绝缘层116可以仅设置在与第三沟道区域161a相对应的区域中，但不限于此。第二栅极绝缘层116可以由单层的硅氮化物(SiNx)或硅氧化物(SiOx)或其多层形成，但不限于此。
第三栅电极162可以设置在第二栅极绝缘层116上。第三栅电极162可以设置为与第三沟道区域161a交叠。第三栅电极162可以形成为由钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)和钕(Nd)或其合金形成的单层或多层。
第二层间绝缘层117可以设置在第三缓冲层115、第三有源层161、第二栅极绝缘层116和第三栅电极162上。用于将源电极133、143、163和漏电极134、144和164分别与源极区域131b、141b和161b以及漏极区域131c、141c和161c连接的接触孔可以形成在第二层间绝缘层117中。第二层间绝缘层117可以由单层的硅氮化物(SiNx)或硅氧化物(SiOx)或其多层形成，但不限于此。
源电极133、143和163以及漏电极134、144和164可以设置在第二层间绝缘层117上。源电极133、143、163以及漏电极134、144和164可以由相同的材料通过同一工艺形成。源电极133、143、163以及漏电极134、144和164可以形成为由钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)及钕(Nd)或其合金形成的单层或多层。
例如，第一晶体管130的第一源电极133和第一漏电极134可以通过形成在第一栅极绝缘层113、第一层间绝缘层114、第三缓冲层115和第二层间绝缘层117中的接触孔连接到第一有源层131。例如，第一源电极133可以通过接触孔连接到第一有源层131的第一源极区域131b。此外，第一漏电极134可以通过接触孔连接到第一有源层131的第一漏极区域131c。
第一源电极133和第一漏电极134可以设置为延伸到第一有源层131下方的第二缓冲层112。例如，形成在第一栅极绝缘层113、第一层间绝缘层114、第三缓冲层115和第二层间绝缘层117中的接触孔可以形成为延伸到第一有源层131和第二缓冲层112。第一源电极133可以通过第二缓冲层112的接触孔与钝化层122电连接。第一漏电极134可以延伸以通过第二缓冲层112的接触孔和后面要描述的第二蚀刻停止件121b的孔接触第一缓冲层111。此外，虽然在附图中例示了第一源电极133的接触孔仅形成为直至钝化层122的上表面，但本公开不限于此，并且接触孔也可以形成在钝化层122中。
第二晶体管140的第二源电极143和第二漏电极144可以通过形成在第一栅极绝缘层113、第一层间绝缘层114、第三缓冲层115和第二层间绝缘层117中的接触孔连接到第二有源层141。例如，第二源电极143可以通过接触孔连接到第二有源层141的第二源极区域141b。此外，第二漏电极144可以通过接触孔连接到第二有源层141的第二漏极区域141c。
第二源电极143和第二漏电极144可以设置为延伸到第二有源层141下方的第二缓冲层112。例如，形成在第一栅极绝缘层113、第一层间绝缘层114、第三缓冲层115和第二层间绝缘层117中的接触孔可以形成为延伸到第二有源层141和第二缓冲层112。第二源电极143和第二漏电极144可以延伸以通过第二缓冲层112的接触孔以及第三蚀刻停止件121c和第四蚀刻停止件121d的孔接触第一缓冲层111。
第三晶体管160的第三源电极163和第三漏电极164可以通过形成在第二层间绝缘层117中的接触孔连接到第三有源层161。例如，第三源电极163可以通过接触孔连接到第三有源层161的第三源极区域161b。此外，第三漏电极164可以通过接触孔连接到第三有源层161的第三漏极区域161c。这里，接触孔可以意味着第二层间绝缘层117中的其中设置有第三源电极163和第三漏电极164的孔。
形成在第一栅极绝缘层113、第一层间绝缘层114、第三缓冲层115和第二层间绝缘层117中的接触孔可以形成为延伸到第二缓冲层112。例如，第一晶体管130的第一源电极133和第一漏电极134可以延伸到设置在第一有源层131下方的第二缓冲层112。此外，第二晶体管140的第二源电极143和第二漏电极144可以延伸到设置在第二有源层141下方的第二缓冲层112。在这种情况下，源电极133和143以及漏电极134和144可以与设置在第二缓冲层112的下部中的蚀刻停止件121交叠。在形成接触孔中，可以通过蚀刻停止件121停止蚀刻。因此，可以防止蚀刻停止件121下方的第一缓冲层111被蚀刻，并且可以提高显示装置100的可靠性。
在驱动晶体管下方，可以设置用于保护驱动晶体管的钝化层。在此情况下，钝化层可以电连接到驱动晶体管的源电极或漏电极以维持恒定的寄生电容。此外，在形成源电极和漏电极的接触孔时，接触孔可以形成为直至钝化层的上部，以便减少或最小化掩模的数量。例如，用于使源电极和漏电极与有源层接触的接触孔以及用于使源电极或漏电极与钝化层的接触孔可以通过单个蚀刻工艺形成。此外，为了简化工艺，可以在所有晶体管中同时执行接触孔蚀刻工艺。因此，在不设置钝化层的晶体管中，可以进行蚀刻直至与基板相邻的多缓冲层或基板。此外，即使钝化层被设置，过蚀刻也可能会进行直至钝化层和其下方的多缓冲层或基板。当多缓冲层和基板被蚀刻损坏时，湿气可以从外部渗透到其中并在显示装置中引起缺陷。
因此，在根据本公开的示例性实施方式的显示装置100中，蚀刻停止件121可以设置在与源电极133和143以及漏电极134和144对应的区域中。蚀刻停止件121可以设置在第一缓冲层111上以与源电极133和143以及漏电极134和144交叠。在这种情况下，蚀刻停止件121可以包括氧化物半导体。例如，蚀刻停止件121可以由具有与其上方的第二缓冲层112、第一栅极绝缘层113、第一层间绝缘层114、第三缓冲层115和第二层间绝缘层117的蚀刻选择性不同的蚀刻选择性的材料形成。因此，在形成接触孔时，仅执行蚀刻直至暴露蚀刻停止件121，并且不对蚀刻停止件121的下部执行蚀刻。因此，可以防止对第一缓冲层111和基板110的损坏，并且可以防止湿气和杂质从外部渗透。
此外，尽管图2示出了钝化层122直接设置在第一蚀刻停止件121a上，但本公开的实施方式不限于此。例如，另一缓冲层或绝缘层可以插置于钝化层122和蚀刻停止件121之间。在此情况下，第一蚀刻停止件121a可以设置为仅与第一源极区域131b交叠，并且可以不与第一沟道区域131a交叠，这与第二蚀刻停止件121b类似。
此外，在第三晶体管160的情况下，第三有源层161可以由氧化物半导体形成。例如，在形成接触孔时，第三有源层161可以用作蚀刻停止件。因此，可以不在第三晶体管160下方设置单独的蚀刻停止件。
可以在接触孔形成工艺和形成源电极133、143、163以及漏电极134、144和164的工艺之间执行缓冲氧化物蚀刻(BOE)处理。可以通过BOE处理在蚀刻停止件121中形成孔，并且蚀刻停止件121可以通过孔与源电极133和143以及漏电极134和144间隔开。这将在后面参照图3进行描述。
第一平坦化层118a可以设置在第二层间绝缘层117，源电极133、143和163以及漏电极134、144和164上。第一平坦化层118a可以包括用于暴露第一漏电极134或第三源电极163的接触孔。第一平坦化层118a可以是用于平坦化和保护晶体管130、140和160的上部的有机材料层。例如，第一平坦化层118a可以由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等的有机材料形成，但不限于此。
连接电极170可以设置在第一平坦化层118a上。连接电极170可以用来电连接发光元件180与第一晶体管130或第三晶体管160。例如，连接电极170可以通过第一平坦化层118a的接触孔连接第一电极181与第一漏电极134或第三源电极163。连接电极170可以形成为由钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)和钕(Nd)或其合金形成的单层或多层。
第二平坦化层118b可以设置在第一平坦化层118a和连接电极170上。第二平坦化层118b可以包括用于暴露连接电极170的接触孔。第二平坦化层118b可以由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂之类的有机材料形成，但不限于此。
发光元件180可以设置在第二平坦化层118b上。发光元件180可以包括第一电极181、发光层182和第二电极183。这里，第一电极181可以是阳极电极，并且第二电极183可以是阴极电极。
此外，显示装置100可以以顶部发光方法或底部发光方法实现。在顶部发光方法的情况下，用于将从发光层182发出的光朝向第二电极183反射的反射层可以设置在第一电极181下方。例如，反射层可以包括具有优异反射性的材料，诸如铝(Al)或银(Ag)，但不限于此。另一方面，在底部发光方法的情况下，第一电极181可以仅由透明导电材料形成。在下文中，假设根据本公开的示例性实施方式的显示装置100处于顶部发光方法来进行描述。
第一电极181可以设置在第二平坦化层118b上。第一电极181可以通过形成在第二平坦化层118b中的接触孔与连接电极170电连接。此外，第一电极181可以通过连接电极170连接到第一晶体管130的第一漏电极134和第三晶体管160的第三源电极163。
第一电极181可以形成为包括透明导电层和具有高反射效率的不透明导电层的多层结构。透明导电层可以由诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)之类的具有相对大的功函数值的材料形成。不透明导电层可以具有包括Al、Ag、Cu、Pb、Mo、Ti或其合金的单层或多层结构。然而，第一电极181的材料不限于此。
堤部119可以设置在第二平坦化层118b和第一电极181上。堤部119可以形成在第二平坦化层118b上以覆盖第一电极181的边缘。堤部119可以限定显示装置100的发光区域且因此可以被称作像素限定层。堤部119可以是有机绝缘材料。例如，堤部119可以由基于聚酰亚胺、丙烯酸或苯并环丁烯(BCB)的树脂形成，但不限于此。
发光层182可以设置在第一电极181和堤部119上。发光层182可以是用于发出特定颜色的光的有机层。例如，发光层182可以是红色发光层、绿色发光层、蓝色发光层和白色发光层中的一个。当发光层182由白光发光层形成时，可以在发光元件180上进一步设置滤色器。发光层182还可以包括诸如空穴传输层、空穴注入层、空穴阻挡层、电子注入层、电子阻挡层、电子传输层等的各种层。
第二电极183可以设置在发光层182上。由于第二电极183将电子供应到发光层182，所以它可以由具有低功函数的导电材料形成。第二电极183可以由例如透明导电材料(诸如铟锡氧化物(ITO)或铟锌氧化物(IZO))、金属合金(诸如MgAg或镱(Yb)合金)等形成，并且还可以包括金属掺杂层，但本公开不限于此。
封装单元190可以设置在发光元件180上。封装单元190保护发光元件180免受从显示装置100的外部渗透的湿气的影响。封装单元190可以包括第一封装层191、异物覆盖层192和第二封装层193。
第一封装层191可以设置在第二电极183上并且抑制湿气或氧气的渗透。第一封装层191可以由诸如硅氮化物(SiNx)、硅氮氧化物(SiNxOy)或铝氧化物(AlyOz)之类的无机材料形成，但不限于此。
异物覆盖层192可以设置在第一封装层191上并使其表面平坦化。此外，异物覆盖层192可以覆盖可能在制造工艺期间产生的异物或颗粒。异物覆盖层192可以由有机材料(例如，硅氧碳化物(SiOxCZ)、丙烯酸或环氧基树脂)形成，但不限于此。
第二封装层193可以设置在异物覆盖层192上，并且可以与第一封装层191一起抑制湿气或氧气的渗透。在这种情况下，第二封装层193和第一封装层191可以形成为封装异物覆盖层192。因此，可以通过第二封装层193更有效地减少渗透到发光元件180中的湿气或氧气。第二封装层193可以由诸如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiNxOy)或铝氧化物(AlyOz)之类的无机材料形成，但不限于此。
图3是图2的区域A的放大图。
参照图3，第二蚀刻停止件121b可以包括孔EH。可以通过在缓冲氧化物蚀刻(BOE)处理期间在接触孔CH下方蚀刻第二蚀刻停止件121b的一部分来形成孔EH。第二蚀刻停止件121b可以通过孔EH与第一漏电极134间隔开。因此，第二蚀刻停止件121b可以与第一漏电极134绝缘。因此，可以防止在第一晶体管130中产生噪声。此外，尽管在图3中仅例示了第二蚀刻停止件121b的放大图，但是该结构同样可以应用于第三蚀刻停止件121c和第四蚀刻停止件121d。
这里，孔EH可以表示形成在蚀刻停止件121b、121c和121d中的孔。此外，接触孔CH可以表示第二缓冲层112、有源层131和141、第一栅极绝缘层113、第一层间绝缘层114、第三缓冲层115和第二层间绝缘层117中的通过其设置源电极133和143以及漏电极134和144的孔。
通常，可以在形成接触孔之后在包括由LTPS形成的有源层的晶体管上执行BOE处理。在这种情况下，BOE处理可以是用于去除氧化物层的蚀刻工艺。例如，在蚀刻LTPS有源层时，可能在LTPS有源层和接触孔之间的界面上形成氧化物层。这样的氧化物膜可以增加有源层与源电极与漏电极之间的电阻。因此，可以通过在接触孔形成工艺与源电极和漏电极形成工艺之间执行BOE处理来去除氧化物层。
用于形成接触孔CH的蚀刻可以在蚀刻停止件121的上部停止。例如，蚀刻第二缓冲层112以形成接触孔CH，并且可以执行该蚀刻直至暴露蚀刻停止件121。由于第一晶体管130和第二晶体管140的有源层131和141由LTPS形成，所以可以在形成接触孔CH之后执行BOE处理。在这种情况下，由于蚀刻停止件121由氧化物半导体形成，所以它们可以在BOE处理期间与有源层131和141的形成在接触孔CH中的氧化物层一起被蚀刻。例如，可以蚀刻由接触孔CH暴露的蚀刻停止件121以形成孔EH。蚀刻停止件121可以被蚀刻直至从接触孔CH延伸的区域和其外围区域。因此，空穴EH可以形成为从对应于接触孔CH的区域延伸到作为其外围区域的第二缓冲层112的下部。此外，孔EH可以形成为暴露第一缓冲层111。
此外，尽管已经基于为了蚀刻接触孔的氧化物层和蚀刻停止件121而执行BOE处理来描述本公开，但是本公开不限于此。例如，可以根据蚀刻停止件121的材料来执行使用基于硝酸的或基于OZA的蚀刻剂的蚀刻。
在形成接触孔CH和BOE处理之后，形成源电极133、143、163以及漏电极134、144和164。由于接触孔CH与孔EH连通，所以第一晶体管130的第一漏电极134以及第二晶体管140的第二源电极143和第二漏电极144也可以形成在孔EH中。此外，第一漏电极134、第二源电极143和第二漏电极144可以被设置为接触第一缓冲层111的上表面。在这种情况下，可以通过溅射来沉积源电极133、143和163以及漏电极134、144和164。因此，第一漏电极134、第二源电极143和第二漏电极144可以仅在孔EH内的与接触孔CH相对应的区域中形成。例如，第一漏电极134、第二源电极143和第二漏电极144不形成在空穴EH内的由第二缓冲层112覆盖的部分中。因此，第一晶体管130和第二晶体管140的源电极133和143以及漏电极134和144可以与蚀刻停止件121间隔开。
此外，尽管在图2中例示了孔EH未形成在第一蚀刻停止件121a中，但是本公开不限于此。例如，当其中形成有第一源电极133的接触孔CH延伸到钝化层122时，也可以在钝化层122处的接触孔下方形成孔EH。
第一漏电极134、第二源电极143和第二漏电极144可以通过孔EH与蚀刻停止件121b、121c和121d绝缘。因此，可以减少第一晶体管130和第二晶体管140的噪声产生。例如，作为驱动晶体管的第一晶体管130通过第一漏电极134连接到发光元件180。因此，可以防止发光元件180由于不必要的噪声而被接通。因此，可以提高显示装置100的操作可靠性。
图4是根据本公开的另一示例性实施方式的显示装置的截面图。与图2的显示装置100相比，除了第一蚀刻停止件421a之外，图4的显示装置400具有基本相同的配置，因此，将省略其冗余描述。
参照图4，第一蚀刻停止件421a可以被设置为与第一有源层131交叠。例如，第一蚀刻停止件421a可以与第一源电极133和第一漏电极134交叠。在这种情况下，第一蚀刻停止件421a可以与第一漏电极134间隔开。
第一蚀刻停止件421a可以由氧化物半导体形成。例如，第一蚀刻停止件421a可以包括铟镓锌氧化物(IGZO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、铟锡锌氧化物(ITZO)和铟锡镓锌氧化物(ITGZO)中的至少一种。
第一蚀刻停止件421a可以被配置为停止在形成用于第一漏电极134与第一有源层131之间的接触的接触孔时的蚀刻。例如，不对第一蚀刻停止件421a下方的第一缓冲层111执行蚀刻。因此，通过第一蚀刻停止件421a，可以防止对第一缓冲层111的损坏，并且可以减少湿气或杂质的渗透。此外，第一蚀刻停止件421a可以包括孔，并且第一漏电极134可以在孔中与第一蚀刻停止件421a间隔开。因此，可以防止不必要的噪声的产生。因此，可以防止由于噪声导致的第一晶体管130或发光元件180的错误操作并且提高显示装置400的操作可靠性。
本公开的示例性实施方式也可以描述如下：
根据本公开的一方面，一种显示装置包括：基板，其包括多个子像素；在基板上的第一缓冲层；在第一缓冲层上的蚀刻停止件；覆盖第一缓冲层的第二缓冲层；以及在第二缓冲层上的第一晶体管，第一晶体管包括与蚀刻停止件交叠的源电极和漏电极。蚀刻停止件包括其中设置源电极和漏电极中的至少一个的孔。蚀刻停止件与源电极和漏电极中的至少一个间隔开。
源电极和漏电极中的至少一个可以设置为在蚀刻停止件的孔中与蚀刻停止件间隔开。
第一缓冲层可以通过蚀刻停止件的孔暴露。源电极和漏电极中的至少一个可以在孔中接触第一缓冲层。
蚀刻停止件可以包括与源电极交叠的第一蚀刻停止件和与漏电极交叠的第二蚀刻停止件。第一蚀刻停止件和第二蚀刻停止件可以彼此间隔开。
第一晶体管还可以包括连接到源电极和漏电极的有源层。第一蚀刻停止件或第二蚀刻停止件可以与有源层的沟道区域交叠。
第一晶体管还可以包括连接到源电极和漏电极的有源层。蚀刻停止件可以与有源层的沟道区域交叠。
显示装置还可以包括：设置在蚀刻停止件上方的钝化层。第一晶体管还可以包括连接到源电极和漏电极的有源层。钝化层可以与有源层的沟道区域交叠。
源电极和漏电极中的至少一个可以电连接到钝化层。
蚀刻停止件可以包括氧化物半导体。
第一晶体管的有源层可以包括低温多晶硅(LTPS)。
显示装置还可以包括：设置在基板上的第二晶体管。第二晶体管的有源层可以包括氧化物半导体。
根据本公开的另一方面，一种显示装置包括：基板，其包括多个子像素；多缓冲层，其在基板上；蚀刻停止件，其在多缓冲层上并且被配置为减少多缓冲层的蚀刻；有源缓冲层，其覆盖多缓冲层；以及低温多晶硅(LTPS)薄膜晶体管，其在有源缓冲层上，并且包括有源层、源电极和漏电极，源电极和漏电极连接到有源层。源电极和漏电极设置为与蚀刻停止交叠。源电极和漏电极中的至少一个设置为接触多缓冲层的上表面并且与蚀刻停止件间隔开。
蚀刻停止件可以包括暴露多缓冲层的孔。源电极和漏电极中的至少一个可以设置在孔中。
显示装置还可以包括：位于蚀刻停止件上方的钝化层。钝化层可以与有源层的沟道区域交叠。
钝化层可以电连接到源电极和漏电极中的一个。
蚀刻停止件可以与有源层的沟道区域交叠。
蚀刻停止件可以包括与源电极交叠的第一蚀刻停止件和与漏电极交叠的第二蚀刻停止件。第一蚀刻停止件和第二蚀刻停止件可以彼此间隔开。
第一蚀刻停止件或第二蚀刻停止件可以与有源层的沟道区域交叠。
蚀刻停止件可以包括氧化物半导体。
显示装置还可以包括：在基板上的氧化物半导体薄膜晶体管。
尽管已经参照附图详细描述了本公开的示例性实施方式，但是本公开不限于此并且可以在不脱离本公开的技术构思的情况下以许多不同的形式实施。因此，本公开的示例性实施方式仅出于例示性目的而提供，而不旨在限制本公开的技术构思。本公开的技术构思的范围不限于此。因此，应当理解，上述示例性实施方式在所有方面都是例示性的，并且不限制本公开。本公开的保护范围应当基于所附权利要求来解释，并且在其等同范围中的所有技术构思应当被解释为落入本公开的范围内。
相关申请的交叉引用
本申请要求于2020年12月31日在韩国提交的韩国专利申请No.10-2020-0188972的权益和优先权，其全部内容在此通过引用明确地并入本申请中。

Claims (36)

1.一种显示装置，所述显示装置包括：
基板，所述基板包括多个子像素；
第一缓冲层，所述第一缓冲层在所述基板上；
蚀刻停止件，所述蚀刻停止件在所述第一缓冲层上；
第二缓冲层，所述第二缓冲层覆盖所述第一缓冲层；以及
第一晶体管，所述第一晶体管在所述第二缓冲层上，所述第一晶体管包括与所述蚀刻停止件交叠的源电极和漏电极，
其中，所述蚀刻停止件包括孔，所述源电极和所述漏电极中的至少一个设置在所述孔中，并且
其中，所述蚀刻停止件与所述源电极和所述漏电极中的至少一个间隔开。
2.根据权利要求1所述的显示装置，所述显示装置还包括：
发光元件，所述发光元件在所述第一晶体管上。
3.根据权利要求2所述的显示装置，其中，所述第一晶体管是用于驱动所述发光元件的驱动晶体管。
4.根据权利要求1所述的显示装置，其中，所述源电极和所述漏电极中的至少一个被设置为在所述蚀刻停止件的所述孔中与所述蚀刻停止件间隔开。
5.根据权利要求1所述的显示装置，其中，所述第一缓冲层通过所述蚀刻停止件的所述孔暴露，并且
其中，所述源电极或所述漏电极中的至少一个在所述孔中接触所述第一缓冲层。
6.根据权利要求1所述的显示装置，其中，所述蚀刻停止件包括与所述源电极交叠的第一蚀刻停止件和与所述漏电极交叠的第二蚀刻停止件，并且
其中，所述第一蚀刻停止件和所述第二蚀刻停止件彼此间隔开。
7.根据权利要求6所述的显示装置，其中，所述第一晶体管还包括连接到所述源电极和所述漏电极的有源层，并且
其中，所述第一蚀刻停止件或所述第二蚀刻停止件与所述有源层的沟道区域交叠。
8.根据权利要求1所述的显示装置，其中，所述第一晶体管还包括连接到所述源电极和所述漏电极的有源层，并且
其中，所述蚀刻停止件与所述有源层的沟道区域交叠。
9.根据权利要求1所述的显示装置，所述显示装置还包括：钝化层，所述钝化层设置在所述蚀刻停止件上方，
其中，所述第一晶体管还包括连接到所述源电极和所述漏电极的有源层，并且
其中，所述钝化层与所述有源层的沟道区域交叠。
10.根据权利要求9所述的显示装置，其中，所述源电极或所述漏电极中的至少一个电连接到所述钝化层。
11.根据权利要求9所述的显示装置，其中，所述源电极或所述漏电极中的一个电连接到所述钝化层，并且所述源电极或所述漏电极中的另一个设置在所述孔中。
12.根据权利要求11所述的显示装置，其中，所述源电极或所述漏电极中的所述一个穿过所述钝化层以接触所述第一缓冲层。
13.根据权利要求9所述的显示装置，其中，所述钝化层包括金属材料。
14.根据权利要求9所述的显示装置，其中，所述钝化层被设置为与所述蚀刻停止件交叠。
15.根据权利要求1所述的显示装置，其中，所述蚀刻停止件包括氧化物半导体。
16.根据权利要求1所述的显示装置，其中，所述蚀刻停止件包括具有与所述第二缓冲层的蚀刻选择性不同的蚀刻选择性的材料。
17.根据权利要求1所述的显示装置，其中，所述第一晶体管的有源层包括低温多晶硅LTPS。
18.根据权利要求1所述的显示装置，所述显示装置还包括：第二晶体管，所述第二晶体管设置在所述基板上，
其中，所述第二晶体管的有源层包括氧化物半导体。
19.根据权利要求18所述的显示装置，其中，所述第二晶体管被设置在所述第一晶体管上方。
20.一种显示装置，所述显示装置包括：
基板，所述基板包括多个子像素；
多缓冲层，所述多缓冲层在所述基板上；
蚀刻停止件，所述蚀刻停止件在所述多缓冲层上，所述蚀刻停止件被配置为减少所述多缓冲层的蚀刻；
有源缓冲层，所述有源缓冲层覆盖所述多缓冲层；以及
低温多晶硅LTPS薄膜晶体管，所述LTPS薄膜晶体管在所述有源缓冲层上，所述LTPS薄膜晶体管包括有源层、源电极和漏电极，所述源电极和所述漏电极连接到所述有源层，
其中，所述源电极和所述漏电极被设置为与所述蚀刻停止件交叠，并且
其中，所述源电极或所述漏电极中的至少一个被设置为接触所述多缓冲层的上表面并且与所述蚀刻停止件间隔开。
21.根据权利要求20所述的显示装置，所述显示装置还包括：
发光元件，所述发光元件在所述LTPS薄膜晶体管上。
22.根据权利要求21所述的显示装置，其中，所述LTPS薄膜晶体管是用于驱动所述发光元件的驱动薄膜晶体管。
23.根据权利要求20所述的显示装置，其中，所述蚀刻停止件包括暴露所述多缓冲层的孔，并且
其中，所述源电极或所述漏电极中的至少一个被设置在所述孔中。
24.根据权利要求20所述的显示装置，所述显示装置还包括：钝化层，所述钝化层在所述蚀刻停止件上方，
其中，所述钝化层与所述有源层的沟道区域交叠。
25.根据权利要求24所述的显示装置，其中，所述钝化层电连接到所述源电极和所述漏电极中的一个。
26.根据权利要求24所述的显示装置，其中，所述源电极或所述漏电极中的一个电连接到所述钝化层，并且所述源电极或所述漏电极中的另一个设置在孔中。
27.根据权利要求26所述的显示装置，其中，所述源电极或所述漏电极中的所述一个穿过所述钝化层以接触所述多缓冲层。
28.根据权利要求24所述的显示装置，其中，所述钝化层包括金属材料。
29.根据权利要求24所述的显示装置，其中，所述钝化层被设置为与所述蚀刻停止件交叠。
30.根据权利要求20所述的显示装置，其中，所述蚀刻停止件与所述有源层的沟道区域交叠。
31.根据权利要求20所述的显示装置，其中，所述蚀刻停止件包括与所述源电极交叠的第一蚀刻停止件和与所述漏电极交叠的第二蚀刻停止件，并且
其中，所述第一蚀刻停止件和所述第二蚀刻停止件彼此间隔开。
32.根据权利要求31所述的显示装置，其中，所述第一蚀刻停止件或所述第二蚀刻停止件与所述有源层的沟道区域交叠。
33.根据权利要求20所述的显示装置，其中，所述蚀刻停止件包括氧化物半导体。
34.根据权利要求20所述的显示装置，其中，所述蚀刻停止件包括具有与所述有源缓冲层的蚀刻选择性不同的蚀刻选择性的材料。
35.根据权利要求20所述的显示装置，所述显示装置还包括：氧化物半导体薄膜晶体管，所述氧化物半导体薄膜晶体管在所述基板上。
36.一种显示装置，所述显示装置包括：
基板，所述基板包括多个子像素；
第一缓冲层，所述第一缓冲层在所述基板上；
蚀刻停止件，所述蚀刻停止件在所述第一缓冲层上；
钝化层，所述钝化层设置在所述蚀刻停止件上方；
第二缓冲层，所述第二缓冲层覆盖所述第一缓冲层和所述钝化层；以及
第一晶体管，所述第一晶体管在所述第二缓冲层上，所述第一晶体管包括有源层、源电极和漏电极，所述源电极和所述漏电极连接到所述有源层，
其中，所述源电极和所述漏电极被设置为与所述蚀刻停止件交叠，
其中，所述钝化层与所述有源层的沟道区域交叠，并且
其中，所述源电极或所述漏电极中的一个电连接到所述钝化层。
CN202111588906.6A 2020-12-31 2021-12-23 显示装置 Pending CN114695470A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200188972A KR20220096489A (ko) 2020-12-31 2020-12-31 표시 장치
KR10-2020-0188972 2020-12-31

Publications (1)

Publication Number Publication Date
CN114695470A true CN114695470A (zh) 2022-07-01

Family

ID=78820243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111588906.6A Pending CN114695470A (zh) 2020-12-31 2021-12-23 显示装置

Country Status (5)

Country Link
US (1) US20220208911A1 (zh)
EP (1) EP4024457A1 (zh)
KR (1) KR20220096489A (zh)
CN (1) CN114695470A (zh)
TW (1) TWI813109B (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR102085099B1 (ko) * 2013-10-15 2020-03-05 삼성디스플레이 주식회사 박막 트랜지스터 기판, 표시 장치 및 표시 장치의 제조 방법
KR102254311B1 (ko) * 2013-12-05 2021-05-24 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
US20170287943A1 (en) * 2016-03-31 2017-10-05 Qualcomm Incorporated High aperture ratio display by introducing transparent storage capacitor and via hole
KR102651930B1 (ko) * 2016-07-29 2024-03-27 엘지디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
KR20180074260A (ko) * 2016-12-23 2018-07-03 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102459045B1 (ko) * 2017-11-30 2022-10-25 엘지디스플레이 주식회사 전계발광 표시장치
KR102635709B1 (ko) * 2018-11-08 2024-02-15 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2020188851A1 (ja) * 2019-03-15 2020-09-24 三菱電機株式会社 Ｌｅｄディスプレイ

Also Published As

Publication number Publication date
US20220208911A1 (en) 2022-06-30
KR20220096489A (ko) 2022-07-07
TWI813109B (zh) 2023-08-21
TW202228281A (zh) 2022-07-16
EP4024457A1 (en) 2022-07-06

Similar Documents

Publication Publication Date Title
CN106328689B (zh) 薄膜晶体管基板和包括该薄膜晶体管基板的显示装置
EP3503238B1 (en) Display device
EP2835831B1 (en) Organic light emitting diode display
EP2019432B1 (en) Organic light emitting display and method of manufacturing the same
CN109428000B (zh) 有机发光显示装置
US10074707B2 (en) Thin film transistor array for organic light-emitting display
KR102465381B1 (ko) 유기 발광 표시 장치
KR102268493B1 (ko) 유기발광다이오드 표시장치 및 이의 제조방법
US9893087B2 (en) Thin film transistor substrate, display apparatus including thin film transistor substrate, method of manufacturing thin film transistor substrate, and method of manufacturing display apparatus
US10665820B2 (en) Display device
US9728122B2 (en) Organic light emitting diode display
CN112133726A (zh) 电致发光显示装置
KR20180074260A (ko) 유기 발광 표시 장치
US20230284495A1 (en) Display Device
KR20210086247A (ko) 표시 장치
KR20140119256A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
EP4024457A1 (en) Display device
KR102413315B1 (ko) 유기 발광 표시 장치
US20220376009A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20220208920A1 (en) Display device
US20230284487A1 (en) Organic Light Emitting Diode Display Device and Manufacturing Method Thereof
KR20210083944A (ko) 유기 발광 표시 장치
KR20230034825A (ko) 표시 장치
KR20230066288A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination