CN114695254B - 一种集成电路制备方法 - Google Patents

一种集成电路制备方法 Download PDF

Info

Publication number
CN114695254B
CN114695254B CN202210608078.6A CN202210608078A CN114695254B CN 114695254 B CN114695254 B CN 114695254B CN 202210608078 A CN202210608078 A CN 202210608078A CN 114695254 B CN114695254 B CN 114695254B
Authority
CN
China
Prior art keywords
layer
circuit
dielectric layer
groove
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210608078.6A
Other languages
English (en)
Other versions
CN114695254A (zh
Inventor
赵迎宾
张跃芳
崔成强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ji Hua Laboratory
Original Assignee
Ji Hua Laboratory
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ji Hua Laboratory filed Critical Ji Hua Laboratory
Priority to CN202210608078.6A priority Critical patent/CN114695254B/zh
Publication of CN114695254A publication Critical patent/CN114695254A/zh
Application granted granted Critical
Publication of CN114695254B publication Critical patent/CN114695254B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本申请属于集成电路制造技术领域，公开了一种集成电路制备方法，包括步骤：A1.通过微纳结构压印技术在一载板上形成最下层的线路层；A2.循环执行至少一次以下步骤：A201.通过微纳结构压印技术在上一层线路层上设置具有导电结构的第二介电层，所述导电结构用于导通相邻的两层线路层；A202.通过微纳结构压印技术在所述第二介电层上设置下一层线路层；A3.在最上层的线路层上贴装芯片，并进行塑封；A4.拆除所述载板，并对最下层的线路层进行植球处理；从而能够提高集成电路的生产效率并降低生产成本。

Description

一种集成电路制备方法
技术领域
本发明属于集成电路制造技术领域，特别涉及一种集成电路制备方法。
背景技术
目前，集成电路中的超细线路一般是基于光学曝光技术进行制备的，存在光衍射现象造成的分辨率极限问题。而微纳结构压印技术通过接触式压印完成图形的转移，然后利用刻蚀传递工艺将结构转移到其他任何材料上，且具有超高分辨率、高效率、低成本、适合工业化生产的独特优势，若能够把微纳结构压印技术应用于集成电路中的超细线路的制备，则可提高集成电路的生产效率并降低生产成本。
发明内容
本申请的目的在于提供了一种集成电路制备方法，能够提高集成电路的生产效率并降低生产成本。
本申请提供一种集成电路制备方法，用于制备集成电路器件，包括步骤：
A1.通过微纳结构压印技术在一载板上形成最下层的线路层；
A2.循环执行至少一次以下步骤：
A201.通过微纳结构压印技术在上一层线路层上设置具有导电结构的第二介电层，所述导电结构用于导通相邻的两层线路层；
A202.通过微纳结构压印技术在所述第二介电层上设置下一层线路层；
A3.在最上层的线路层上贴装芯片，并进行塑封；
A4.拆除所述载板，并对最下层的线路层进行植球处理。
由于采用微纳结构压印技术制备各层线路层之间的第二介电层，与现有技术中基于光学曝光技术进行线路制备的方式相比，不存在光衍射现象造成的分辨率极限问题，可达到高的分辨率，且生产效率更高、生产成本更低。
优选地，步骤A1包括：
A101.在所述载板上设置第一介电层；
A102.在所述第一介电层上压印出线路凹槽；
A103.清除所述线路凹槽的第一底胶；所述第一底胶是被压缩并残留在所述线路凹槽底部的第一介电层材料；
A104.在所述线路凹槽中填充金属形成导电金属层；
A105.去除所述第一介电层，得到所述最下层的线路层。
其中，在第一介电层上压印出线路凹槽后，先对线路凹槽的第一底胶进行清除，可避免第一底胶回弹而导致填充在线路凹槽中的导电金属层上移而导致线路断裂，实际上，若不先清除第一底胶就进行导电金属层的填充，第一底胶会发生一定的回弹而体积膨胀，会把其上侧的导电金属层朝上顶起，容易导致线路断裂。此外，由于第一介电层在被压印出线路凹槽的时候，一般在线路凹槽附近的位置会发生局部变形，导致第一介电层上表面不平整，因此，在制备完导电金属层后去除第一介电层，在后续步骤中再次设置第二介电层以作为相邻的线路层之间的隔离层，可保证隔离层的上表面平整，避免下一层线路层发生变形。
优选地，步骤A101包括：
在所述载板的上表面设置临时键合胶；
在所述临时键合胶上设置所述第一介电层。
从而，可降低最下层的线路层与载板之间的粘接力，在后续进行载板的拆除时，更容易拆除载板，并避免在拆除载板时候损坏最下层的线路层。
优选地，步骤A102包括：
用具有微纳凸起结构的压印模具在所述第一介电层上压印出线路凹槽。
优选地，所述压印模具为微纳压印滚轮；所述线路层包括多个集成电路器件的线路层。
优选地，所述用具有微纳凸起结构的压印模具在所述第一介电层上压印出线路凹槽的步骤包括：
对所述压印模具进行加热。
优选地，所述用具有微纳凸起结构的压印模具在所述第一介电层上压印出线路凹槽的步骤包括：
利用超声波对所述压印模具进行振动处理。
优选地，步骤A103包括：
采用离子减薄方法或化学刻蚀方法对整个所述第一介电层进行减薄处理，直到所述线路凹槽的第一底胶被完全清除。
优选地，步骤A104包括：
采用等离子溅射方法在所述线路凹槽底部溅射金属层得到种子层；
在所述种子层上电镀一层加厚金属层，得到所述导电金属层。
优选地，步骤A201包括：
在上一层线路层覆盖一层第二介质层；
在所述第二介电层上压印出过孔槽；
清除所述过孔槽的第二底胶，得到贯穿所述第二介电层的过孔；所述第二底胶是被压缩并残留在所述过孔槽底部的第二介电层材料；
在所述过孔中填充用于导通相邻的两层线路层的金属填充物。
有益效果
本发明的集成电路制备方法，采用微纳结构压印技术制备各层线路层之间的第二介电层，与现有技术中基于光学曝光技术进行线路制备的方式相比，不存在光衍射现象造成的分辨率极限问题，可达到高的分辨率，且生产效率更高、生产成本更低。
本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例了解。本申请的目的和其他优点可通过在所写的说明书、以及附图中所特别指出的结构来实现和获得。
附图说明
图1为本申请实施例提供的集成电路制备方法的流程图。
图2为最下层的线路层的制备过程的流程图。
图3为示例性的制备第一介电层的示意图。
图4为示例性的制备线路凹槽的示意图。
图5为示例性的清除第一底胶的示意图。
图6为示例性的清除第一介电层的示意图。
图7为示例性的制备第二介电层的示意图。
图8为示例性的制备第二层线路层的示意图。
图9为示例性的贴装芯片并塑封的示意图。
图10为示例性的植球处理的示意图。
图11为示例性的微纳压印滚轮的结构示意图。
标号说明：10、载板；20、临时键合胶；30、第一介电层；31、第一底胶；40、种子层；41、加厚金属层；50、第二介电层；60、金属填充物；80、环氧塑封材料；90、芯片；100、焊锡球；110、滚轮本体；111、微纳凸起结构。
具体实施方式
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
如图1、图2所示，本发明一种集成电路制备方法，用于制备集成电路器件，包括步骤：
A1.通过微纳结构压印技术在一载板上形成最下层的线路层；
A2.循环执行至少一次以下步骤：
A201.通过微纳结构压印技术在上一层线路层上设置具有导电结构的第二介电层，导电结构用于导通相邻的两层线路层；
A202.通过微纳结构压印技术在第二介电层上设置下一层线路层；
A3.在最上层的线路层上贴装芯片，并进行塑封；
A4.拆除载板，并对最下层的线路层进行植球处理。
由于采用微纳结构压印技术制备各层线路层之间的第二介电层，与现有技术中基于光学曝光技术进行线路制备的方式相比，不存在光衍射现象造成的分辨率极限问题，可达到高的分辨率，且生产效率更高、生产成本更低。
在一些实施方式中，见图2，步骤A1包括：
A101.在载板上设置第一介电层；
A102.在第一介电层上压印出线路凹槽；
A103.清除线路凹槽的第一底胶；第一底胶是被压缩并残留在线路凹槽底部的第一介电层材料；
A104.在线路凹槽中填充金属形成导电金属层；
A105.去除第一介电层，得到最下层的线路层。
其中，在第一介电层上压印出线路凹槽后，先对线路凹槽的第一底胶进行清除，可避免第一底胶回弹而导致填充在线路凹槽中的导电金属层上移而导致线路断裂，实际上，若不先清除第一底胶就进行导电金属层的填充，第一底胶会发生一定的回弹而体积膨胀，会把其上侧的导电金属层朝上顶起，容易导致线路断裂。此外，由于第一介电层在被压印出线路凹槽的时候，一般在线路凹槽附近的位置会发生局部变形，导致第一介电层上表面不平整，因此，在制备完导电金属层后去除第一介电层，在后续步骤中再次设置第二介电层以作为相邻的线路层之间的隔离层，可保证隔离层的上表面平整，避免下一层线路层发生变形。进一步的，由于第一介电层是要清除的，可采用价格相对第二介电层便宜的材料，从而有利于控制生产成本。
其中，可直接在载板的上表面铺设第一介电层。但在一些优选实施方式中，步骤A101包括：
在载板的上表面设置临时键合胶；
在临时键合胶上设置第一介电层。
其中，临时键合胶与第二介电层和导电金属层之间的粘接力比载板与第二介电层和导电金属层之间的粘接力小，从而，可降低最下层的线路层与载板之间的粘接力，在后续进行载板的拆除时，更容易拆除载板，并避免在拆除载板时候损坏最下层的线路层。临时键合胶的具体类型可根据实际需要选取，此处不对其进行限定。
例如，图3所示的示例中，在载板10上表面铺设一层临时键合胶20，然后在临时键合胶20上表面铺设一层第一介电层30。
其中，步骤A102包括：
用具有微纳凸起结构的压印模具在第一介电层上压印出线路凹槽。
其中，微纳凸起结构是根据线路层的线路结构设置的。压印模具可以是具有平直底面的模具，该压印模具的底面上设置微纳凸起结构。
在一些优选实施方式中，压印模具为微纳压印滚轮；线路层包括多个集成电路器件的线路层。即，在一个面积比单个集成电路器件大的载板上进行集成电路器件的制备，其中，制备的各层线路层均包括多个集成电路器件的线路层，制备的各层第二介电层均包括多个集成电路器件的第二介电层，从而在步骤A4之后，还包括步骤：A5.对步骤A4得到的工件进行切割处理，得到多个集成电路器件。
由于压印模具为微纳压印滚轮，在进行线路凹槽压印时，只需要用压印滚轮连续地进行滚压，即可一次性地得到多个集成电路器件对应的线路凹槽，事实上，若采用具有平直底面且在面上设置微纳凸起结构的压印模具进行压印，如果要一次压印得到多个集成电路器件对应的线路凹槽，则压印模具比较大，制备成本高，如果把压印模具设置得较小，则每次压印只能得到少量集成电路器件对应的线路凹槽，压印效率较低，与之相比，采用微纳压印滚轮进行滚压，不但可提高压印效率，且模具体积较小，制备成本较低。
例如，图11为一种示例性的微纳压印滚轮，包括滚轮本体110和设置在滚轮本体110周面上的微纳凸起结构111。
在一些优选实施方式中，用具有微纳凸起结构的压印模具在第一介电层上压印出线路凹槽的步骤包括：
对压印模具进行加热。
例如，在压印模具内设置加热器，以加热压印模具。通过对压印模具进行加热，可对被压印材料的变形产生正向影响，进而提高压印速度，实现压印效率的提升。
在一些优选实施方式中，用具有微纳凸起结构的压印模具在第一介电层上压印出线路凹槽的步骤包括：
利用超声波对压印模具进行振动处理。
例如，可在压印模具上设置超声波发生器，从而使压印模具发生振动。通过对压印模具进行振动处理，可以加快被压印材料和压印模具之间的脱离速度，从而可进一步提高压印效率。
在一些实施方式中，步骤A103包括：
采用离子减薄方法或化学刻蚀方法对整个第一介电层进行减薄处理，直到线路凹槽的第一底胶被完全清除。
通过对整个第一介电层进行减薄处理，无需精确对准线路凹槽进行局部清除处理，简单方便。
例如，图4所示的示例中，压印出线路凹槽后，线路凹槽底部会残留有第一底胶31，步骤A103的目的是要求清除这些第一底胶31，清除后的情况如图5所示。
实际应用中，不限于采用离子减薄方法或化学刻蚀方法进行减薄处理。
在一些实施方式中，可直接在线路凹槽中一次性填充得到导电金属层。
在一些优选实施方式中，步骤A104包括：
采用等离子溅射方法在线路凹槽底部溅射金属层得到种子层；
在种子层上电镀一层加厚金属层，得到导电金属层。
即，导电金属层包括种子层和加厚金属层，其中种子层和加厚金属层可以为同种金属材料（例如均为铜，但不限于此），也可以为不同种金属材料。通过这种方式得到的导电金属层比较牢固，不易被破坏。
例如，图6所示的示例中，在清除第一介电层30后，导电金属层包括下层的种子层40和上层的加厚金属层41。
其中，步骤A2的循环次数根据集成电路器件的实际线路层数设置，例如，若集成电路器件的实际线路层数为两层，则步骤A2仅需要执行一次，若集成电路器件的实际线路层数为三层，则步骤A2需要循环两次，依次类推。
在本实施例中，步骤A201包括：
在上一层线路层覆盖一层第二介质层；
在第二介电层上压印出过孔槽；
清除过孔槽的第二底胶，得到贯穿第二介电层的过孔；第二底胶是被压缩并残留在过孔槽底部的第二介电层材料；
在过孔中填充用于导通相邻的两层线路层的金属填充物。
此处，若步骤A202制备的是第二层线路层，则该上一层线路层是指第一层电路层（即最下层的电路层），若步骤A202制备的是第三层线路层，则该上一层线路层是指第二层电路层，以此类推。
其中，在第二介电层上压印出过孔槽的具体过程可参考在第一介电层上压印出线路凹槽的过程；清除过孔槽的第二底胶的过程可参考清除线路凹槽的第一底胶的过程。
其中，可通过电镀方法在过孔中填充用于导通相邻的两层线路层的金属填充物。该金属填充物可以与线路层中的导电金属层为同种材料或不同种材料。
例如，图7所示的示例中，在过孔中填充好金属填充物60后，该金属填充物60的下端与上一层线路层的导电金属层中的加厚金属层41相连，上端与第二介电层50的上表面齐平；从而当制备完成下一层线路层时，该金属填充物60的上端与下一层线路层的导电金属层中的种子层40连接固定，如图8所示。
其中，步骤A202中，通过微纳结构压印技术在第二介电层上设置下一层线路层的具体过程与可参考通过微纳结构压印技术在载板上形成最下层的线路层的过程。具体地，步骤A202包括：
在第二介电层上设置第一介电层（具体过程参考步骤A101）；
在该第一介电层上压印出线路凹槽（具体过程参考步骤A102）；
清除该线路凹槽的第一底胶（具体过程参考步骤A103）；
在该线路凹槽中填充金属形成导电金属层（具体过程参考步骤A104）；
去除该第一介电层，得到下一层线路层（具体过程参考步骤A105）。
需要说明的是，若步骤A201制备的是第一层第二介电层，则此处的下一层线路层是指第二层电路层，若步骤A201制备的是第二层第二介电层，则此处的下一层线路层是指第三层电路层，以此类推。
在另一些实施方式中，步骤A1包括：
在载板上设置种子层（例如采用等离子溅射方法在载板上溅射金属层得到种子层）；
在该种子层上设置第一介电层（具体过程参考步骤A101）；
在该第一介电层上压印出线路凹槽（具体过程参考步骤A102）；
清除该线路凹槽的第一底胶（具体过程参考步骤A103）；
在该线路凹槽中填充金属形成加厚金属层（例如通过电镀方式在线路凹槽中电镀形成该加厚金属层）；
去除第一介电层（具体过程参考步骤A105）；
通过刻蚀处理，去除加厚金属层覆盖范围以外的种子层，得到最下层的线路层。
相应地，步骤A202包括：
在第二介电层上设置种子层（例如采用等离子溅射方法在载板上溅射金属层得到种子层）；
在该种子层上设置第一介电层（具体过程参考步骤A101）；
在该第一介电层上压印出线路凹槽（具体过程参考步骤A102）；
清除该线路凹槽的第一底胶（具体过程参考步骤A103）；
在该线路凹槽中填充金属形成加厚金属层（例如通过电镀方式在线路凹槽中电镀形成该加厚金属层）；
去除该第一介电层（具体过程参考步骤A105）；
通过刻蚀处理，去除加厚金属层覆盖范围以外的种子层，得到下一层线路层。
其中，在最上层的线路层上贴装芯片的工艺为现有技术，此处不对其进行详述。在进行塑封时，可使用环氧塑封材料进行塑封（但不限于此），塑封时用塑封材料把芯片和最上层的线路层一同塑封。
例如，图9所示的示例中，把芯片90贴装到最上层的线路层后（图9中的最上层的线路层为第二层线路层），用环氧塑封材料80进行塑封。
在本实施例中，步骤A4包括：
拆除载板（若设置有临时键合胶，则把临时键合胶一同清除）；
在最下层的线路层的底部涂覆绿油层；
在预设的植球位置对绿油层进行开窗，并在开窗位置进行植球（具体地，把焊锡球焊接到开窗位置处）。
例如，图10所示的示例中，开窗位置正对最下层的线路层的种子层，焊锡球100焊接在该种子层底部。
需要说明的是，载板可以但不限于此是覆铜板、玻璃基板或硅基板等。第一介电层和第二介电层可以是同种材料，也可以是不同种材料；例如，在一些实施方式中，第一介电层和第二介电层均为ABF材料层，但不限于此。
在本说明书的描述中，参考术语“一个实施方式”、“某些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合所述实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
以上所述的仅是本发明的一些实施方式。对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (3)

1.一种集成电路制备方法，用于制备集成电路器件，其特征在于，包括步骤：
A1.通过微纳结构压印技术在一载板上形成最下层的线路层；
A2.循环执行至少一次以下步骤：
A201.通过微纳结构压印技术在上一层线路层上设置具有导电结构的第二介电层，所述导电结构用于导通相邻的两层线路层；
A202.通过微纳结构压印技术在所述第二介电层上设置下一层线路层；
A3.在最上层的线路层上贴装芯片，并进行塑封；
A4.拆除所述载板，并对最下层的线路层进行植球处理；
步骤A1包括：
A101.在所述载板上设置第一介电层；
A102.在所述第一介电层上压印出线路凹槽；
A103.清除所述线路凹槽的第一底胶；所述第一底胶是被压缩并残留在所述线路凹槽底部的第一介电层材料；
A104.在所述线路凹槽中填充金属形成导电金属层；
A105.去除所述第一介电层，得到所述最下层的线路层；
步骤A101包括：
在所述载板的上表面设置临时键合胶；
在所述临时键合胶上设置所述第一介电层；
步骤A102包括：
用具有微纳凸起结构的压印模具在所述第一介电层上压印出线路凹槽；所述压印模具为微纳压印滚轮；所述线路层包括多个集成电路器件的线路层；
所述压印模具内设置有用于加热所述压印模具的加热器；所述压印模具内设置有用于使所述压印模具发生振动的超声波发生器；
所述用具有微纳凸起结构的压印模具在所述第一介电层上压印出线路凹槽的步骤包括：
对所述压印模具进行加热；利用超声波对所述压印模具进行振动处理；
步骤A201包括：
在上一层线路层覆盖一层第二介质层；
在所述第二介电层上压印出过孔槽；
清除所述过孔槽的第二底胶，得到贯穿所述第二介电层的过孔；所述第二底胶是被压缩并残留在所述过孔槽底部的第二介电层材料；
在所述过孔中填充用于导通相邻的两层线路层的金属填充物；
步骤A202包括：
在第二介电层上设置第一介电层；
在该第一介电层上压印出线路凹槽；
清除该线路凹槽的第一底胶；
在该线路凹槽中填充金属形成导电金属层；
去除该第一介电层，得到下一层线路层。
2.根据权利要求1所述的集成电路制备方法，其特征在于，步骤A103包括：
采用离子减薄方法或化学刻蚀方法对整个所述第一介电层进行减薄处理，直到所述线路凹槽的第一底胶被完全清除。
3.根据权利要求1所述的集成电路制备方法，其特征在于，步骤A104包括：
采用等离子溅射方法在所述线路凹槽底部溅射金属层得到种子层；
在所述种子层上电镀一层加厚金属层，得到所述导电金属层。
CN202210608078.6A 2022-05-31 2022-05-31 一种集成电路制备方法 Active CN114695254B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210608078.6A CN114695254B (zh) 2022-05-31 2022-05-31 一种集成电路制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210608078.6A CN114695254B (zh) 2022-05-31 2022-05-31 一种集成电路制备方法

Publications (2)

Publication Number Publication Date
CN114695254A CN114695254A (zh) 2022-07-01
CN114695254B true CN114695254B (zh) 2022-09-02

Family

ID=82131166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210608078.6A Active CN114695254B (zh) 2022-05-31 2022-05-31 一种集成电路制备方法

Country Status (1)

Country Link
CN (1) CN114695254B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101479842A (zh) * 2006-06-30 2009-07-08 先进微装置公司 具有增加的有关对准和特征成形的弹性的纳米压印技术
CN103325761A (zh) * 2013-05-20 2013-09-25 江苏长电科技股份有限公司 新型高密度多层线路芯片正装封装结构及制作方法
CN109501216A (zh) * 2017-09-14 2019-03-22 长春工业大学 一种振动辅助热压印的装置及方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200503167A (en) * 2003-06-20 2005-01-16 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device
CN101205054B (zh) * 2007-12-11 2011-03-30 山东大学 一种微型金属镍模具制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101479842A (zh) * 2006-06-30 2009-07-08 先进微装置公司 具有增加的有关对准和特征成形的弹性的纳米压印技术
CN103325761A (zh) * 2013-05-20 2013-09-25 江苏长电科技股份有限公司 新型高密度多层线路芯片正装封装结构及制作方法
CN109501216A (zh) * 2017-09-14 2019-03-22 长春工业大学 一种振动辅助热压印的装置及方法

Also Published As

Publication number Publication date
CN114695254A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
US7674362B2 (en) Method for fabrication of a conductive bump structure of a circuit board
US9171790B2 (en) Package on package devices and methods of packaging semiconductor dies
TWI413194B (zh) 使用預鑄模載體之嵌入式晶粒封裝及處理流程
US6723629B2 (en) Method and apparatus for attaching solder members to a substrate
US8188585B2 (en) Electronic device and method for producing a device
US7341934B2 (en) Method for fabricating conductive bump of circuit board
US20100163168A1 (en) Method for manufacturing wiring board with built-in component
US6333561B1 (en) Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate
US7674729B2 (en) Method and apparatus for imprinting a circuit pattern using ultrasonic vibrations
CN1543675A (zh) 具有无凸块的叠片互连层的微电子组件
JP2009530801A (ja) 回路基板の製造方法とコンポーネントを有する回路基板
EP1801866A3 (en) Semiconductor device and method of manufacturing the same
CN103119702A (zh) 具有聚合物填料沟槽的半导体芯片装置
US7032807B2 (en) Solder contact reworking using a flux plate and squeegee
CN104659004A (zh) 一种PoP封装结构及其制造方法
CN103094230B (zh) 接触件和形成方法
US7556984B2 (en) Package structure of chip and the package method thereof
CN114695254B (zh) 一种集成电路制备方法
KR101525158B1 (ko) 인쇄회로기판 조립체 및 그 제조방법
CN109637940A (zh) 制造电子装置的方法
US7588965B2 (en) Stencil and method for depositing material onto a substrate
KR20110011067A (ko) 적층용 단위 기판 및 그 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법
JP3780688B2 (ja) Ｃｓｐ用基板の製造法
JPH08111578A (ja) ボールグリッドアレイパッケージ実装用基板の製造方法
US20150087115A1 (en) Chip package and method for forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant