CN114692230A - 可防止储存内容被读取的存储器、读取方法及电子设备 - Google Patents

可防止储存内容被读取的存储器、读取方法及电子设备 Download PDF

Info

Publication number
CN114692230A
CN114692230A CN202210345303.1A CN202210345303A CN114692230A CN 114692230 A CN114692230 A CN 114692230A CN 202210345303 A CN202210345303 A CN 202210345303A CN 114692230 A CN114692230 A CN 114692230A
Authority
CN
China
Prior art keywords
data
address
reading
efuse
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210345303.1A
Other languages
English (en)
Inventor
周夏阳
蔡权雄
牛昕宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Industry Research Kunyun Artificial Intelligence Research Institute Co ltd
Original Assignee
Shandong Industry Research Kunyun Artificial Intelligence Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Industry Research Kunyun Artificial Intelligence Research Institute Co ltd filed Critical Shandong Industry Research Kunyun Artificial Intelligence Research Institute Co ltd
Priority to CN202210345303.1A priority Critical patent/CN114692230A/zh
Publication of CN114692230A publication Critical patent/CN114692230A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)

Abstract

本发明公开一种可防止储存内容被读取的存储器、读取方法及电子设备，所述可防止储存内容被读取的存储器包括：数据输入接口及数据输出接口；EFUSE读取器件，所述EFUSE读取器件用于接收所述外部设备输出的数据读取请求信号，并在确定所述读取请求信号中的存储读取地址具有预设数据地址时，输出第一地址检测信号；比较电路，所述比较电路的受控端与所述EFUSE读取器件的控制信号输出端连接，所述比较电路的输出端与所述数据输出接口连接，所述比较电路用于在接收到所述第一地址检测信号时，断开所述EFUSE读取器件的数据输出端与所述数据输出接口的电连接。本发明可以防止EFUSE本体被他人通过机台测试读取内部存储数据。

Description

可防止储存内容被读取的存储器、读取方法及电子设备
技术领域
本发明涉及存储器技术领域，特别涉及一种可防止储存内容被读取的存储器、读取方法及电子设备。
背景技术
EFUSE本体是一种常用的存储单元。它具有非易失性、一次性编程的特点。基于这两个特点，EFUSE本体常用来存储一些芯片信息、校准参数和安全相关等数据。EFUSE本体的一次性编程原理主要体现在：EFUSE本体初始状态下所有位的值都是0，在对某一位进行烧写后，该位的值变为1，并且烧写后的位无法再将值改写为0。
有些情况下，EFUSE本体会被用来储存一些不希望被外部读到的信息，如加密算法中的密钥、芯片信息、校准参数和安全相关等数据。在软件测试的做法往往会直接不允许软件去读取某一字段的存储内容。但是在机台测试中，如果使用将EFUSE本体所有PIN拉到管脚上由外部直接控制的方案，则可能不可避免的可以被用户通过管脚读取。因此，如何防止EFUSE本体被他人通过机台测试读取内部存储数据成为了人们的需求所在。
发明内容
本发明的主要目的是提出一种可防止储存内容被读取的存储器、读取方法及电子设备，旨在解决如何防止EFUSE本体丢失后被他人通过机台测试读取内部存储数据的问题。
为实现上述目的，本发明提出的可防止储存内容被读取的存储器，所述可防止储存内容被读取的存储器包括：
数据输入接口及数据输出接口，分别用于与外部设备连接；
EFUSE读取器件，所述EFUSE读取器件的输入端与所述数据输入接口连接，所述EFUSE读取器件用于接收所述外部设备输出的数据读取请求信号，并在确定所述读取请求信号中的存储读取地址具有预设数据地址时，输出第一地址检测信号；
比较电路，所述比较电路的第一输入端与所述EFUSE读取器件的数据输出端连接，所述比较电路的受控端与所述EFUSE读取器件的控制信号输出端连接，所述比较电路的输出端与所述数据输出接口连接，所述比较电路用于在接收到所述第一地址检测信号时，断开所述EFUSE读取器件的数据输出端与所述数据输出接口的电连接。
可选地，所述EFUSE读取器件包括：
EFUSE本体，所述EFUSE本体的输入端与所述数据输入接口电连接，所述EFUSE本体用于接收所述外部设备输出的数据读取请求信号，根据所述数据读取请求信号输出相应的数据及所述数据的存储读取地址；
寄存器，所述寄存器的地址读取端与所述EFUSE本体的输出端连接，所述寄存器的输入端与所述数据输入接口电连接，所述寄存器预存有预设数据地址，所述寄存器用于检验所述EFUSE本体输出数据的存储读取地址，并在确定所述读取请求信号中的存储读取地址具有预设数据地址时，输出第一地址检测信号。
可选地，所述数据读取请求信号为电源关断信号；
所述数据输入接口包括电源关断端，所述电源关断端用于接入电源关断信号，所述EFUSE本体未接收到的所述电源关断信号时维持当前工作模式；
所述寄存器在接收到所述电源关断信号时复位。
可选地，所述数据读取请求信号为机台测试触发信号；
所述数据输入接口包括测试端，所述测试端用于接入机台测试触发信号，所述EFUSE本体在接收到所述机台测试触发信号时进入机台测试模式。
可选地，所述数据读取请求信号为辅助控制信号；
所述数据输入接口包括辅助控制端，所述辅助控制端用于接入辅助控制信号，所述EFUSE本体在接收到所述辅助控制信号时进入可读工作模式；
所述寄存器在接收到所述辅助控制信号时进入读取工作模式；
所述EFUSE本体还用于根据接收到的所述辅助控制信号选择读取地址范围，并根据所述读取地址范围输出所述读取地址范围内存储的数据。
可选地，所述数据读取请求信号为使能信号；
所述数据输入接口包括使能端，所述使能端用于接入使能信号，所述EFUSE本体在接收到所述使能信号时输出数据及所述数据的存储读取地址；
所述寄存器在接收到所述使能信号时对所述EFUSE本体的数据的存储读取地址进行检验，并在所述EFUSE本体输出的数据的存储读取地址与预设数据地址匹配时，输出第一地址检测信号。
可选地，所述可防止储存内容被读取的存储器还包括：
逻辑电路，所述逻辑电路用于接入测试机台，并与所述寄存器电连接，所述逻辑电路用于将所述测试机台输出的工作使能信号取反，并输出至所述寄存器，以控制所述寄存器对所述EFUSE本体的存储读取地址进行读取。
本发明还提出一种可防止储存内容被读取的存储器的数据读取方法，使用了上述的可防止储存内容被读取的存储器，所述存储器包括依次连接的数据输入接口、EFUSE读取器件及数据输出接口，所述数据读取方法包括：
接收自所述数据输入接口接入的所述外部设备的数据读取请求信号，并在确定所述读取请求信号中的存储读取地址具有预设数据地址时，输出第一地址检测信号；
在接收到所述第一地址检测信号时，断开所述EFUSE读取器件的数据输出端与所述数据输出接口的电连接。
可选地，所述接收自所述数据输入接口接入的所述外部设备的数据读取请求信号，并在确定所述读取请求信号中的存储读取地址具有预设数据地址时，输出第一地址检测信号包括：
接收自所述数据输入接口接入的所述外部设备的数据读取请求信号，根据所述数据读取请求信号输出相应的数据及所述数据的存储读取地址；
检验所述EFUSE本体输出数据的存储读取地址，并在确定所述读取请求信号中的存储读取地址具有预设数据地址时，输出第一地址检测信号。
本发明还提出一种电子设备，所述电子设备包括上述的可防止储存内容被读取的存储器。
本发明技术方案通过设置EFUSE读取器件及比较电路，将EFUSE本体中存储的重要内容在被机台测试时屏蔽，使所述可防止储存内容被读取的存储器被连接测试机台后，通过预设数据地址的数据，使测试机台在读取存储读取地址中的数据时，若所述EFUSE读取器件输出第一检测信号，所述比较电路将断开所述EFUSE读取器件的数据输出端与所述数据输出接口的电连接，从而使操作者无法读取到不被允许读取的读取存储地址内的数据，防止了EFUSE本体丢失后被他人通过机台测试读取内部存储数据，提高了存储器的安全性，使人们不再需要担心存储器内部的数据信息被窃取和遗失。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明可防止储存内容被读取的存储器一实施例的功能模块示意图；
图2为本发明可防止储存内容被读取存储器一实施例的电路结构示意图；
图3为本发明可防止储存内容被读取的存储器的数据读取方法一实施例的方法步骤流程图；
图4为本发明可防止储存内容被读取的存储器的数据读取方法一实施例的方法步骤流程图。
附图标号说明：
标号 名称 标号 名称
10 数据输入接口 32 寄存器
20 数据输出接口 33 逻辑电路
30 EFUSE读取器件 40 比较电路
31 EFUSE本体
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
本发明提出一种可防止储存内容被读取的存储器。
参照图1，在一实施例中，所述可防止储存内容被读取的存储器包括：
数据输入接口10及数据输出接口20，分别用于与外部设备连接；
EFUSE读取器件30，所述EFUSE读取器件30的输入端与所述数据输入接口10连接，所述EFUSE读取器件30用于接收所述外部设备输出的数据读取请求信号，并在确定所述读取请求信号中的存储读取地址具有预设数据地址时，输出第一地址检测信号；
比较电路40，所述比较电路40的第一输入端与所述EFUSE读取器件30的数据输出端连接，所述比较电路40的受控端与所述EFUSE读取器件30的控制信号输出端连接，所述比较电路40的输出端与所述数据输出接口20连接，所述比较电路40用于在接收到所述第一地址检测信号时，断开所述EFUSE读取器件30的数据输出端与所述数据输出接口20的电连接。
在本实施例中，在EFUSE即一次性可编程存储器的应用中，由于EFUSE的不可擦除性，EFUSE有时会被用来储存一些不希望被外部读到的信息，如加密算法中的密钥等。在软件测试的做法往往会直接不允许软件去读取某一字段的存储内容。但是在机台测试中，如果使用将EFUSE所有管脚由外部机台直接控制的方案，则可能不可避免的可以被用户通过管脚读取。因此，如何防止EFUSE丢失后被他人通过机台测试读取内部存储数据成为了人们的需求所在。
为了解决上述问题，本实施例的EFUSE读取器件30设置了预存存储读取地址，在所述可防止储存内容被读取的存储器被获取，并通过数据输入接口10及数据输出接口20与测试机台连接后，所述EFUSE读取器件30识别到测试机台的接入，进行入机台测试模式，并在测试机台的控制下使所述EFUSE读取器件30处于可读模式。所述EFUSE读取器件30执行读取操作时将数据输出给比较电路40，在所述测试机台需要读取不被允许读取的读取存储地址内的数据时，所述EFUSE读取器件30输出第一地址检测信号，断开所述EFUSE读取器件30的数据输出端与所述数据输出接口20的电连接，从而使操作者无法读取到不被允许读取的读取存储地址内的数据。
具体地，当所述可防止储存内容被读取的存储器通过数据输入接口10及数据输出接口20与测试机台连接，在所述EFUSE读取器件30识别到测试机台的接入后开始机台测试，由于EFUSE读取器件30在初始状态下所有存储读取地址的位值都是0，在用户对某一位地址进行烧录写入后，该存储读取地址的位值变为1即预设数据地址，也即不被允许读取的地址。因此，在所述EFUSE读取器件30接收到所述测试机台输出的数据读取请求信号进入可读模式后，所述EFUSE读取器件30将数据及地址检测信号输出至所述比较电路40，该地址检测信号可能包括允许读取的第二地址检测信号和不被允许读取的第一地址检测信号。若所述EFUSE读取器件30检验到输出数据的存储读取地址为非预设数据地址时，输出第二地址检测信号以触发比较电路40将数据输出被测试机台读取；若所述EFUSE读取器件30检验到输出数据的存储读取地址为预设数据地址时，输出第一地址检测信号以触发比较电路40断开所述EFUSE读取器件30的数据输出端与所述数据输出接口20的电连接，从而使数据无法被测试机台读取，并且所述EFUSE读取器件30输出的地址检测信号永远不再更新，不再允许通过测试机台读出所述EFUSE读取器件30中存储的数据。
本发明通过设置EFUSE读取器件30及比较电路40，将EFUSE本体31中存储的重要内容在被机台测试时屏蔽，使所述可防止储存内容被读取的存储器被连接测试机台后，通过预设数据地址的数据，使测试机台在读取存储读取地址中的数据时，若所述EFUSE读取器件30输出第一检测信号，所述比较电路40将断开所述EFUSE读取器件30的数据输出端与所述数据输出接口20的电连接，从而使操作者无法读取到不被允许读取的读取存储地址内的数据，防止了EFUSE本体31丢失后被他人通过机台测试读取内部存储数据，提高了存储器的安全性，使人们不再需要担心存储器内部的数据信息被窃取和遗失。
参照图1及图2，在一实施例中，所述EFUSE读取器件30包括：
EFUSE本体31，所述EFUSE本体31的输入端与所述数据输入接口10电连接，所述EFUSE本体31用于接收所述外部设备输出的数据读取请求信号，根据所述数据读取请求信号输出相应的数据及所述数据的存储读取地址；
寄存器32，所述寄存器32的地址读取端与所述EFUSE本体31的输出端连接，所述寄存器32的输入端与所述数据输入接口10电连接，所述寄存器32预存有预设数据地址，所述寄存器32用于检验所述EFUSE本体31输出数据的存储读取地址，并在确定所述读取请求信号中的存储读取地址具有预设数据地址时，输出第一地址检测信号。
在本实施例中，当所述可防止储存内容被读取的存储器与测试机台连接，所述EFUSE本体31识别到测试机台的接入进行入机台测试模式，并在接收到所述测试机台输出的数据读取请求信号进入可读模式并选择需要输出数据的读取地址范围，所述EFUSE本体31将数据输出至所述比较电路40，并将存储读取地址输出至所述寄存器32，使所述寄存器32对所述EFUSE本体31输出的存储读取地址进行检验，若所述寄存器32检测到输出数据的存储读取地址为非预设数据地址时，输出第二地址检测信号以触发比较电路40将数据能够输出被测试机台读取；若所述寄存器32检测到输出数据的存储读取地址为预设数据地址时，输出第一地址检测信号以触发比较电路40断开所述EFUSE本体31的数据输出端与所述数据输出接口20的电连接，使数据无法被测试机台读取，并且所述寄存器32输出的地址检测信号永远不再更新，不再允许通过测试机台读出所述EFUSE本体31中存储的数据。
本发明通过设置寄存器32，对EFUSE本体31数据的存储读取地址进行检测，在检测到预设数据地址时输出第一检测信号，控制所述比较电路40断开所述EFUSE本体31的数据输出端与所述数据输出接口20的电连接，从而使操作者无法读取到不被允许读取的读取存储地址内的数据，使EFUSE本体31中存储的重要内容在被机台测试时屏蔽，防止了EFUSE本体31丢失后被他人通过机台测试读取内部存储数据，提高了存储器的安全性，使人们不再需要担心存储器内部的数据信息被窃取和遗失。
参照图1及图2，在一实施例中，所述数据信号为电源关断信号；
所述数据读取请求信号为电源关断信号；
所述数据输入接口10包括电源关断端，所述电源关断端用于接入电源关断信号，所述EFUSE本体31在未接收到的所述电源关断信号时维持当前工作模式；
所述寄存器32在接收到所述电源关断信号时复位。
在本实施例中，由于EFUSE本体31不同于其他存储器，是不使用系统时钟和复位的，因此在一些现有实施例中，需要加入控制电路为寄存器32提供复位信号或外接控制器为寄存器32提供复位，但外接的复位信号并不能保证工作效果与EFUSE本体31读取组件的设计意图相同，因此，本实施例不采用复位。
由于所述数据输入接口10包括电源关断端，EFUSE本体31及所述寄存器32分别与所述电源关断端连接，通过测试机台向所述EFUSE读取器件30及所述寄存器32输出电源关断信号，在所述电源关断端输入的电源关断信号为高电平时，所述EFUSE本体31下电停止工作，此时寄存器32的复位脚接收到高电平输出复位信号，所述寄存器32在复位信号的控制下进行复位，数据清零；所述电源关断脚保持低电平即电源关断信号为低电平时，所述EFUSE本体31保持工作状态，此时寄存器32接收到低电平也保持正常工作状态。
本发明通过将EFUSE本体31的电源关断信号设置为所述寄存器32的复位信号，从而克服了由于EFUSE本体31自身不使用复位信号，需要外部引入复位电路对寄存器32进行控制的现状，简化了电路连接提高了EFUSE本体31的实用性。
参照图1及图2，在一实施例中，所述数据读取请求信号为机台测试触发信号；
所述数据输入接口10包括测试端，所述测试端用于接入机台测试触发信号，所述EFUSE本体31在接收到所述机台测试触发信号时进入机台测试模式。
在本实施例中，当所述可防止储存内容被读取的存储器通过数据输入接口10及数据输出接口20与测试机台连接，操作者通过将所述测试机台向所述存储器输出机台测试触发信号，所述EFUSE本体31在接收到机台测试触发信号后判断接入对象为测试机台进入机台测试模式，所述EFUSE本体31在可读状态下由输出端将数据及其存储读取地址输出至比较电路40及寄存器32。若所述存储器在非机台测试的读取情况下，此时存储器为软件读取，当存储器识别到读取对象为用户，则不通过寄存器32及比较电路40直接输出；当存储器识别到读取对象为他人，存储器能够通过存储的预设程序使预设数据地址下的数据被屏蔽。
参照图1及图2，在一实施例中，所述数据信号为辅助控制信号；
所述数据读取请求信号为辅助控制信号；
所述数据输入接口10包括辅助控制端，所述辅助控制端用于接入辅助控制信号，所述EFUSE本体31在接收到所述辅助控制信号时进入可读工作模式；
所述寄存器32在接收到所述辅助控制信号时进入读取工作模式；
所述EFUSE本体31还用于根据接收到的所述辅助控制信号选择读取地址范围，并根据所述读取地址范围输出所述读取地址范围内存储的数据。
在本实施例中，所述辅助控制信号包括地址选择信号、模式控制信号以及其他逻辑控制信号。
具体地，当所述可防止储存内容被读取的存储器通过数据输入接口10及数据输出接口20与测试机台连接，所述EFUSE读取器件30识别到测试机台的接入后开始机台测试，操作者通过测试机台向所述EFUSE本体31及所述寄存器32输出模式控制信号，使所述EFUSE读取器件30进入可读模式，等待被寄存器32将数据的存储读取地址进行检验，以及等待将存储数据输出；并且，所述寄存器32在接收到所述模式控制信号后，在所述模式控制信号的控制下开启读取工作模式，准备对所述EFUSE本体31的存储读取地址进行检验。所述测试机台还用于向所述EFUSE本体31输出地址选择信号，所述EFUSE本体31在所述地址选择信号的控制下对将要输出的存储读取地址的读取地址范围进行选择，从而使所述存储器能够输出用户需要读取的地址范围内的数据。
参照图1及图2，在一实施例中，所述数据信号为使能信号；
所述数据读取请求信号为使能信号；
所述数据输入接口10包括使能端，所述使能端用于接入使能信号；
所述EFUSE本体31在接收到所述使能信号时输出数据及所述数据的存储读取地址；
所述寄存器32在接收到所述使能信号时对所述EFUSE本体31的数据的存储读取地址进行检验，并在所述EFUSE本体31输出的数据的存储读取地址与预设数据地址匹配时，输出第一地址检测信号。
在本实施例中，由于EFUSE本体31不同于其他存储器，是不使用系统时钟和复位的，因此在一些现有实施例中，需要加入时钟电路为寄存器32提供时钟信号或外接控制器为寄存器32提供时钟信号，但所述时钟信号不一定和EFUSE本体31工作时采用同一频率，为了解决这个问题，本发明不采用时钟信号。
具体地，在所述EFUSE读取器件30进入可读模式时，所述测试机台向所述EFUSE本体31及所述寄存器32输出使能信号，所述使能信号为频率一定的方波。所述EFUSE本体31根据脉冲频率输出数据及数据的存储读取地址，在所述使能信号的控制下，每次脉冲结束时所述EFUSE本体31输出一次数据及输出数据的存储读取地址，所述寄存器32读取一次输出数据的存储读取地址，并在检验到所述存储读取地址为预设存储读取地址时输出第一地址检测信号。
本发明通过将EFUSE本体31的使能信号设置为所述寄存器32的时钟信号，从而克服了由于EFUSE本体31自身不使用时钟信号，需要外部引入时钟电路对寄存器32进行控制的现状，简化了电路连接提高了EFUSE本体31的实用性。
参照图1及图2，在一实施例中，所述可防止储存内容被读取的存储器还包括：
逻辑电路33，所述逻辑电路33用于接入测试机台，并与所述寄存器32电连接，所述逻辑电路33用于将所述测试机台输出的工作使能信号取反，并输出至所述寄存器32，以控制所述寄存器32对所述EFUSE本体31的存储读取地址进行读取。
参照图1及图2，在一实施例中，所述逻辑电路33包括反相器，所述反相器的输入端用于接入测试机台，所述反相器的输出端与所述寄存器32的输入端连接。
在本实施例中，在所述EFUSE读取器件30进入可读模式时，所述测试机台向所述EFUSE本体31及所述寄存器32输出使能信号，所述使能信号为频率一定的脉冲方波。通常情况下，寄存器32在脉冲方波的上升进行一次地址读取操作，沿但由于所述EFUSE本体31在方波处于上升沿时并未将数据及其存储读取地址输出，因此加入反相器将使能信号进行取反，从而实现在每次脉冲方波的下降沿时，所述寄存器32对所述EFUSE本体31输出数据的存储读取地址进行读取，并在读取到预设存储读取地址时输出第一地址检测信号。
本发明通过设置逻辑电路33，将EFUSE本体31的使能信号取反输入所述寄存器32作为时钟信号，从而克服了由于EFUSE本体31自身不使用时钟信号，需要外部引入时钟电路对寄存器32进行控制的现状，简化了电路连接提高了存储器的实用性。
本发明还提出一种可防止储存内容被读取的存储器的数据读取方法，使用了上述的可防止储存内容被读取的存储器。
参照图1至图3，在一实施例中，所述存储器包括依次连接的数据输入接口10、EFUSE读取器件30及数据输出接口20，所述数据读取方法包括如下步骤：
步骤S100、接收自所述数据输入接口10接入的所述外部设备的数据读取请求信号，并在确定所述读取请求信号中的存储读取地址具有预设数据地址时，输出第一地址检测信号；
在本实施例中，所述可防止储存内容被读取的存储器通过数据输入接口10及数据输出接口20与测试机台连接，在所述EFUSE读取器件30识别到测试机台的接入后开始机台测试，在所述EFUSE读取器件30接收到所述测试机台输出的数据读取请求信号进入可读模式并执行读取操作后，所述EFUSE读取器件30将数据及地址检测信号输出至所述比较电路40，地址检测信号可能包括允许读取的第二地址检测信号和不被允许读取的第一地址检测信号。若所述EFUSE读取器件30检验到输出数据的存储读取地址为非预设数据地址时，输出第二地址检测信号；若所述EFUSE读取器件30检验到输出数据的存储读取地址为预设数据地址时，输出第一地址检测信号。
步骤S200、在接收到所述第一地址检测信号时，断开所述EFUSE读取器件30的数据输出端与所述数据输出接口20的电连接。
在本实施例中，在所述EFUSE读取器件30接收到所述测试机台输出的数据读取请求信号进入可读模式后，所述EFUSE读取器件30将数据及地址检测信号输出至所述比较电路40，若所述比较电路40接收到第二地址检测信号，触发所述比较电路将数据输出被测试机台读取；若所述比较电路40接收到第一地址检测信号，触发所述比较电路40断开所述EFUSE读取器件30的数据输出端与所述数据输出接口20的电连接，从而使数据无法被测试机台读取，并且所述EFUSE读取器件30输出的地址检测信号永远不再更新，不再允许通过测试机台读出所述EFUSE读取器件30中存储的数据。
通过上述方法，创造性地将EFUSE本体31中存储的重要内容在被机台测试时屏蔽，使所述可防止储存内容被读取的存储器被连接测试机台后，通过预设数据地址的数据，使测试机台在读取存储读取地址中的数据时，若所述EFUSE读取器件30输出第一检测信号，所述比较电路40将断开所述EFUSE读取器件30的数据输出端与所述数据输出接口20的电连接，从而使操作者无法读取到不被允许读取的读取存储地址内的数据，防止了EFUSE本体31丢失后被他人通过机台测试读取内部存储数据，提高了存储器的安全性，使人们不再需要担心存储器内部的数据信息被窃取和遗失。
参照图1至图4，在一实施例中，所述接收自所述数据输入接口10接入的所述外部设备的数据读取请求信号，并在确定所述读取请求信号中的存储读取地址具有预设数据地址时，输出第一地址检测信号包括：
步骤S210、接收自所述数据输入接口10接入的所述外部设备的数据读取请求信号，根据所述数据读取请求信号输出相应的数据及所述数据的存储读取地址；
步骤S220、检验所述EFUSE本体31输出数据的存储读取地址，并在确定所述读取请求信号中的存储读取地址具有预设数据地址时，输出第一地址检测信号。
在本实施例中，当所述可防止储存内容被读取的存储器与测试机台连接，所述EFUSE本体31识别到测试机台的接入进行入机台测试模式，并在接收到所述测试机台输出的数据读取请求信号进入可读模式并选择需要输出数据的读取地址范围，所述EFUSE本体31将数据输出至所述比较电路40，并将存储读取地址输出至所述寄存器32，使所述寄存器32对所述EFUSE本体31输出的存储读取地址进行检验，若所述寄存器32检测到输出数据的存储读取地址为非预设数据地址时，输出第二地址检测信号，此时比较电路40在第二地址检测信号的控制下输出接收到的数据；若所述寄存器32检测到输出数据的存储读取地址为预设数据地址时，输出第一地址检测信号，此时比较电路40在第一地址检测信号的控制下断开所述EFUSE本体31的数据输出端与所述数据输出接口20的电连接，使数据无法被测试机台读取。
通过上述方法，创造性地将EFUSE本体31中存储的重要内容在被机台测试时屏蔽，使所述可防止储存内容被读取的存储器被连接测试机台后，通过预设数据地址的数据，使测试机台在读取到预存数据地址时，断开所述EFUSE读取器件30的数据输出端与所述数据输出接口20的电连接，从而使操作者无法读取到不被允许读取的读取存储地址内的数据，防止了EFUSE本体31丢失后被他人通过机台测试读取内部存储数据，提高了存储器的安全性，使人们不再需要担心存储器内部的数据信息被窃取和遗失。
本发明还提出一种电子设备，该存储器包括上述的可防止储存内容被读取的存储器，该存储器的具体结构参照上述实施例，由于本电子设备采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
以上所述仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是在本发明的构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (10)

1.一种可防止储存内容被读取的存储器，其特征在于，所述可防止储存内容被读取的存储器包括：
数据输入接口及数据输出接口，分别用于与外部设备连接；
EFUSE读取器件，所述EFUSE读取器件的输入端与所述数据输入接口连接，所述EFUSE读取器件用于接收所述外部设备输出的数据读取请求信号，并在确定所述读取请求信号中的存储读取地址具有预设数据地址时，输出第一地址检测信号；
比较电路，所述比较电路的第一输入端与所述EFUSE读取器件的数据输出端连接，所述比较电路的受控端与所述EFUSE读取器件的控制信号输出端连接，所述比较电路的输出端与所述数据输出接口连接，所述比较电路用于在接收到所述第一地址检测信号时，断开所述EFUSE读取器件的数据输出端与所述数据输出接口的电连接。
2.如权利要求1所述的可防止储存内容被读取的存储器，其特征在于，所述EFUSE读取器件包括：
EFUSE本体，所述EFUSE本体的输入端与所述数据输入接口电连接，所述EFUSE本体用于接收所述外部设备输出的数据读取请求信号，根据所述数据读取请求信号输出相应的数据及所述数据的存储读取地址；
寄存器，所述寄存器的地址读取端与所述EFUSE本体的输出端连接，所述寄存器的输入端与所述数据输入接口电连接，所述寄存器预存有预设数据地址，所述寄存器用于检验所述EFUSE本体输出数据的存储读取地址，并在确定所述读取请求信号中的存储读取地址具有预设数据地址时，输出第一地址检测信号。
3.如权利要求2所述的可防止储存内容被读取的存储器，其特征在于，所述数据读取请求信号为电源关断信号；
所述数据输入接口包括电源关断端，所述电源关断端用于接入电源关断信号；
所述EFUSE本体在未接收到的所述电源关断信号时维持当前工作模式；
所述寄存器在接收到所述电源关断信号时复位。
4.如权利要求2所述的可防止储存内容被读取的存储器，其特征在于，所述数据读取请求信号为机台测试触发信号；
所述数据输入接口包括测试端，所述测试端用于接入机台测试触发信号；
所述EFUSE本体在接收到所述机台测试触发信号时进入机台测试触发模式。
5.如权利要求2所述的可防止储存内容被读取的存储器，其特征在于，所述数据读取请求信号为辅助控制信号；
所述数据输入接口包括辅助控制端，所述辅助控制端用于接入辅助控制信号；
所述EFUSE本体在接收到所述辅助控制信号时进入可读工作模式，以及根据接收到的所述辅助控制信号选择读取地址范围，并根据所述读取地址范围输出所述读取地址范围内存储的数据；
所述寄存器在接收到所述辅助控制信号时进入读取工作模式。
6.如权利要求2所述的可防止储存内容被读取的存储器，其特征在于，所述数据读取请求信号为使能信号；
所述数据输入接口包括使能端，所述使能端用于接入使能信号；
所述EFUSE本体在接收到所述使能信号时输出数据及所述数据的存储读取地址；
所述寄存器在接收到所述使能信号时对所述EFUSE本体的数据的存储读取地址进行检验，并在所述EFUSE本体输出的数据的存储读取地址与预设数据地址匹配时，输出第一地址检测信号。
7.如权利要求5所述的可防止储存内容被读取的存储器，其特征在于，所述EFUSE读取器件还包括：
逻辑电路，所述逻辑电路用于接入测试机台，并与所述寄存器电连接，所述逻辑电路用于将所述测试机台输出的工作使能信号取反，并输出至所述寄存器，以控制所述寄存器对所述EFUSE本体的存储读取地址进行读取。
8.一种可防止储存内容被读取的存储器的数据读取方法，使用了如权利要求1-7所述的可防止储存内容被读取的存储器，所述存储器包括依次连接的数据输入接口、EFUSE读取器件及数据输出接口，其特征在于，所述数据读取方法包括：
接收自所述数据输入接口接入的所述外部设备的数据读取请求信号，并在确定所述读取请求信号中的存储读取地址具有预设数据地址时，输出第一地址检测信号；
在接收到所述第一地址检测信号时，断开所述EFUSE读取器件的数据输出端与所述数据输出接口的电连接。
9.如权利要求8所述的可防止储存内容被读取的存储器的数据读取方法，其特征在于，所述接收自所述数据输入接口接入的所述外部设备的数据读取请求信号，并在确定所述读取请求信号中的存储读取地址具有预设数据地址时，输出第一地址检测信号包括：
接收自所述数据输入接口接入的所述外部设备的数据读取请求信号，根据所述数据读取请求信号输出相应的数据及所述数据的存储读取地址；
检验所述EFUSE本体输出数据的存储读取地址，并在确定所述读取请求信号中的存储读取地址具有预设数据地址时，输出第一地址检测信号。
10.一种电子设备，其特征在于，所述电子设备包括如权利要求1-8所述的可防止储存内容被读取的存储器。
CN202210345303.1A 2022-04-02 2022-04-02 可防止储存内容被读取的存储器、读取方法及电子设备 Pending CN114692230A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210345303.1A CN114692230A (zh) 2022-04-02 2022-04-02 可防止储存内容被读取的存储器、读取方法及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210345303.1A CN114692230A (zh) 2022-04-02 2022-04-02 可防止储存内容被读取的存储器、读取方法及电子设备

Publications (1)

Publication Number Publication Date
CN114692230A true CN114692230A (zh) 2022-07-01

Family

ID=82140978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210345303.1A Pending CN114692230A (zh) 2022-04-02 2022-04-02 可防止储存内容被读取的存储器、读取方法及电子设备

Country Status (1)

Country Link
CN (1) CN114692230A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117111857A (zh) * 2023-09-15 2023-11-24 上海合芯数字科技有限公司 读取数据信息的方法、装置、设备及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117111857A (zh) * 2023-09-15 2023-11-24 上海合芯数字科技有限公司 读取数据信息的方法、装置、设备及存储介质
CN117111857B (zh) * 2023-09-15 2024-05-07 上海合芯数字科技有限公司 读取数据信息的方法、装置、设备及存储介质

Similar Documents

Publication Publication Date Title
US6952778B1 (en) Protecting access to microcontroller memory blocks
KR101110994B1 (ko) 에러 동작으로부터 집적 회로를 보호하는 방법 및 장치
EP0808487B1 (en) Apparatus and method for entering and executing test mode operations for memory
JPH0719231B2 (ja) 改良されたアクセス安全装置を備える集積回路
JP2000122931A (ja) デジタル集積回路
US6079019A (en) IC memory card
US6883075B2 (en) Microcontroller having embedded non-volatile memory with read protection
US6944093B2 (en) Semiconductor memory device
US5615381A (en) Security for a data processing system having multiple distinct program instruction sections
CN114692230A (zh) 可防止储存内容被读取的存储器、读取方法及电子设备
US8621643B2 (en) Semiconductor device
CN106683703B (zh) 一种数据读取方法、集成电路及芯片
US20070133280A1 (en) Semiconductor integrated circuit apparatus and electronic system
JP5876364B2 (ja) 半導体メモリ及びデータ読出方法
US6647475B2 (en) Processor capable of enabling/disabling memory access
JP4209512B2 (ja) Ｉｃカード
US6594747B2 (en) Processing apparatus with integrated circuit and integrated circuit package
US8930658B2 (en) Electronic equipment system and storage device
US20060185006A1 (en) Flash card capable of enabling or disabling CPRM function
EP1079340A2 (en) Integrated circuit card protected from unauthorized access
US7386774B1 (en) Memory unit with controller managing memory access through JTAG and CPU interfaces
US6009012A (en) Microcontroller having a non-volatile memory and a method for selecting an operational mode
JP4008086B2 (ja) データモニタ回路
US5359719A (en) Address range setting method and apparatus for a computer expansion card
US5657444A (en) Microprocessor with secure programmable read only memory circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination