CN114692226A - 一种集成电路 - Google Patents
一种集成电路 Download PDFInfo
- Publication number
- CN114692226A CN114692226A CN202011631319.6A CN202011631319A CN114692226A CN 114692226 A CN114692226 A CN 114692226A CN 202011631319 A CN202011631319 A CN 202011631319A CN 114692226 A CN114692226 A CN 114692226A
- Authority
- CN
- China
- Prior art keywords
- type transistor
- circuit
- signal
- sub
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 98
- 238000002347 injection Methods 0.000 claims abstract description 85
- 239000007924 injection Substances 0.000 claims abstract description 85
- 230000003287 optical effect Effects 0.000 claims abstract description 65
- 230000000694 effects Effects 0.000 claims abstract description 21
- 230000002829 reductive effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/0033—Radiation hardening
- H03K19/00338—In field effect transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请公开了一种集成电路，所述集成电路包括：检测子电路，用于通过光电效应检测光故障注入攻击，在自身受到光故障注入攻击时所述检测子电路能够输出第一信号；辅助子电路，用于在自身受到光故障注入攻击时能够使所述检测子电路输出第一信号。通过这种方式，能够辅助扩大激光检测电路的保护能力，为减小芯片面积、降低芯片成本提供技术支持。
Description
技术领域
本申请涉及电子技术领域，特别是涉及一种集成电路。
背景技术
安全芯片的一个重要要求是其工作环境安全可靠。目前有很多攻击手段会威胁到芯片的安全工作环境，其中激光注入攻击便是常用的攻击手段之一。该技术使用激光对半导体芯片的存储单元或逻辑单元进行激光照射，利用半导体器件中寄生二极管的感光特性，使得逻辑电路中的锁存单元发生逻辑变化，从而改写逻辑状态。因此，很多安全芯片都会使用激光检测电路，对激光注入攻击进行检测。
目前常用检测技术中，单个检测电路需要多个晶体管，若大量布局这样的检测电路，会造成芯片成本提升。随着激光攻击技术的提升，照射光斑逐渐减小，松散的布局又会导致保护能力不足。
发明内容
基于此，本申请提供一种集成电路，能够辅助扩大激光检测电路的保护能力，为减小芯片面积、降低芯片成本提供技术支持。
第一方面，本申请提供一种集成电路，所述集成电路包括：
检测子电路，用于通过光电效应检测光故障注入攻击，在自身受到光故障注入攻击时所述检测子电路能够输出第一信号；
辅助子电路，用于在自身受到光故障注入攻击时能够使所述检测子电路输出第一信号。
本申请实施例提供了一种集成电路，所述集成电路包括：检测子电路，用于通过光电效应检测光故障注入攻击，在自身受到光故障注入攻击时所述检测子电路能够输出第一信号；辅助子电路，用于在自身受到光故障注入攻击时能够使所述检测子电路输出第一信号。由于在检测子电路通过光电效应检测光故障注入攻击的基础上，辅助子电路在自身受到光故障注入攻击时能够使所述检测子电路输出第一信号，即辅助子电路能够对光故障注入攻击进行感应，并能够将感应到的光故障注入攻击信息传递到检测子电路，使所述检测子电路输出第一信号，第一信号能够表示当前集成电路受到光故障注入攻击，因此不需要布置多个检测子电路，仅仅加上辅助子电路就可以扩大检测子电路的保护能力。后续可以采用面积比检测子电路小的辅助子电路、成本比检测子电路小的辅助子电路，即可以减小芯片面积、降低芯片成本；因此本申请实施例的集成电路还能够为减小芯片面积、降低芯片成本提供技术支持。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
图1是本申请集成电路一实施例的结构示意图；
图2是本申请集成电路另一实施例的结构示意图；
图3是本申请集成电路又一实施例的结构示意图；
图4是本申请集成电路又一实施例的结构示意图；
图5是本申请集成电路又一实施例的结构示意图；
图6是本申请集成电路又一实施例的结构示意图；
图7是本申请集成电路又一实施例的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
还应当理解，在此本申请说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本申请。如在本申请说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
目前有很多攻击手段会威胁到芯片的安全工作环境，其中激光注入攻击便是常用的攻击手段之一。因此很多安全芯片都会使用激光检测电路，对激光注入攻击进行检测。目前常用检测技术中，单个检测电路需要多个晶体管，大量布局检测电路，会提升芯片成本；随着照射光斑逐渐减小，松散的布局又会导致保护能力不足。
本申请实施例提供了一种集成电路，所述集成电路包括：检测子电路，用于通过光电效应检测光故障注入攻击，在自身受到光故障注入攻击时所述检测子电路能够输出第一信号；辅助子电路，用于在自身受到光故障注入攻击时能够使所述检测子电路输出第一信号。由于在检测子电路通过光电效应检测光故障注入攻击的基础上，辅助子电路在自身受到光故障注入攻击时能够使所述检测子电路输出第一信号，即辅助子电路能够对光故障注入攻击进行感应，并能够将感应到的光故障注入攻击信息传递到检测子电路，使所述检测子电路输出第一信号，第一信号能够表示当前集成电路受到光故障注入攻击，因此不需要布置多个检测子电路，仅仅加上辅助子电路就可以扩大检测子电路的保护能力。后续可以采用面积比检测子电路小的辅助子电路、成本比检测子电路低的辅助子电路，即可以减小芯片面积、降低芯片成本；因此本申请实施例的集成电路还能够为减小芯片面积、降低芯片成本提供技术支持。
下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
参见图1，图1是本申请集成电路一实施例的结构示意图，所述集成电路100包括：检测子电路1和辅助子电路2。
检测子电路1用于通过光电效应检测光故障注入攻击，在自身受到光故障注入攻击时所述检测子电路1能够输出第一信号；辅助子电路2用于在自身受到光故障注入攻击时能够使所述检测子电路1输出第一信号。
光照射到金属上，引起物质的电性质发生变化，这类光变致电的现象被人们统称为光电效应(Photoelectric effect)。光电效应分为：外光电效应和内光电效应。内光电效应是被光激发所产生的载流子(自由电子或空穴)仍在物质内部运动，使物质的电导率发生变化或产生光生伏特的现象。外光电效应是被光激发产生的电子逸出物质表面，形成真空中的电子的现象。
故障注入是一种验证技术，通过受控实验向系统中刻意引入故障，并观察系统中存在故障时的行为。故障注入攻击具有对设备要求不高、效果好的特点，目前被经常用于芯片攻击当中；故障注入攻击可以通过在芯片运行过程中注入故障，使其运算结果出错，通过对错误结果的分析计算出密钥，因此故障注入攻击对电子信息安全造成了极大的威胁。在众多故障注入攻击方式中，光故障注入攻击已经成为一种非常有效的智能卡芯片攻击手段。光故障注入影响电路的基本原理是光电效应，当光照射到芯片上以后，如果光子的能量大于禁带宽度，会引起价带电子向导带跃迀，产生电子空穴对，大多数时候这些产生的电子空穴对会重新复合，但是当光照射反偏PN结时，两种载流子会在电场的作用下向相反方向运动，产生光电流，当光照停止时，光电流会持续几百个皮秒，便产生一个短暂的电压脉冲，当它沿着电路传播并被寄存器捕获时就产生了错误。另一种可能的情景是激光故障注入引起的瞬变的电压直接注入到静态随机存取存储器(SRAM，Static Random-Access Memory)或存储器中，它会直接导致存储器状态翻转，进而产生错误。其中，较为常见的光故障注入攻击为激光注入攻击。
本实施例中，检测子电路1是通过光电效应检测光故障注入攻击的电路。检测子电路1可以是现有技术中通过光电效应检测光故障注入攻击的电路。例如，检测子电路1可以采用由P型晶体管和N型晶体管构成的反相器结构电路；也可以采用由P型晶体管和N型晶体管构成的锁存结构电路；也可以是由至少一个其他光子敏感元件构成的电路；等等。
当检测子电路1受到光故障注入攻击时所述检测子电路1能够输出第一信号，第一信号可以表示当前电路受到光故障注入攻击，如果将第一信号发送给报警电路，可以引发报警电路报警。
本实施例中，辅助子电路2受到光故障注入攻击时辅助子电路2本身并不会输出第一信号，辅助子电路2能够使所述检测子电路1输出第一信号。即辅助子电路2可以感应光故障注入攻击，并将这种感应到的信号或信息传递给检测子电路1，检测子电路1接收到辅助子电路2传递过来的信号或信息后能够输出第一信号。因此辅助子电路2能够辅助检测子电路1感应光故障注入攻击，相当于扩大了检测子电路1的感应范围，但是辅助子电路2感应到光故障注入攻击后本身并不会输出第一信号，还是需要依赖检测子电路1输出第一信号，这相当于辅助子电路2并不是一个完整的能够检测光故障注入攻击的电路，辅助子电路2的具体结构依赖于检测子电路1的具体结构，辅助子电路2的具体结构需要与检测子电路1的具体结构配合，使辅助子电路2能够感应光故障注入攻击，并将这种感应到的信号或信息传递给检测子电路1，检测子电路1接收到辅助子电路2传递过来的信号或信息后能够输出第一信号。
由于辅助子电路2相当于不是一个完整的能够检测光故障注入攻击的电路，因此在实际应用时辅助子电路2的面积可以比检测子电路1的面积小，这就为减小芯片面积提供了技术支持；而且辅助子电路2的成本也可以比检测子电路1小，这就为降低芯片成本提供了技术支持。
本申请实施例提供了一种集成电路100，所述集成电路100包括：检测子电路1，用于通过光电效应检测光故障注入攻击，在自身受到光故障注入攻击时所述检测子电路1能够输出第一信号；辅助子电路2，用于在自身受到光故障注入攻击时能够使所述检测子电路1输出第一信号。由于在检测子电路1通过光电效应检测光故障注入攻击的基础上，辅助子电路2在自身受到光故障注入攻击时能够使所述检测子电路1输出第一信号，即辅助子电路2能够对光故障注入攻击进行感应，并能够将感应到的光故障注入攻击信息传递到检测子电路1，使所述检测子电路1输出第一信号，第一信号能够表示当前集成电路受到光故障注入攻击，因此不需要布置多个检测子电路1，仅仅加上辅助子电路2就可以扩大检测子电路1的保护能力。后续可以采用面积比检测子电路1小的辅助子电路2、成本比检测子电路1低的辅助子电路2，即可以减小芯片面积、降低芯片成本；因此本申请实施例的集成电路100还能够为减小芯片面积、降低芯片成本提供技术支持。
在一实施例中，所述检测子电路1的面积大于所述辅助子电路2的面积。通过这种方式，能够在扩大检测子电路1的保护能力的基础上减小芯片的面积。
常见的检测子电路1通常包括一个以上的晶体管，二极管通常比较容易与晶体管配合工作，且二极管结构简单，成本低，因此在一实施例中，所述辅助子电路2包括多个并列设置的二极管21，每个所述二极管21与所述检测子电路1连接，当其中任一个二极管21自身受到光故障注入攻击时能够使所述检测子电路1输出第一信号，如图2所示。
在一实施例中，所述检测子电路1还用于在自身没有受到光故障注入攻击时所述检测子电路1能够输出与所述第一信号不同的第二信号；所述辅助子电路2还用于在自身没有受到光故障注入攻击时不影响所述检测子电路1。由于检测子电路1没有受到光故障注入攻击时输出与所述第一信号不同的第二信号，辅助子电路2没有受到光故障注入攻击时不影响所述检测子电路1，通过这种方式，能够使检测子电路1在受到光故障注入攻击和没有受到光故障注入攻击时分别发出第一信号和与第一信号不同的第二信号，这能够提高检测子电路1检测的敏感性和灵敏性。
在一实施例中，所述第一信号为高电平信号，所述第二信号为低电平信号；或者，所述第一信号为低电平信号，所述第二信号为高电平信号。
结合参见图3，在一实施例中，所述检测子电路1包括：锁存子电路11和复位子电路12。
锁存子电路11用于在接收到复位信号后能够输出第二信号并在所述复位信号断开后锁存所述第二信号，在受到光故障注入攻击时能够输出第一信号；复位子电路12用于向所述锁存子电路11输出复位信号。其中，所述锁存子电路11包括：两个P型晶体管和两个N型晶体管，所述两个P型晶体管和所述两个N型晶体管形成锁存结构。
结合参见图4，所述锁存子电路11包括：第一P型晶体管M0、第二P型晶体管M2、第一N型晶体管M1以及第二N型晶体管M3；
所述第一P型晶体管M0的漏极D分别与所述第二P型晶体管M2的栅极G、所述第一N型晶体管M1的漏极D、所述第二N型晶体管M3的栅极G连接；
所述第一P型晶体管M0的栅极G分别与所述第二P型晶体管M2的漏极D、所述第一N型晶体管M1的栅极G、所述第二N型晶体管M3的漏极D连接；
所述第一N型晶体管M1的源极S和所述第二N型晶体管M3的源极S均接地，所述第一P型晶体管M0的源极S和所述第二P型晶体管M2的源极S均接外部电压。
结合参见图4，在一实施例中，所述复位子电路12包括：第三P型晶体管M4和第三N型晶体管M5。
所述第三P型晶体管M4的漏极D分别与所述第一P型晶体管M0的漏极D、所述第二P型晶体管M2的栅极G、所述第一N型晶体管M1的漏极D以及第二N型晶体管M3的栅极G连接，所述第三P型晶体管M4的栅极G能够接收低电平复位信号，所述第三P型晶体管M4的源极S连接外部电压。
所述第三N型晶体管M5的漏极D分别与所述第一P型晶体管M0的栅极G、所述第二P型晶体管M2的漏极D、所述第一N型晶体管M1的栅极G以及第二N型晶体管M3的漏极D连接，所述第三N型晶体管M5的栅极G能够接收高电平复位信号，所述第三N型晶体管M5的源极S接地。
上述锁存子电路11在实际设计中，可以使第二P型晶体管M2和第一N型晶体管M1的漏有源区面积较大，这样当受到光故障注入攻击，特别是受到激光故障注入攻击时，节点A电位上拉且节点B电位下拉，从而输出信号从低电平信号(第二信号)变成高电平信号(第一信号)。
如果想对芯片的数字区域完整保护，又想兼顾较小的激光攻击光斑，则需要大量且密集的布局上述检测子电路，这会带来较大的面积成本。
结合参见图5，所述辅助子电路2包括：第一辅助子电路和第二辅助子电路。
第一辅助子电路包括多个并列设置的第一二极管，分别表示为Dn1、Dn2、……、DnN，每个所述第一二极管的负极均与所述第一P型晶体管M0的漏极D、所述第一N型晶体管M1的漏极D连接，每个所述第一二极管的正极均接地，且所述第一二极管的面积大于或等于所述第一N型晶体管M1的漏有源区的面积。所述第一二极管的性质与N型晶体管的有源区一致。
第二辅助子电路包括多个并列设置的第二二极管，分别表示为Dp1、Dp2、……、DpM，每个所述第二二极管的正极均与所述第二P型晶体管M2的漏极D、所述第二N型晶体管M3的漏极D连接，每个所述第二二极管的负极均接外部电压，且所述第二二极管的面积大于或等于所述第二P型晶体管M2的漏有源区的面积。所述第二二极管的性质与P型晶体管的有源区一致。
结合参见图5，上述电路的工作过程可以包括如下过程：
初始状态下，输入复位信号，打开第三P型晶体管M4(复位信号是低电平信号)和第三N型晶体管M5(复位信号是高电平信号)，M0和M3导通，B节点为高电平信号，A节点为低电平信号，将输出信号(即未受到光故障注入攻击时的第二信号)复位至低电位。工作后，断开复位信号，关闭第三P型晶体管M4和第三N型晶体管M5，但由于电路的锁存结构，输出信号(即未受到光故障注入攻击时的第二信号)保持低电位。当受到光故障注入攻击后，有以下情况：
(1)若攻击光斑照射在Dn1-DnN(即N个第一二极管)多个二极管中任何一个，则B点电位拉低，输出电位拉高(即第一信号为高电平信号)，并锁存，发出报警信号。
(2)若攻击光斑照射在Dp1-DpM(即M个第二二极管)多个二极管中任何一个，则A点电位拉高，输出电位拉高(即第一信号为高电平信号)，并锁存，发出报警信号。
(3)若攻击光斑照射在M0–M5所组成的电路，则B点电位拉低，A点电位拉高，输出电位拉高(即第一信号为高电平信号)，并锁存，发出报警信号。
(4)若攻击光斑照射在Dp1-DpM多个二极管中任何一个，同时照射在Dn1-DnN多个二极管中任何一个，则B点电位拉低，A点电位拉高，输出电位拉高(即第一信号为高电平信号)，并锁存，发出报警信号。
本申请实施例的集成电路，除了主体的由M0至M5组成的检测子电路1有保护功能外，其延伸出来的二极管(与A节点连接的多个P型晶体管Dp，与B节点连接的多个N型晶体管Dn)也可提供额外的保护范围，如图6所示。且二极管的面积和成本需求远小于一个主体电路即检测子电路1的面积和成本需求，因此能够实现用较小的面积和成本，扩大保护范围，在相同的保护范围内，本申请实施例的集成电路所占面积和成本能大幅降低。
在另一实施例中，其电路也可设计成复位状态下输出高电位(即未受到光故障注入攻击时的第二信号为高电位信号)，受到攻击时输出低电位(即受到光故障注入攻击时的第一信号为低电位信号)为报警，M3和M0的漏有源区面积较大。其本质和图5一样。即所述复位子电路12包括：第三P型晶体管M4和第三N型晶体管M5，如图7所示。
所述第三P型晶体管M4的漏极D分别与所述第一P型晶体管M0的栅极G、所述第二P型晶体管M2的漏极D、所述第一N型晶体管M1的栅极G以及第二N型晶体管M3的漏极D连接，所述第三P型晶体管M4的栅极G能够接收低电平复位信号，所述第三P型晶体管M4的源极S连接外部电压。所述第三N型晶体管M5的漏极D分别与所述第一P型晶体管M0的漏极D、所述第二P型晶体管M2的栅极G、所述第一N型晶体管M1的漏极D以及第二N型晶体管M3的栅极G连接，所述第三N型晶体管M5的栅极G能够接收高电平复位信号，所述第三N型晶体管M5的源极S接地。
所述辅助子电路12包括：第一辅助子电路和第二辅助子电路。
第一辅助子电路包括多个并列设置的第一二极管，分别表示为Dn1、Dn2、……、DnN，每个所述第一二极管的负极均与所述第二P型晶体管M2的漏极D、所述第二N型晶体管M3的漏极D连接，每个所述第一二极管的正极均接地，且所述第一二极管的面积大于或等于所述第二N型晶体管M3的漏有源区的面积。所述第一二极管的性质与N型晶体管的有源区一致。
第二辅助子电路包括多个并列设置的第二二极管，分别表示为Dp1、Dp2、……、DpM，每个所述第二二极管的正极均与所述第一P型晶体管M0的漏极D、所述第一N型晶体管M1的漏极连接，每个所述第二二极管的负极均接外部电压，且所述第二二极管的面积大于或等于所述第一P型晶体管M0的漏有源区的面积。所述第二二极管的性质与所述P型晶体管的有源区一致。
结合参见图7，上述电路的工作过程可以包括如下过程：
初始状态下，输入复位信号，打开第三P型晶体管M4(复位信号是低电平信号)和第三N型晶体管M5(复位信号是高电平信号)，将输出信号(即未受到光故障注入攻击时的第二信号)复位至高电位。工作后，断开复位信号，关闭第三P型晶体管M4和第三N型晶体管M5，但由于电路的锁存结构，输出信号(即未受到光故障注入攻击时的第二信号)保持高电位。当受到光故障注入攻击后，有以下情况：
(1)若攻击光斑照射在Dn1-DnN(即N个第一二极管)多个二极管中任何一个，则B点电位拉高，输出电位拉低(即第一信号为低电平信号)，并锁存，发出报警信号。
(2)若攻击光斑照射在Dp1-DpM(即M个第二二极管)多个二极管中任何一个，则A点电位拉低，输出电位拉低(即第一信号为低电平信号)，并锁存，发出报警信号。
(3)若攻击光斑照射在M0–M5所组成的电路，则B点电位拉高，A点电位拉低，输出电位拉低(即第一信号为低电平信号)，并锁存，发出报警信号。
(4)若攻击光斑照射在Dp1-DpM多个二极管中任何一个，同时照射在Dn1-DnN多个二极管中任何一个，则B点电位拉高，A点电位拉低，输出电位拉低(即第一信号为低电平信号)，并锁存，发出报警信号。
应当理解，在本申请说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本申请。
还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
以上所述，仅为本申请的具体实施例，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。
Claims (13)
1.一种集成电路，其特征在于，所述集成电路包括：
检测子电路，用于通过光电效应检测光故障注入攻击，在自身受到光故障注入攻击时所述检测子电路能够输出第一信号；
辅助子电路，用于在自身受到光故障注入攻击时能够使所述检测子电路输出第一信号。
2.根据权利要求1所述的集成电路，其特征在于，所述检测子电路的面积大于所述辅助子电路的面积。
3.根据权利要求1所述的集成电路，其特征在于，所述辅助子电路包括多个并列设置的二极管，每个所述二极管与所述检测子电路连接，当其中任一个二极管自身受到光故障注入攻击时能够使所述检测子电路输出第一信号。
4.根据权利要求1所述的集成电路，其特征在于，
所述检测子电路还用于，在自身没有受到光故障注入攻击时所述检测子电路能够输出与所述第一信号不同的第二信号；
所述辅助子电路还用于，在自身没有受到光故障注入攻击时不影响所述检测子电路。
5.根据权利要求4所述的集成电路，其特征在于，所述检测子电路包括：
锁存子电路，用于在接收到复位信号后能够输出第二信号并在所述复位信号断开后锁存所述第二信号，在受到光故障注入攻击时能够输出第一信号；
复位子电路，用于向所述锁存子电路输出复位信号。
6.根据权利要求5所述的集成电路，其特征在于，所述锁存子电路包括：两个P型晶体管和两个N型晶体管，所述两个P型晶体管和所述两个N型晶体管形成锁存结构。
7.根据权利要求6所述的集成电路，其特征在于，所述锁存子电路包括：第一P型晶体管、第二P型晶体管、第一N型晶体管以及第二N型晶体管；
所述第一P型晶体管的漏极分别与所述第二P型晶体管的栅极、所述第一N型晶体管的漏极、所述第二N型晶体管的栅极连接，
所述第一P型晶体管的栅极分别与所述第二P型晶体管的漏极、所述第一N型晶体管的栅极、所述第二N型晶体管的漏极连接，
所述第一N型晶体管的源极和所述第二N型晶体管的源极均接地，所述第一P型晶体管的源极和所述第二P型晶体管的源极均接外部电压。
8.根据权利要求7所述的集成电路，其特征在于，所述复位子电路包括：
第三P型晶体管，所述第三P型晶体管的漏极分别与所述第一P型晶体管的漏极、所述第二P型晶体管的栅极、所述第一N型晶体管的漏极以及第二N型晶体管的栅极连接，所述第三P型晶体管的栅极能够接收低电平复位信号，所述第三P型晶体管的源极连接外部电压；
第三N型晶体管，所述第三N型晶体管的漏极分别与所述第一P型晶体管的栅极、所述第二P型晶体管的漏极、所述第一N型晶体管的栅极以及第二N型晶体管的漏极连接，所述第三N型晶体管的栅极能够接收高电平复位信号，所述第三N型晶体管的源极接地。
9.根据权利要求7所述的集成电路，其特征在于，所述辅助子电路包括：
第一辅助子电路，包括多个并列设置的第一二极管，每个所述第一二极管的负极均与所述第一P型晶体管的漏极、所述第一N型晶体管的漏极连接，每个所述第一二极管的正极均接地，且所述第一二极管的面积大于或等于所述第一N型晶体管的漏有源区的面积；
第二辅助子电路，包括多个并列设置的第二二极管，每个所述第二二极管的正极均与所述第二P型晶体管的漏极、所述第二N型晶体管的漏极连接，每个所述第二二极管的负极均接外部电压，且所述第二二极管的面积大于或等于所述第二P型晶体管的漏有源区的面积。
10.根据权利要求7所述的集成电路，其特征在于，所述复位子电路包括：
第三P型晶体管，所述第三P型晶体管的漏极分别与所述第一P型晶体管的栅极、所述第二P型晶体管的漏极、所述第一N型晶体管的栅极以及第二N型晶体管的漏极连接，所述第三P型晶体管的栅极能够接收低电平复位信号，所述第三P型晶体管的源极连接外部电压；
第三N型晶体管，所述第三N型晶体管的漏极分别与所述第一P型晶体管的漏极、所述第二P型晶体管的栅极、所述第一N型晶体管的漏极以及第二N型晶体管的栅极连接，所述第三N型晶体管的栅极能够接收高电平复位信号，所述第三N型晶体管的源极接地。
11.根据权利要求7所述的集成电路，其特征在于，所述辅助子电路包括：
第一辅助子电路，包括多个并列设置的第一二极管，每个所述第一二极管的负极均与所述第二P型晶体管的漏极、所述第二N型晶体管的漏极连接，每个所述第一二极管的正极均接地，且所述第一二极管的面积大于或等于所述第二N型晶体管的漏有源区的面积；
第二辅助子电路，包括多个并列设置的第二二极管，每个所述第二二极管的正极均与所述第一P型晶体管的漏极、所述第一N型晶体管的漏极连接，每个所述第二二极管的负极均接外部电压，且所述第二二极管的面积大于或等于所述第一P型晶体管的漏有源区的面积。
12.根据权利要求4所述的集成电路，其特征在于，所述第一信号为高电平信号，所述第二信号为低电平信号；或者，所述第一信号为低电平信号，所述第二信号为高电平信号。
13.根据权利要求1所述的集成电路，其特征在于，所述光故障注入攻击为激光注入攻击。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011631319.6A CN114692226A (zh) | 2020-12-30 | 2020-12-30 | 一种集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011631319.6A CN114692226A (zh) | 2020-12-30 | 2020-12-30 | 一种集成电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114692226A true CN114692226A (zh) | 2022-07-01 |
Family
ID=82134552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011631319.6A Pending CN114692226A (zh) | 2020-12-30 | 2020-12-30 | 一种集成电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114692226A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103679011A (zh) * | 2012-09-20 | 2014-03-26 | 瑞萨电子株式会社 | 半导体集成电路 |
| CN107424650A (zh) * | 2017-08-11 | 2017-12-01 | 北京芯思锐科技有限责任公司 | 一种存储器及其探测方法、以及芯片 |
| CN108366212A (zh) * | 2017-01-27 | 2018-08-03 | 三星电子株式会社 | 用于测距的设备和方法 |
| CN110940415A (zh) * | 2019-11-07 | 2020-03-31 | 中国人民武装警察部队士官学校 | 激光感知系统和方法 |
-
2020
- 2020-12-30 CN CN202011631319.6A patent/CN114692226A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103679011A (zh) * | 2012-09-20 | 2014-03-26 | 瑞萨电子株式会社 | 半导体集成电路 |
| CN108366212A (zh) * | 2017-01-27 | 2018-08-03 | 三星电子株式会社 | 用于测距的设备和方法 |
| CN107424650A (zh) * | 2017-08-11 | 2017-12-01 | 北京芯思锐科技有限责任公司 | 一种存储器及其探测方法、以及芯片 |
| CN110940415A (zh) * | 2019-11-07 | 2020-03-31 | 中国人民武装警察部队士官学校 | 激光感知系统和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5519308B2 (ja) | 半導体集積回路及びデータ処理システム | |
| US7969763B2 (en) | Detector circuit for detecting an external manipulation of an electrical circuit, circuit arrangement comprising a plurality of detector circuits, memory device and method for operating a detector circuit | |
| CN205621041U (zh) | 安全电子芯片 | |
| CN103001206B (zh) | 在混合电压芯片中使用低电压晶体管来钳住高电压电源的esd电源钳位 | |
| US8130008B2 (en) | Integrated circuit with a radiation-sensitive thyristor structure | |
| TW201123354A (en) | Semiconductor integrated circuit and IC card system | |
| CN102142434A (zh) | 双向静电放电保护电路及相关的射频识别标签 | |
| US10388724B2 (en) | Protected electronic chip | |
| CN111095004B (zh) | 电磁故障注入的检测电路、安全芯片和电子设备 | |
| Dodds | Single event latchup: hardening strategies, triggering mechanisms, and testing considerations | |
| CN109492437B (zh) | 具有用于检测对芯片的攻击的电路的芯片 | |
| Matsuda et al. | On-chip substrate-bounce monitoring for laser-fault countermeasure | |
| CN112673263B (zh) | 毛刺信号检测电路、安全芯片和电子设备 | |
| CN213814675U (zh) | 一种集成电路 | |
| CN114692226A (zh) | 一种集成电路 | |
| JP4749160B2 (ja) | 集積回路 | |
| CN102055461A (zh) | 防止闩锁的电路和方法 | |
| Zooker et al. | Compact sub-Vt optical sensor for the detection of fault injection in hardware security applications | |
| DE102014107455A1 (de) | Integrierte Schaltung und Verfahren zum Detektieren eines Angriffs auf eine integrierte Schaltung | |
| CN112098815A (zh) | 光检测结构及检测方法、安全芯片和电子卡 | |
| US10685923B2 (en) | Secured electronic chip | |
| CN221123589U (zh) | 光检测电路及安全芯片 | |
| CN102064813A (zh) | 防止闩锁的电路 | |
| US6087849A (en) | Soft error immunity in CMOS circuits with large shared diffusion areas | |
| CN210006049U (zh) | 电磁故障注入的检测电路、安全芯片和电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |