CN114677947A - 像素电路及显示面板 - Google Patents
像素电路及显示面板 Download PDFInfo
- Publication number
- CN114677947A CN114677947A CN202210287249.XA CN202210287249A CN114677947A CN 114677947 A CN114677947 A CN 114677947A CN 202210287249 A CN202210287249 A CN 202210287249A CN 114677947 A CN114677947 A CN 114677947A
- Authority
- CN
- China
- Prior art keywords
- transistor
- electrically connected
- pixel circuit
- drain
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 100
- 230000000087 stabilizing effect Effects 0.000 claims description 50
- 238000005070 sampling Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 230000006641 stabilisation Effects 0.000 claims description 3
- 238000011105 stabilization Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 21
- 239000010409 thin film Substances 0.000 abstract description 19
- 230000000694 effects Effects 0.000 abstract description 4
- 230000008054 signal transmission Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本申请公开了一种像素电路及显示面板，该像素电路包括驱动晶体管、存储电容、写入晶体管以及稳压电容，通过稳压电容与存储电容进行并联以实现稳压电容对存储电容的稳压作用，相较于通过薄膜晶体管对存储电容进行稳压，以电容替代对应的薄膜晶体管，不仅可以实现对存储电容的稳压作用，而且简化了像素电路的制作工艺及降低了像素电路的制作成本。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种像素电路及显示面板。
背景技术
显示面板通常包括多个像素电路，该像素电路大多由薄膜晶体管和电容构造而成，其中，一个电容在显示面板中的构造工艺的复杂程度要低于一个薄膜晶体管在显示面板中的构造工艺；同时，一个电容在显示面板中的构造成本也要低于一个薄膜晶体管在显示面板中的构造成本。
因此，有必要提出一种能够降低成本及制作工艺复杂度的像素电路。
需要注意的是，上述关于背景技术的介绍仅仅是为了便于清楚、完整地理解本申请的技术方案。因此，不能仅仅由于其出现在本申请的背景技术中，而认为上述所涉及到的技术方案为本领域所属技术人员所公知。
发明内容
本申请提供一种像素电路及显示面板，以缓解像素电路的制作成本较高及制作工艺复杂的技术问题。
第一方面，本申请提供一种像素电路，其包括驱动晶体管、存储电容、写入晶体管以及稳压电容，存储电容的一端与驱动晶体管的栅极电性连接；写入晶体管的源极/漏极中的一个与存储电容的另一端电性连接，写入晶体管的源极/漏极中的另一个与数据线电性连接，写入晶体管的栅极与扫描线电性连接；稳压电容的一端与存储电容的一端电性连接，稳压电容的另一端与存储电容的另一端电性连接。
在其中一些实施方式中，像素电路还包括第一复位晶体管和第二复位晶体管，第一复位晶体管的源极/漏极中的一个与驱动晶体管的源极/漏极中的一个、第一电源线电性连接，第一复位晶体管的栅极与复位线电性连接，第一复位晶体管的源极/漏极中的一个与稳压电容的另一端电性连接；第二复位晶体管的源极/漏极中的一个与稳压电容的一端电性连接，第二复位晶体管的栅极与第一复位晶体管的栅极电性连接，第二复位晶体管的源极/漏极中的另一个与初始线电性连接。
在其中一些实施方式中，第一复位晶体管的沟道类型与第二复位晶体管的沟道类型相同。
在其中一些实施方式中，像素电路还包括补偿晶体管，补偿晶体管的源极/漏极中的一个与驱动晶体管的源极/漏极中的另一个电性连接，补偿晶体管的栅极与写入晶体管的栅极电性连接，补偿晶体管的源极/漏极中的另一个与驱动晶体管的栅极电性连接。
在其中一些实施方式中，补偿晶体管的沟道类型与写入晶体管的沟道类型相同。
在其中一些实施方式中，像素电路还包括发光控制晶体管和发光器件，发光控制晶体管的源极/漏极中的一个与驱动晶体管的源极/漏极中的另一个电性连接，发光控制晶体管的栅极与发光控制线电性连接；发光器件的阳极与发光控制晶体管的源极/漏极中的另一个电性连接，发光器件的阴极与第二电源线电性连接。
在其中一些实施方式中，像素电路在一帧中的工作过程依次包括初始化阶段、采样阶段以及发光阶段，在初始化阶段中，第一复位晶体管、第二复位晶体管以及驱动晶体管均打开，写入晶体管、补偿晶体管以及发光控制晶体管均关闭，且稳压电容处于充电状态。
在其中一些实施方式中，在采样阶段中，第一复位晶体管、第二复位晶体管、驱动晶体管以及发光控制晶体管均关闭，写入晶体管、补偿晶体管均打开，存储电容、稳压电容均处于充电状态。
在其中一些实施方式中，在发光阶段中，第一复位晶体管、第二复位晶体管、写入晶体管以及补偿晶体管均关闭，驱动晶体管、发光控制晶体管均打开，发光器件处于发光状态，稳压电容对存储电容进行充电。
第二方面，本申请提供一种显示面板，其包括上述至少一实施方式中的像素电路，像素电路阵列分布于显示面板中。
本申请提供的像素电路及显示面板，通过稳压电容与存储电容进行并联以实现稳压电容对存储电容的稳压作用，相较于通过薄膜晶体管对存储电容进行稳压，以电容替代对应的薄膜晶体管，不仅可以实现对存储电容的稳压作用，而且简化了像素电路的制作工艺及降低了像素电路的制作成本。
又，同时由于电容是两端器件，而薄膜晶体管是三端器件，因此，相对于通过薄膜晶体管对存储电容进行稳压，本申请以电容替代对应的薄膜晶体管，还能够节省信号传输线，进一步简化了像素电路的制作工艺及降低了像素电路的制作成本。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为相关技术中像素电路的结构示意图。
图2为本申请实施例提供的像素电路的结构示意图。
图3为图1或者图2所示像素电路的时序示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
上述提及的关于通过薄膜晶体管对存储电容C进行稳压的技术方案，具体如图1所示，该像素电路包括驱动晶体管DTFT、存储电容C、写入晶体管T3、第一复位晶体管T1、第二复位晶体管T2、补偿晶体管T4、发光控制晶体管T6、发光器件D1以及稳压晶体管T5。
驱动晶体管DTFT的源极/漏极中的一个与第一复位晶体管T1的源极/漏极中的一个、第一电源线电性连接，驱动晶体管DTFT的源极/漏极中的另一个与发光控制晶体管T6的源极/漏极中的一个、补偿晶体管T4的源极/漏极中的一个电性连接，发光控制晶体管T6的源极/漏极中的另一个与发光器件D1的阳极电性连接，发光器件D1的阴极与第二电源线电性连接，第一复位晶体管T1的源极/漏极中的另一个与稳压晶体管T5的源极/漏极中的一个、写入晶体管T3的源极/漏极中的一个以及存储电容C的一端电性连接，存储电容C的另一端与驱动晶体管DTFT的栅极、第二复位晶体管T2的源极/漏极中的一个以及补偿晶体管T4的源极/漏极中的另一个电性连接，扫描线与写入晶体管T3的栅极、补偿晶体管T4的栅极电性连接，数据线与写入晶体管T3的源极/漏极中的另一个电性连接，复位线与第一复位晶体管T1的栅极、第二复位晶体管T2的栅极以及稳压晶体管T5的源极/漏极中的另一个电性连接，第二复位晶体管T2的源极/漏极中的另一个与初始线电性连接，发光控制线与发光控制晶体管T6的栅极、稳压晶体管T5的栅极电性连接。
其中，写入晶体管T3的沟道类型与补偿晶体管T4的沟道类型相同。第一复位晶体管T1的沟道类型与第二复位晶体管T2的沟道类型相同。发光控制晶体管T6的沟道类型与稳压晶体管T5的沟道类型相同。
扫描线用于传输扫描信号GAT。数据线用于传输数据信号DATA。复位线用于传输复位信号RST。初始线用于传输初始信号VINT。发光控制线用于传输发光控制信号EM。第一电源线用于传输第一电源信号VDD，第二电源线用于传输第二电源信号VSS，第一电源信号VDD的电位高于第二电源信号VSS的电位。
图1所示像素电路的工作过程请参见图3，该工作过程包括：
初始化阶段P10：复位信号RST、数据信号DATA呈低电平，扫描信号GAT、发光控制信号EM信号呈高电平，此时第一复位晶体管T1、第二复位晶体管T2导通打开，存储电容C的两端电压分别为第一电源信号VDD的电位及初始信号VINT的电位，此时驱动晶体管DTFT导通，发光器件D1不发光。
采样阶段P20：复位信号RST、发光控制信号EM、数据信号DATA呈高电平，扫描信号GAT信号呈低电平，此时写入晶体管T3、补偿晶体管T4导通，存储电容C的两端电压分别为数据信号DATA的电位及第一电源信号VDD的电位与驱动晶体管DTFT的阈值电压Vth之和。
发光阶段P30：复位信号RST、扫描信号GAT信号呈高电平，发光控制信号EM、数据信号DATA呈低电平状态，此时稳压晶体管T5、发光控制晶体管T6导通，通过稳压晶体管T5输入复位信号RST至存储电容C的一端以对存储电容C的一端进行稳压，此时，发光电流通过驱动晶体管DTFT及发光控制晶体管T6驱动发光器件D1发光。
有鉴于上述像素电路通过稳压晶体管T5对存储电容C进行稳压，存在诸多不利因素，本实施例提供了一种像素电路，如图2所示，该像素电路包括驱动晶体管DTFT、存储电容C、写入晶体管T3以及稳压电容C1，存储电容C的一端与驱动晶体管DTFT的栅极电性连接；写入晶体管T3的源极/漏极中的一个与存储电容C的另一端电性连接，写入晶体管T3的源极/漏极中的另一个与数据线电性连接，写入晶体管T3的栅极与扫描线电性连接；稳压电容C1的一端与存储电容C的一端电性连接，稳压电容C1的另一端与存储电容C的另一端电性连接。
可以理解的是，本实施例提供的像素电路，通过稳压电容C1与存储电容C进行并联以实现稳压电容C1对存储电容C的稳压作用，相较于通过稳压晶体管T5对存储电容C进行稳压，以稳压电容C1替代稳压薄膜晶体管，不仅可以实现对存储电容C的稳压作用，而且简化了像素电路的制作工艺及降低了像素电路的制作成本。
又，同时由于稳压电容C1是两端器件，而稳压晶体管T5是三端器件，因此，相对于通过稳压晶体管T5对存储电容C进行稳压，本实施例以稳压电容C1替代稳压薄膜晶体管，还能够节省信号传输线，进一步简化了像素电路的制作工艺及降低了像素电路的制作成本。
在其中一个实施例中，像素电路还包括第一复位晶体管T1和第二复位晶体管T2，第一复位晶体管T1的源极/漏极中的一个与驱动晶体管DTFT的源极/漏极中的一个、第一电源线电性连接，第一复位晶体管T1的栅极与复位线电性连接，第一复位晶体管T1的源极/漏极中的一个与稳压电容C1的另一端电性连接；第二复位晶体管T2的源极/漏极中的一个与稳压电容C1的一端电性连接，第二复位晶体管T2的栅极与第一复位晶体管T1的栅极电性连接，第二复位晶体管T2的源极/漏极中的另一个与初始线电性连接。
需要进行说明的是，在本实施例中，第一复位晶体管T1的栅极、第二复位晶体管T2的栅极共用同一复位线，可以进一步节省信号传输线，进一步简化了像素电路的制作工艺及降低了像素电路的制作成本。
在其中一个实施例中，第一复位晶体管T1的沟道类型与第二复位晶体管T2的沟道类型相同。
需要进行说明的是，第一复位晶体管T1的沟道类型与第二复位晶体管T2的沟道类型相同，能够确保第一复位晶体管T1、第二复位晶体管T2保持同步打开或者关闭。其中，第一复位晶体管T1的沟道类型、第二复位晶体管T2的沟道类型可以但不限于均为P沟道型薄膜晶体管，具体还可以为低温多晶硅薄膜晶体管。
在其中一个实施例中，像素电路还包括补偿晶体管T4，补偿晶体管T4的源极/漏极中的一个与驱动晶体管DTFT的源极/漏极中的另一个电性连接，补偿晶体管T4的栅极与写入晶体管T3的栅极电性连接，补偿晶体管T4的源极/漏极中的另一个与驱动晶体管DTFT的栅极电性连接。
需要进行说明的是，在本实施例中，补偿晶体管T4的栅极、写入晶体管T3的栅极共用同一扫描线，可以进一步节省信号传输线，进一步简化了像素电路的制作工艺及降低了像素电路的制作成本。
在其中一个实施例中，补偿晶体管T4的沟道类型与写入晶体管T3的沟道类型相同。
需要进行说明的是，在本实施例中，补偿晶体管T4的沟道类型与写入晶体管T3的沟道类型相同，能够确保补偿晶体管T4、写入晶体管T3保持同步打开或者关闭。其中，补偿晶体管T4的沟道类型、写入晶体管T3的沟道类型可以但不限于均为P沟道型薄膜晶体管，具体还可以为低温多晶硅薄膜晶体管。
在其中一个实施例中，像素电路还包括发光控制晶体管T6和发光器件D1，发光控制晶体管T6的源极/漏极中的一个与驱动晶体管DTFT的源极/漏极中的另一个电性连接，发光控制晶体管T6的栅极与发光控制线电性连接；发光器件D1的阳极与发光控制晶体管T6的源极/漏极中的另一个电性连接，发光器件D1的阴极与第二电源线电性连接。
需要进行说明的是，在本实施例中，发光控制晶体管T6、驱动晶体管DTFT的沟道类型可以但不限于均为P沟道型薄膜晶体管，具体还可以为低温多晶硅薄膜晶体管。
其中，发光器件D1可以为OLED、Mini-LED、Micro-LED以及QLED中的至少一个。可以根据需要设计同一像素电路驱动多个发光器件D1，该多个发光器件D1可以通过串联和/或并联的进行组合连接。
在其中一个实施例中，请参阅图2、图3，像素电路在一帧中的工作过程依次包括初始化阶段、采样阶段以及发光阶段，在初始化阶段中，第一复位晶体管T1、第二复位晶体管T2以及驱动晶体管DTFT均打开，写入晶体管T3、补偿晶体管T4以及发光控制晶体管T6均关闭，且稳压电容C1处于充电状态。
在其中一个实施例中，在采样阶段中，第一复位晶体管T1、第二复位晶体管T2、驱动晶体管DTFT以及发光控制晶体管T6均关闭，写入晶体管T3、补偿晶体管T4均打开，存储电容C、稳压电容C1均处于充电状态。
在其中一个实施例中，在发光阶段中，第一复位晶体管T1、第二复位晶体管T2、写入晶体管T3以及补偿晶体管T4均关闭，驱动晶体管DTFT、发光控制晶体管T6均打开，发光器件D1处于发光状态，稳压电容C1对存储电容C进行充电。
需要进行说明的是，扫描线用于传输扫描信号GAT。数据线用于传输数据信号DATA。复位线用于传输复位信号RST。初始线用于传输初始信号VINT。发光控制线用于传输发光控制信号EM。第一电源线用于传输第一电源信号VDD，第二电源线用于传输第二电源信号VSS，第一电源信号VDD的电位高于第二电源信号VSS的电位。
图2所示像素电路的工作过程请参见图3，该工作过程包括：
初始化阶段P10：复位信号RST、数据信号DATA呈低电平，扫描信号GAT、发光控制信号EM信号呈高电平，此时第一复位晶体管T1、第二复位晶体管T2导通打开，存储电容C的两端电压分别为第一电源信号VDD的电位及初始信号VINT的电位，同时为稳压电容C1充电，此时驱动晶体管DTFT导通，发光器件D1不发光。
采样阶段P20：复位信号RST、发光控制信号EM、数据信号DATA呈高电平，扫描信号GAT信号呈低电平，此时写入晶体管T3、补偿晶体管T4导通，存储电容C、稳压电容C1的两端电压分别为数据信号DATA的电位、第一电源信号VDD的电位与驱动晶体管DTFT的阈值电压Vth之和。
发光阶段P30：复位信号RST、扫描信号GAT信号呈高电平，发光控制信号EM、数据信号DATA呈低电平状态，此时发光控制晶体管T6导通，发光电流通过驱动晶体管DTFT及发光控制晶体管T6驱动发光器件D1发光；与此同时，稳压电容C1可以对存储电容C进行充电，以稳定存储电容C的两端电压。
在其中一个实施例中，本实施例提供一种显示面板，其包括上述至少一实施例中的像素电路，像素电路阵列分布于显示面板中。
可以理解的是，本实施例提供的显示面板，通过稳压电容C1与存储电容C进行并联以实现稳压电容C1对存储电容C的稳压作用，相较于通过稳压晶体管T5对存储电容C进行稳压，以稳压电容C1替代稳压晶体管T5，不仅可以实现对存储电容C的稳压作用，而且简化了像素电路的制作工艺及降低了像素电路的制作成本。
又，同时由于稳压电容C1是两端器件，而稳压晶体管T5是三端器件，因此，相对于通过稳压晶体管T5对存储电容C进行稳压，本实施例以稳压电容C1替代稳压晶体管T5，还能够节省信号传输线，进一步简化了像素电路的制作工艺及降低了像素电路的制作成本。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的像素电路及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种像素电路，其特征在于，包括：
驱动晶体管；
存储电容，所述存储电容的一端与所述驱动晶体管的栅极电性连接；
写入晶体管，所述写入晶体管的源极/漏极中的一个与所述存储电容的另一端电性连接，所述写入晶体管的源极/漏极中的另一个与数据线电性连接，所述写入晶体管的栅极与扫描线电性连接；以及
稳压电容，所述稳压电容的一端与所述存储电容的一端电性连接，所述稳压电容的另一端与所述存储电容的另一端电性连接。
2.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括：
第一复位晶体管，所述第一复位晶体管的源极/漏极中的一个与所述驱动晶体管的源极/漏极中的一个、第一电源线电性连接，所述第一复位晶体管的栅极与复位线电性连接，所述第一复位晶体管的源极/漏极中的一个与所述稳压电容的另一端电性连接；和
第二复位晶体管，所述第二复位晶体管的源极/漏极中的一个与所述稳压电容的一端电性连接，所述第二复位晶体管的栅极与所述第一复位晶体管的栅极电性连接，所述第二复位晶体管的源极/漏极中的另一个与初始线电性连接。
3.根据权利要求2所述的像素电路，其特征在于，所述第一复位晶体管的沟道类型与所述第二复位晶体管的沟道类型相同。
4.根据权利要求2所述的像素电路，其特征在于，所述像素电路还包括补偿晶体管，所述补偿晶体管的源极/漏极中的一个与所述驱动晶体管的源极/漏极中的另一个电性连接，所述补偿晶体管的栅极与所述写入晶体管的栅极电性连接，所述补偿晶体管的源极/漏极中的另一个与所述驱动晶体管的栅极电性连接。
5.根据权利要求4所述的像素电路，其特征在于，所述补偿晶体管的沟道类型与所述写入晶体管的沟道类型相同。
6.根据权利要求4所述的像素电路，其特征在于，所述像素电路还包括：
发光控制晶体管，所述发光控制晶体管的源极/漏极中的一个与所述驱动晶体管的源极/漏极中的另一个电性连接，所述发光控制晶体管的栅极与发光控制线电性连接；和
发光器件，所述发光器件的阳极与所述发光控制晶体管的源极/漏极中的另一个电性连接，所述发光器件的阴极与第二电源线电性连接。
7.根据权利要求6所述的像素电路，其特征在于，所述像素电路在一帧中的工作过程依次包括初始化阶段、采样阶段以及发光阶段，在所述初始化阶段中，所述第一复位晶体管、所述第二复位晶体管以及所述驱动晶体管均打开，所述写入晶体管、所述补偿晶体管以及所述发光控制晶体管均关闭，且所述稳压电容处于充电状态。
8.根据权利要求7所述的像素电路，其特征在于，在所述采样阶段中，所述第一复位晶体管、所述第二复位晶体管、所述驱动晶体管以及所述发光控制晶体管均关闭，所述写入晶体管、所述补偿晶体管均打开，所述存储电容、所述稳压电容均处于充电状态。
9.根据权利要求8所述的像素电路，其特征在于，在所述发光阶段中，所述第一复位晶体管、所述第二复位晶体管、所述写入晶体管以及所述补偿晶体管均关闭，所述驱动晶体管、所述发光控制晶体管均打开，所述发光器件处于发光状态，所述稳压电容对所述存储电容进行充电。
10.一种显示面板，其特征在于，包括如权利要求1至9任一项所述的像素电路，所述像素电路阵列分布于所述显示面板中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210287249.XA CN114677947A (zh) | 2022-03-22 | 2022-03-22 | 像素电路及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210287249.XA CN114677947A (zh) | 2022-03-22 | 2022-03-22 | 像素电路及显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114677947A true CN114677947A (zh) | 2022-06-28 |
Family
ID=82073378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210287249.XA Pending CN114677947A (zh) | 2022-03-22 | 2022-03-22 | 像素电路及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114677947A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1620206A (zh) * | 2004-06-14 | 2005-05-25 | 友达光电股份有限公司 | 像素单元及其修补方法、电致发光装置及其修补方法 |
| CN203085136U (zh) * | 2013-02-04 | 2013-07-24 | 四川虹视显示技术有限公司 | 有机发光显示屏薄膜晶体管像素驱动电路 |
| CN104376813A (zh) * | 2013-11-26 | 2015-02-25 | 苹果公司 | 用于显示器像素单元阈值电压补偿电路的电容器结构 |
| CN105206220A (zh) * | 2014-06-13 | 2015-12-30 | 京东方科技集团股份有限公司 | 像素驱动电路、驱动方法、阵列基板及显示装置 |
| US20200161400A1 (en) * | 2018-11-21 | 2020-05-21 | Samsung Display Co., Ltd. | Display device |
| CN111653247A (zh) * | 2020-06-09 | 2020-09-11 | 武汉华星光电技术有限公司 | 像素驱动电路及显示面板 |
| CN111653577A (zh) * | 2020-06-16 | 2020-09-11 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
| CN112365844A (zh) * | 2020-12-09 | 2021-02-12 | 武汉华星光电半导体显示技术有限公司 | 像素驱动电路及显示面板 |
-
2022
- 2022-03-22 CN CN202210287249.XA patent/CN114677947A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1620206A (zh) * | 2004-06-14 | 2005-05-25 | 友达光电股份有限公司 | 像素单元及其修补方法、电致发光装置及其修补方法 |
| CN203085136U (zh) * | 2013-02-04 | 2013-07-24 | 四川虹视显示技术有限公司 | 有机发光显示屏薄膜晶体管像素驱动电路 |
| CN104376813A (zh) * | 2013-11-26 | 2015-02-25 | 苹果公司 | 用于显示器像素单元阈值电压补偿电路的电容器结构 |
| CN105206220A (zh) * | 2014-06-13 | 2015-12-30 | 京东方科技集团股份有限公司 | 像素驱动电路、驱动方法、阵列基板及显示装置 |
| US20200161400A1 (en) * | 2018-11-21 | 2020-05-21 | Samsung Display Co., Ltd. | Display device |
| CN111653247A (zh) * | 2020-06-09 | 2020-09-11 | 武汉华星光电技术有限公司 | 像素驱动电路及显示面板 |
| CN111653577A (zh) * | 2020-06-16 | 2020-09-11 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
| CN112365844A (zh) * | 2020-12-09 | 2021-02-12 | 武汉华星光电半导体显示技术有限公司 | 像素驱动电路及显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11436978B2 (en) | Pixel circuit and display device | |
| CN111508422B (zh) | 像素电路及其驱动方法、显示面板 | |
| US11393373B2 (en) | Gate drive circuit and drive method thereof, display device and control method thereof | |
| US11094260B2 (en) | Pixel circuit, display panel, display device, and driving method | |
| US12020632B2 (en) | Display panel and display device | |
| CN111223447A (zh) | 一种像素电路和显示面板 | |
| CN111179820A (zh) | 一种像素电路及显示面板 | |
| CN110322842B (zh) | 一种像素驱动电路及显示装置 | |
| US11114035B2 (en) | Pixel circuit and display device | |
| CN114005400A (zh) | 像素电路和显示面板 | |
| US11790844B2 (en) | Pixel circuit, display panel, and display apparatus | |
| US11869429B2 (en) | Display panel and driving method therefor, and display device | |
| CN111489703B (zh) | 一种像素电路及其驱动方法和显示面板 | |
| CN114220839A (zh) | 显示面板 | |
| US20230178008A1 (en) | Display panel and display device | |
| CN112951159A (zh) | 像素电路、像素驱动方法、显示基板和显示装置 | |
| CN114023237B (zh) | 像素电路和显示面板 | |
| CN114999401A (zh) | 像素驱动电路及其驱动方法、显示面板 | |
| CN113593469A (zh) | 像素电路及显示面板 | |
| CN114005396B (zh) | 像素电路和显示面板 | |
| CN114677947A (zh) | 像素电路及显示面板 | |
| CN115472120A (zh) | 像素电路及其驱动方法、显示面板 | |
| CN112435624B (zh) | 像素驱动电路、像素驱动电路的驱动方法和显示面板 | |
| CN114067736A (zh) | 一种像素电路及其驱动方法、显示面板和显示装置 | |
| CN115294939A (zh) | 像素电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |