CN114676004A - 一种基于fpga的adc芯片的动态指标测量系统及方法 - Google Patents
一种基于fpga的adc芯片的动态指标测量系统及方法 Download PDFInfo
- Publication number
- CN114676004A CN114676004A CN202210141282.1A CN202210141282A CN114676004A CN 114676004 A CN114676004 A CN 114676004A CN 202210141282 A CN202210141282 A CN 202210141282A CN 114676004 A CN114676004 A CN 114676004A
- Authority
- CN
- China
- Prior art keywords
- module
- data
- adc chip
- adc
- index
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种基于FPGA的ADC动态指标测量系统及方法，用于解决传统方式中频繁需要人工介入，并且测试速度缓慢的问题，该系统在测量期间只需简单操作，即可实现对ADC动态指标的测量和显示，能够有效缩短测量时间。测量系统包括上位机、软件模块和硬件逻辑模块，上位机用于测量系统控制参数的下发及参数指标的动态观测；软件模块基于Microblaze软核或ARM硬核实现，包括ADC芯片配置模块和ADC指标计算模块；硬件逻辑模块利用FPGA的逻辑资源实现，包括时钟分发模块、IO传输模块、数据缓冲转换模块、自检信号产生模块、数据预处理模块和RAM存储控制模块。
Description
技术领域
本发明涉及雷达信号分析和测试技术领域，具体涉及一种基于FPGA的ADC芯片的动态指标测量系统及方法。
背景技术
当前在雷达信号采集系统领域中，雷达信号采集系统主要采用ADC结合FPGA的系统架构对雷达信号进行采集和预处理。在采集系统开发与测试过程中，经常需要对ADC的动态指标进行测量与分析。传统方法是工程师利用FPGA开发调试软件在线抓取ADC采集的数据，对数据进行初步处理，然后导入MATLAB，利用MATLAB进行指标分析，测试流程如图1所示。
这种方式存在的主要问题是测试速度慢，当需要测试多组数据时，需要测试人员频繁操作，极其耗费时间和精力，出错率高。
发明内容
有鉴于此，本发明提供了一种基于FPGA的ADC芯片的动态指标测量系统及方法，能够解决测试速度慢，需要测试人员频繁操作，出错率高的技术问题。
为了解决上述技术问题，本发明是这样实现的。
一种基于FPGA的ADC动态指标测量系统，所述系统包括：所述基于FPGA的ADC芯片的动态指标测量系统，包括上位机、软件模块及硬件逻辑模块；
所述上位机用于下发指令信息，并对计算出的ADC芯片指标进行动态显示；所述上位机通过外部传输接口与所述硬件逻辑模块进行交互；
所述软件模块接收所述硬件逻辑模块的处理结果数据，并将运算完成后的数据发送给所述硬件逻辑模块；所述软件模块用于配置ADC芯片以及对ADC的指标进行运算；
所述硬件逻辑模块接收所述上位机的控制信息、以及所述软件模块的运算结果，用于进行数据转发和数据预处理。
优选地，所述软件模块包括ADC芯片配置模块及ADC芯片指标计算模块；所述ADC芯片配置模块用于设置所述ADC芯片的寄存器配置参数，以及控制所述ADC芯片的工作模式，将配置参数经过硬件逻辑模块转发给ADC芯片；所述ADC芯片指标计算模块用于读取所述硬件逻辑模块中存储的预处理后的数据，对所述ADC芯片的指标进行计算，将计算结果经过硬件逻辑模块转发给上位机。
优选地，所述ADC芯片的指标包括无杂散动态范围SFDR、总谐波失真YHD、信纳比SINAD、信噪比和有效位数。
优选地，所述软件模块与所述硬件逻辑模块之间通过AXI总线相连。
优选地，所述硬件逻辑模块包括时钟分发模块、IO传输模块、数据缓冲转换模块、自检信号产生模块、数据预处理模块和RAM存储控制模块；
所述时钟分发模块将FPGA外部时钟转换成内部时钟并分发内部时钟，所述时钟分发模块将内部时钟分发给硬件逻辑模块中的其他模块；
所述IO传输模块接收上位机下发的指令信息和所述软件模块发送的运算结果，并将计算出的ADC芯片指标数据传输给上位机；
所述数据缓冲转换模块利用IBUFDS差分信号缓冲器和IDDR单端双沿转换器将ADC芯片输出的原始信号进行转换处理，与内部采样时钟进行同步，输出同步后的ADC信号；
所述自检信号产生模块用于产生自检信号，用于对所述动态指标测量系统进行自检，对所述动态指标测量系统的输出ADC指标进行校准；
所述数据预处理模块用于接收来自数据缓冲转换模块或自检信号产生模块的信号，并依据通过IO传输模块设置的模式信息，将自检信号或ADC芯片采集到的原始数据进行预处理，预处理包括定点数到浮点数的转换和FFT处理；
所述RAM存储控制模块用于将预处理后的数据存入RAM，由所述ADC芯片指标计算模块从RAM中读取所述预处理后的数据，以进行ADC芯片的指标的计算。
一种基于FPGA的ADC动态指标测量方法，所述方法基于如前所述系统，所述方法包括：
步骤S31：ADC芯片将采集到的模拟信号转换成数字信号送入FPGA，然后利用IBUFDS差分信号缓冲器和IDDR单端双沿转换器进行初步转换处理；
步骤S32：上位机下发模式控制命令，对测量系统的工作模式进行选择，获取原始数据；所述工作模式包括测量模式、自检模式；在测量模式下原始数据来源于ADC芯片，在自检模式下原始数据来源于自检模块产生的数据；
步骤S33：将选择的所述原始数据进行定点数到浮点数的处理；
步骤S34：将浮点型数据进行FFT处理；
步骤S35：将完成FFT处理的实部和虚部数据按照FFT点数送入RAM存储器，再向软件模块发送FFT处理完成信号，通知所述软件模块读取RAM中存储的数据并进行计算，所述软件模块完成指标计算后，再向RAM存储控制模块发送计算完成信号，通知所述RAM存储控制模块继续向RAM中存储数据；
步骤S36：所述ADC芯片指标计算模块按照ADC指标的计算公式进行指标计算；
步骤S37：将计算完成的指标数据通过数据接口送入上位机，实现指标的动态显示。
有益效果：
本发明测量期间只需简单操作，即可实现对ADC动态指标的测量和显示，能够有效缩短测量时间，测量精度高、准确率高。
附图说明
图1为现有技术的测量方法的流程示意图；
图2为本发明的基于FPGA的ADC动态指标测量系统结构示意图；
图3为本发明的基于FPGA的ADC动态指标测量方法流程示意图。
具体实施方式
下面结合附图和实施例，对本发明进行详细描述。
如图2所示，本发明使用FPGA构建针对ADC芯片的动态指标测量系统，在FPGA上实现整个测量系统，ADC芯片是被测量芯片。
所述基于FPGA的ADC芯片的动态指标测量系统，包括上位机、软件模块及硬件逻辑模块。
所述上位机用于下发指令信息，并对计算出的ADC芯片指标进行动态显示；所述上位机通过外部传输接口与所述硬件逻辑模块进行交互。
所述软件模块接收所述硬件逻辑模块的处理结果数据，并将运算完成后的数据发送给所述硬件逻辑模块；所述软件模块用于配置ADC芯片以及对ADC的指标进行运算。
所述硬件逻辑模块接收所述上位机的控制信息、以及所述软件模块的运算结果，用于进行数据转发和数据预处理。
本实施例中，所述上位机将计算出的ADC芯片指标结果进行动态显示，所述软件模块可以利用Microblaze软核或ARM硬核实现。
进一步地，所述指令信息包括但不限于自检指令、开始测量指令、ADC通道选择指令。所述上位机还用于下发测量系统控制参数。
进一步地，所述软件模块包括ADC芯片配置模块及ADC芯片指标计算模块，所述ADC芯片配置模块用于设置所述ADC芯片的寄存器配置参数，以及控制所述ADC芯片的工作模式，将配置参数经过硬件逻辑模块转发给ADC芯片。所述ADC芯片指标计算模块用于读取所述硬件逻辑模块中存储的预处理后的数据，对所述ADC芯片的指标进行计算，将计算结果经过硬件逻辑模块转发给上位机。所述ADC芯片的指标包括但不限于无杂散动态范围SFDR、总谐波失真YHD、信纳比SINAD、信噪比和有效位数。
所述软件模块与所述硬件逻辑模块之间通过AXI总线相连。
进一步地，所述硬件逻辑模块包括时钟分发模块、IO传输模块、数据缓冲转换模块、自检信号产生模块、数据预处理模块和RAM存储控制模块。所述硬件逻辑模块基于FPGA的硬件逻辑资源实现。
所述时钟分发模块将FPGA外部时钟转换成内部时钟并分发内部时钟，所述时钟分发模块将内部时钟分发给硬件逻辑模块中的其他模块。
所述IO传输模块接收上位机下发的指令信息和所述软件模块发送的运算结果，并将计算出的ADC芯片指标数据传输给上位机。
所述数据缓冲转换模块利用IBUFDS差分信号缓冲器和IDDR单端双沿转换器将ADC芯片输出的原始信号进行转换处理，与内部采样时钟进行同步，输出同步后的ADC信号。
所述自检信号产生模块用于产生自检信号，用于对所述动态指标测量系统进行自检，对所述动态指标测量系统的输出ADC指标进行校准。
所述数据预处理模块用于接收来自数据缓冲转换模块或自检信号产生模块的信号，并依据通过IO传输模块设置的模式信息，将自检信号或ADC芯片采集到的原始数据进行预处理，预处理包括定点数到浮点数的转换和FFT处理。
所述RAM存储控制模块用于将预处理后的数据存入RAM，由所述ADC芯片指标计算模块从RAM中读取所述预处理后的数据，以进行ADC芯片的指标的计算。
如图3所示，本发明提供一种基于FPGA的ADC动态指标测量方法，所述方法基于如前所述基于FPGA的ADC动态指标测量系统，所述方法包括：
步骤S31：ADC芯片将采集到的模拟信号转换成数字信号送入FPGA，然后利用IBUFDS差分信号缓冲器和IDDR单端双沿转换器进行初步转换处理；
步骤S32：上位机下发模式控制命令，对测量系统的工作模式进行选择，获取原始数据；所述工作模式包括测量模式、自检模式；在测量模式下原始数据来源于ADC芯片，在自检模式下原始数据来源于自检模块产生的数据；
步骤S33：将选择的所述原始数据进行定点数到浮点数的处理；
步骤S34：将浮点型数据进行FFT处理；
步骤S35：将完成FFT处理的实部和虚部数据按照FFT点数送入RAM存储器，再向软件模块发送FFT处理完成信号，通知所述软件模块读取RAM中存储的数据并进行计算，所述软件模块完成指标计算后，再向RAM存储控制模块发送计算完成信号，通知所述RAM存储控制模块继续向RAM中存储数据；
步骤S36：所述ADC芯片指标计算模块按照ADC指标的计算公式进行指标计算；
步骤S37：将计算完成的指标数据通过数据接口送入上位机，实现指标的动态显示。
本实施例中，该ADC动态指标测量方法可单独用于采集系统ADC指标的测试，亦可作为完整采集系统FPGA程序的一个模块来进行采集系统测量指标的实时监测。
通过对测量结果的分析，与原方法相比测量误差可接受。由此可以得出结论，在测量误差可接受的情况下，该ADC指标测量方法可以有效缩短测量时间。
进一步地，系统为雷达信号采集系统，采用XC7K325T-2FFG900I型FPGA为主控芯片，外部使用AD9467为采集ADC芯片，具有PCIe接口用于数据的传输。
以上的具体实施例仅描述了本发明的设计原理，该描述中的部件形状，名称可以不同，不受限制。所以，本发明领域的技术人员可以对前述实施例记载的技术方案进行修改或等同替换；而这些修改和替换未脱离本发明创造宗旨和技术方案，均应属于本发明的保护范围。
Claims (6)
1.一种基于FPGA的ADC芯片的动态指标测量系统，其特征在于，所述基于FPGA的ADC芯片的动态指标测量系统，包括上位机、软件模块及硬件逻辑模块；
所述上位机用于下发指令信息，并对计算出的ADC芯片指标进行动态显示；所述上位机通过外部传输接口与所述硬件逻辑模块进行交互；
所述软件模块接收所述硬件逻辑模块的处理结果数据，并将运算完成后的数据发送给所述硬件逻辑模块；所述软件模块用于配置ADC芯片以及对ADC的指标进行运算；
所述硬件逻辑模块接收所述上位机的控制信息、以及所述软件模块的运算结果，用于进行数据转发和数据预处理。
2.如权利要求1所述的系统，其特征在于，所述软件模块包括ADC芯片配置模块及ADC芯片指标计算模块；所述ADC芯片配置模块用于设置所述ADC芯片的寄存器配置参数，以及控制所述ADC芯片的工作模式，将配置参数经过硬件逻辑模块转发给ADC芯片；所述ADC芯片指标计算模块用于读取所述硬件逻辑模块中存储的预处理后的数据，对所述ADC芯片的指标进行计算，将计算结果经过硬件逻辑模块转发给上位机。
3.如权利要求2所述的系统，其特征在于，所述ADC芯片的指标包括无杂散动态范围SFDR、总谐波失真YHD、信纳比SINAD、信噪比和有效位数。
4.如权利要求3所述的系统，其特征在于，所述软件模块与所述硬件逻辑模块之间通过AXI总线相连。
5.如权利要求4所述的系统，其特征在于，所述硬件逻辑模块包括时钟分发模块、IO传输模块、数据缓冲转换模块、自检信号产生模块、数据预处理模块和RAM存储控制模块；
所述时钟分发模块将FPGA外部时钟转换成内部时钟并分发内部时钟，所述时钟分发模块将内部时钟分发给硬件逻辑模块中的其他模块；
所述IO传输模块接收上位机下发的指令信息和所述软件模块发送的运算结果，并将计算出的ADC芯片指标数据传输给上位机；
所述数据缓冲转换模块利用IBUFDS差分信号缓冲器和IDDR单端双沿转换器将ADC芯片输出的原始信号进行转换处理，与内部采样时钟进行同步，输出同步后的ADC信号；
所述自检信号产生模块用于产生自检信号，用于对所述动态指标测量系统进行自检，对所述动态指标测量系统的输出ADC指标进行校准；
所述数据预处理模块用于接收来自数据缓冲转换模块或自检信号产生模块的信号，并依据通过IO传输模块设置的模式信息，将自检信号或ADC芯片采集到的原始数据进行预处理，预处理包括定点数到浮点数的转换和FFT处理；
所述RAM存储控制模块用于将预处理后的数据存入RAM，由所述ADC芯片指标计算模块从RAM中读取所述预处理后的数据，以进行ADC芯片的指标的计算。
6.一种基于FPGA的ADC动态指标测量方法，所述方法基于如权利要求1-5中任一所述系统，所述方法包括：
步骤S31：ADC芯片将采集到的模拟信号转换成数字信号送入FPGA，然后利用IBUFDS差分信号缓冲器和IDDR单端双沿转换器进行初步转换处理；
步骤S32：上位机下发模式控制命令，对测量系统的工作模式进行选择，获取原始数据；所述工作模式包括测量模式、自检模式；在测量模式下原始数据来源于ADC芯片，在自检模式下原始数据来源于自检模块产生的数据；
步骤S33：将选择的所述原始数据进行定点数到浮点数的处理；
步骤S34：将浮点型数据进行FFT处理；
步骤S35：将完成FFT处理的实部和虚部数据按照FFT点数送入RAM存储器，再向软件模块发送FFT处理完成信号，通知所述软件模块读取RAM中存储的数据并进行计算，所述软件模块完成指标计算后，再向RAM存储控制模块发送计算完成信号，通知所述RAM存储控制模块继续向RAM中存储数据；
步骤S36：所述ADC芯片指标计算模块按照ADC指标的计算公式进行指标计算；
步骤S37：将计算完成的指标数据通过数据接口送入上位机，实现指标的动态显示。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210141282.1A CN114676004A (zh) | 2022-02-16 | 2022-02-16 | 一种基于fpga的adc芯片的动态指标测量系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210141282.1A CN114676004A (zh) | 2022-02-16 | 2022-02-16 | 一种基于fpga的adc芯片的动态指标测量系统及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114676004A true CN114676004A (zh) | 2022-06-28 |
Family
ID=82073105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210141282.1A Pending CN114676004A (zh) | 2022-02-16 | 2022-02-16 | 一种基于fpga的adc芯片的动态指标测量系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114676004A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116208155A (zh) * | 2023-05-06 | 2023-06-02 | 成都芯盟微科技有限公司 | 一种高速高精度adc芯片的量产测试系统及测试方法 |
-
2022
- 2022-02-16 CN CN202210141282.1A patent/CN114676004A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116208155A (zh) * | 2023-05-06 | 2023-06-02 | 成都芯盟微科技有限公司 | 一种高速高精度adc芯片的量产测试系统及测试方法 |
| CN116208155B (zh) * | 2023-05-06 | 2023-09-01 | 成都芯盟微科技有限公司 | 一种高速高精度adc芯片的量产测试系统及测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4021159B2 (ja) | 測定機器 | |
| CN204886925U (zh) | 数模转换器全码测试模块和数模转换器全码测试系统 | |
| US20200379036A1 (en) | Test apparatus | |
| CN112612656A (zh) | 用于数字化核脉冲处理器的在线式调试系统 | |
| CN114676004A (zh) | 一种基于fpga的adc芯片的动态指标测量系统及方法 | |
| CN102928772A (zh) | 时序测试系统及其测试方法 | |
| EP3540447A1 (en) | Test and measurement management | |
| CN101701869B (zh) | 一种适于控制锥齿轮啮合质量的便携式传动噪声测试仪 | |
| US20200379030A1 (en) | Test apparatus | |
| CN110262440B (zh) | 轨道车辆牵引系统用数据监控采集系统及方法 | |
| CN114184941A (zh) | 一种针对含有adc芯片的模块的测试系统及方法 | |
| CN112305511B (zh) | 一种雷达接收机数字基带信号录取分析系统和方法 | |
| CN204886928U (zh) | 基于pcie总线的微小时间间隔数据采集装置 | |
| CN113341296A (zh) | 一种基于ate的soc芯片测试方法 | |
| CN102058430B (zh) | 多参数监护仪自动测试装置及测试方法 | |
| CN112067870B (zh) | 一种基于fpga的示波器参数自动测量装置及方法 | |
| CN215813847U (zh) | 一种dcs系统实时性测试装置 | |
| US11275104B2 (en) | Test apparatus | |
| CN201060250Y (zh) | 数字式交直流局部放电检测装置 | |
| CN208459563U (zh) | 水电机组调速器静态性能测试系统 | |
| Fang et al. | Research on sine dynamic torque measuring system | |
| CN112462248A (zh) | 一种测试信号输出系统及其使用方法 | |
| CN212009547U (zh) | 一种ad芯片验证系统 | |
| Pan et al. | A reconfigurable PCB test system based on VI | |
| CN113068450B (zh) | 一种脉冲调制波形参数自动测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 100081 Room 401, science and technology building, building 683, zone 2, No.5 Zhongguancun South Street, Haidian District, Beijing Applicant after: BIT RACO ELECTRONIC INFORMATION TECHNOLOGY CO.,LTD. Applicant after: Beijing Institute of Technology Leike Aerospace Information Technology Co.,Ltd. Address before: 100081 Room 401, science and technology building, building 683, zone 2, No.5 Zhongguancun South Street, Haidian District, Beijing Applicant before: BIT RACO ELECTRONIC INFORMATION TECHNOLOGY CO.,LTD. Applicant before: BEIJING RACO RADAR TECHNOLOGY RESEARCH INSTITUTE Co.,Ltd. |
|
| CB02 | Change of applicant information |