CN114664641A - 形成半导体构造的方法 - Google Patents

形成半导体构造的方法 Download PDF

Info

Publication number
CN114664641A
CN114664641A CN202110448281.7A CN202110448281A CN114664641A CN 114664641 A CN114664641 A CN 114664641A CN 202110448281 A CN202110448281 A CN 202110448281A CN 114664641 A CN114664641 A CN 114664641A
Authority
CN
China
Prior art keywords
substrate
patterned photoresist
top surface
dielectric layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110448281.7A
Other languages
English (en)
Inventor
陈廷睿
陈治棻
游本杰
谢东喜
谢江河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN114664641A publication Critical patent/CN114664641A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种形成半导体构造的方法。所述方法包括在衬底的顶表面之上形成图案化光刻胶。所述方法包括使用图案化光刻胶对衬底的第一部分进行掺杂。所述方法包括使用包含氟化物的气体移除图案化光刻胶，其中在移除图案化光刻胶之后，来自气体的氟化物残留物存留在衬底的顶表面上。所述方法包括使用一氧化二氮对衬底进行处理，以移除氟化物残留物。

Description

形成半导体构造的方法
技术领域
本公开实施例是有关一种形成半导体构造的方法。
背景技术
半导体构造(semiconductor arrangement)用于例如移动电话、膝上型计算机(laptop)、台式计算机(desktop)、平板电脑(tablet)、手表、游戏系统及各种其他工业、商业及消费性电子元件(consumer electronic)等众种电子装置。半导体构造一般包括半导体部分及形成在半导体部分内部的配线部分。
发明内容
本公开实施例提供一种形成半导体构造的方法。所述方法包括在衬底的顶表面之上形成图案化光刻胶。所述方法包括使用所述图案化光刻胶对所述衬底的第一部分进行掺杂。所述方法包括使用包含氟化物的气体移除所述图案化光刻胶，其中在移除所述图案化光刻胶之后，来自所述气体的氟化物残留物存留在所述衬底的所述顶表面上。所述方法包括使用一氧化二氮对所述衬底进行处理，以移除所述氟化物残留物。
本公开实施例提供一种形成半导体构造的方法。所述方法包括从衬底的顶表面移除图案化光刻胶。所述方法包括将所述衬底转移到晶片存储装置。所述方法包括：将所述衬底从所述晶片存储装置转移到第一腔室。所述方法包括在所述第一腔室中，在所述衬底的所述顶表面之上形成第一介电层。所述方法包括将所述衬底从所述第一腔室转移到所述晶片存储装置。
本公开实施例提供一种形成半导体构造的方法。所述方法包括使用包含氟化物的气体从衬底的顶表面移除图案化光刻胶，其中在移除所述图案化光刻胶之后，来自所述图案化光刻胶的聚合物残留物存留在所述衬底的所述顶表面上，且在移除所述图案化光刻胶之后，来自所述气体的氟化物残留物存留在所述衬底的所述顶表面上。所述方法包括将所述衬底转移到清洁槽。所述方法包括在所述清洁槽中对所述衬底的所述顶表面进行清洁，以移除所述聚合物残留物。所述方法包括将所述衬底转移到腔室。所述方法包括在所述腔室中使用一氧化二氮对所述衬底进行处理，以移除所述氟化物残留物。
附图说明
结合附图阅读以下详细说明，会最好地理解本公开的方面。注意，根据本行业中的标准惯例，各种特征并未按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
图1到图18示出根据一些实施例的处于制作的不同阶段处的半导体构造的剖视图。
图19到图22示出根据一些实施例的半导体构造在制作期间的移动。
图23示出根据一些实施例的在腔室中对半导体构造的处理。
图24示出根据一些实施例的处于制作期间的半导体构造的剖视图。
图25示出根据一些实施例的半导体构造在制作期间的移动。
图26到图34示出根据一些实施例的处于制作的不同阶段处的半导体构造的剖视图。
图35是示出根据一些实施例的形成半导体构造的方法的流程图。
图36是示出根据一些实施例的形成半导体构造的方法的流程图。
图37是示出根据一些实施例的形成半导体构造的方法的流程图。
图38示出根据一些实施例的示例性计算机可读介质，其中可包括被配置成实施本文陈述的规定中的一者或多者的处理器可执行指令。
[符号的说明]
100、3400：半导体构造
102：衬底
202：第一光刻胶
302：第一图案化光刻胶
304：第一开口
402：沟槽
602：隔离结构
602A：第一隔离结构
602B：第二隔离结构
702：第二光刻胶
802：第二图案化光刻胶
804：第二开口
806、3002：第一部分
902：第一掺杂区
1102：第三光刻胶
1202：第三图案化光刻胶
1204：第三开口
1206、3004：第二部分
1302：第二掺杂区
1302A、1302B、1702A、1702B：掺杂区
1502：第四光刻胶
1602：第四图案化光刻胶
1604：第四开口
1606：第三部分
1702：第三掺杂区
1802：第一腔室
1902：晶片存储装置
2002：清洁槽
2202：第二腔室
2302：处理材料
2304：排放管
2306：氟化物内容物
2308：阻挡板
2310：喷淋头
2312：加热器
2402：第一介电层
2602：第五光刻胶
2702：第五图案化光刻胶
2704：第五开口
2802：第六开口
2902：第二组件
2904：第一组件
3202：第二介电层
3302：第二导电结构
3304：第一导电结构
3306：方向
3308：部分
3310：中心区
3312：侧部区
3402：第三介电层
3500、3600、3700、3802：方法
3502、3504、3506、3508、3602、3604、3606、3608、3610、3702、3704、3706、3708、3710：步骤
3800：实施例
3804：处理器可执行的计算机指令
3806：计算机可读数据
3808：计算机可读介质
具体实施方式
以下公开内容提供用于实施所提供主题的不同特征的若干不同的实施例或实例。以下阐述组件及构造的具体实例以简化本公开。当然，这些仅为实例而非旨在进行限制。举例来说，在以下说明中，在第二特征之上或第二特征上形成第一特征可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成附加特征从而使得第一特征与第二特征可不直接接触的实施例。另外，本公开在各种实例中可重复使用参考编号或字母。此种重复使用是出于简洁及清晰的目的，而自身并不表示所论述的各种实施例或配置之间的关系。
此外，为易于说明，本文中可能使用例如“在…之下(beneath)”、“在…下方(below)”、“下部的(lower)”、“在…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与其他元件或特征的关系。所述空间相对性用语旨在除图中所示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
一些实施例涉及一种形成半导体构造的方法。根据一些实施例，使用包含氟化物的气体从衬底的顶表面移除图案化光刻胶。在移除图案化光刻胶之后，来自气体的氟化物残留物存留在衬底的顶表面上。使用处理材料(例如，一氧化二氮(nitrous oxide)或其它合适的材料中的至少一者)对衬底进行处理，以移除氟化物残留物。在使用处理材料对衬底进行处理之后，在衬底之上形成第一介电层。与在衬底之上形成第一介电层之前不对衬底进行处理而形成的一些半导体构造相比，在形成第一介电层之前使用处理材料对衬底进行处理会减少第一介电层与衬底之间的界面处的氟化物离子的数目。与在衬底之上形成第一介电层之前不对衬底进行处理而形成的一些半导体构造相比，在形成第一介电层之前使用处理材料对衬底进行处理会增加由半导体构造进行感测、检测或转换成电子中的至少一种操作而得到的辐射量。在一些实施例中，半导体构造包括光学元件。在一些实施例中，半导体构造作为例如以下中的至少一者等传感器进行操作：光学传感器、图像传感器、接近传感器或其他类型的传感器。由于进行感测、检测或转换成电子中的至少一种操作得到的辐射量的增加，因此半导体构造相比于其他光学元件和/或传感器更高效地进行操作，例如需要更少的功率、在相对低的光照情况下更有效、提供更高的分辨率等。
图1到图18是根据一些实施例的半导体构造100的剖视图。在一些实施例中，通过半导体构造100来实施光学元件、传感器或光电二极管中的至少一者。所述传感器包括以下中的至少一者：光学传感器、图像传感器、接近传感器、飞行时间(time of flight，ToF)传感器、间接ToF(indirect ToF，iToF)传感器、互补金属氧化物半导体(complementarymetal-oxide-semiconductor，CMOS)图像传感器或其他类型的传感器。半导体构造100及传感器的其他结构及配置处于本公开的范围内。
图1示出根据一些实施例的半导体构造100。半导体构造100包括衬底102。衬底102包括外延层、绝缘体上硅(silicon-on-insulator，SOI)结构、晶片、或由晶片形成的管芯中的至少一者。衬底102包含硅、锗、碳化物、砷化物、镓、砷、磷化物、铟、锑化物、SiGe、SiC、GaAs、GaN、GaP、InGaP、InP、InAs、InSb、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或其他合适的材料中的至少一者。根据一些实施例，衬底102包含单晶硅、具有<100>晶体学取向(crystallographic orientation)的结晶硅、具有<110>晶体学取向的结晶硅或其他合适的材料。在一些实施例中，衬底102是p型半导体衬底(P衬底)。在一些实施例中，衬底102是n型半导体衬底(N衬底)。衬底102的其他结构及配置处于本公开的范围内。
图2示出根据一些实施例的形成在衬底102之上的第一光刻胶202。第一光刻胶202存在以下中的至少一种情形：上覆在衬底102上；与衬底102的顶表面直接接触；或者与衬底102的顶表面间接接触。第一光刻胶202是通过物理气相沉积(physical vapordeposition，PVD)、溅镀、化学气相沉积(chemical vapor deposition，CVD)、低压CVD(lowpressure CVD，LPCVD)、原子层化学气相沉积(atomic layer chemical vapordeposition，ALCVD)、超高真空CVD(ultrahigh vacuum CVD，UHVCVD)、减压CVD(reducedpressure CVD，RPCVD)、原子层沉积(atomic layer deposition，ALD)、分子束外延(molecular beam epitaxy，MBE)、液相外延(liquid phase epitaxy，LPE)、旋涂(spinon)、生长或其他合适的技术中的至少一者来形成。
第一光刻胶202包含光敏材料(light-sensitive material)，其中第一光刻胶202的性质(例如溶解度)受光影响。第一光刻胶202是负型光刻胶或正型光刻胶。对于负型光刻胶，当被光源照射时，负型光刻胶的区变得不可溶，从而使得在后续显影阶段期间向负型光刻胶施加溶剂会移除负型光刻胶的非照射区。因此，在负型光刻胶中形成的图案是由光源与负型光刻胶之间的模板(例如掩模)的不透明区界定的图案的负像。在正型光刻胶中，正型光刻胶的被照射区变得可溶且在显影期间通过施加溶剂而被移除。因此，在正型光刻胶中形成的图案是光源与正型光刻胶之间的模板(例如掩模)的不透明区的正型图像。
图3示出根据一些实施例的由第一光刻胶202形成的第一图案化光刻胶302。第一图案化光刻胶302界定暴露出衬底102的部分的第一开口304。尽管绘示出第一图案化光刻胶302的第一开口304的两个开口，但会预期第一开口304中的任何数目的开口。
图4示出根据一些实施例的使用第一图案化光刻胶302在衬底102中形成沟槽402。尽管绘示出衬底102中的两个沟槽402，但会预期任何数目的沟槽402。在一些实施例中，实行刻蚀工艺以形成沟槽402，其中第一图案化光刻胶302中的第一开口304使得能够在刻蚀工艺期间施加的一种或多种刻蚀剂移除衬底102的部分，与此同时第一图案化光刻胶302保护或遮蔽衬底102的被第一图案化光刻胶302覆盖的部分。刻蚀工艺是干式刻蚀工艺、湿式刻蚀工艺、各向异性刻蚀工艺、各向同性刻蚀工艺或其他合适的工艺中的至少一者。刻蚀工艺使用氟化氢(HF)、稀释的HF、例如氯化氢(HCl2)等氯化合物、硫化氢(H2S)、四氟甲烷(CF4)或其他合适的材料中的至少一者。用于形成沟槽402的其他工艺及技术处于本公开的范围内。
图5示出根据一些实施例的第一图案化光刻胶302的移除。第一图案化光刻胶302是在形成沟槽402之后被移除。第一图案化光刻胶302是通过化学机械平坦化(chemicalmechanical planarization，CMP)、清洗工艺或其他合适的技术中的至少一者来移除。在一些实施例中，第一图案化光刻胶302是使用包含氟化物的气体(例如HF、稀释的HF、CF4或包含氟化物的其他气体中的至少一者)来移除。在一些实施例中，在移除第一图案化光刻胶302之后，来自气体的第一氟化物残留物(例如方氟硅铵石((NH4)2SF6)或包含氟化物的其他残留材料)存留在衬底102的顶表面上。在一些实施例中，在移除第一图案化光刻胶302之后，来自第一光刻胶202或第一图案化光刻胶302中的至少一者的第一聚合物残留物存留在衬底102的顶表面上。
图6示出根据一些实施例的形成在沟槽402中的隔离结构602。尽管绘示出两个隔离结构602，但会预期任何数目的隔离结构602。在一些实施例中，隔离结构602包括第一隔离结构602A或第二隔离结构602B中的至少一者。在一些实施例中，隔离结构602是浅沟槽隔离(shallow trench isolation，STI)区。隔离结构602包含介电材料或其他合适的材料。在一些实施例中，隔离结构602包含硅、氧化物、例如氮化硅等氮化物、或其他合适的材料中的至少一者。隔离结构602是通过PVD、溅镀、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋涂、生长或其他合适的技术中的至少一者来形成。
隔离结构602至少局部地形成在衬底102内。在一些实施例中，隔离结构602的顶表面位于衬底102的顶表面上方。在一些实施例中，隔离结构602的顶表面与衬底102的顶表面实质上共面。在一些实施例中，衬底102的顶表面位于隔离结构602的顶表面上方。隔离结构602的侧壁存在以下中的至少一种情形：与衬底102的界定沟槽402的侧壁直接接触或与衬底102的界定沟槽402的侧壁间接接触。
图7示出根据一些实施例的形成在衬底102或隔离结构602中的至少一者之上的第二光刻胶702。第二光刻胶702存在以下中的至少一种情形：上覆在衬底102上；与衬底102的顶表面直接接触；或者与衬底102的顶表面间接接触。第二光刻胶702存在以下中的至少一种情形：上覆在隔离结构602上；与隔离结构602的顶表面直接接触；或者与隔离结构602的顶表面间接接触。第二光刻胶702是通过PVD、溅镀、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋涂、生长或其他合适的技术中的至少一者来形成。
图8示出根据一些实施例的由第二光刻胶702形成的第二图案化光刻胶802。第二图案化光刻胶802界定暴露出衬底102的一部分的第二开口804。在一些实施例中，第二开口804位于隔离结构602之间，从而使得第二开口804不上覆在隔离结构602上或相对于隔离结构602在侧向上偏移开。在一些实施例中，第二开口804上覆在隔离结构602的隔离结构中的至少一些隔离结构上。
图9示出根据一些实施例的使用第二图案化光刻胶802对衬底102的第一部分806(示出在图8中)进行掺杂，以形成第一掺杂区902。在一些实施例中，第一掺杂区902中的至少一些第一掺杂区902位于隔离结构602之间。在一些实施例中，第一掺杂区902的一部分位于隔离结构602下面。在一些实施例中，第一掺杂区902的一部分位于隔离结构602之下。对衬底102的第一部分806进行掺杂，以通过离子植入、分子扩散或其他合适的技术中的至少一者来形成第一掺杂区902。在一些实施例中，通过增加或降低用于将掺杂剂引入衬底102中的电压来控制衬底102中的掺杂剂的深度。用于对衬底102的第一部分806进行掺杂或者形成第一掺杂区902中的至少一种情形的其他工艺及技术处于本公开的范围内。在一些实施例中，第一掺杂区902具有梯度，从而使得随着第一掺杂区902延伸到衬底102中，掺杂剂的浓度发生改变，例如增加或降低。在一些实施例中，第一掺杂区902包含n型掺杂剂。在一些实施例中，第一掺杂区902是n阱。在一些实施例中，第一掺杂区902包含p型掺杂剂。在一些实施例中，第一掺杂区902是p阱。第一掺杂区902的其他配置处于本公开的范围内。
图10示出根据一些实施例的第二图案化光刻胶802的移除。第二图案化光刻胶802是在对衬底102的第一部分806进行掺杂以形成第一掺杂区902之后被移除。第二图案化光刻胶802是通过CMP、清洗工艺或其他合适的技术中的至少一者来移除。在一些实施例中，第二图案化光刻胶802是使用包含氟化物的气体(例如HF、稀释的HF、CF4或包含氟化物的其他气体中的至少一者)来移除。在一些实施例中，在移除第二图案化光刻胶802之后，来自气体的第二氟化物残留物(例如(NH4)2SF6或包含氟化物的其他残留材料)存留在衬底102的顶表面上。在一些实施例中，在移除第二图案化光刻胶802之后，来自第二光刻胶702或第二图案化光刻胶802中的至少一者的第二聚合物残留物存留在衬底102的顶表面上。
图11示出根据一些实施例的形成在衬底102或隔离结构602中的至少一者之上的第三光刻胶1102。第三光刻胶1102存在以下中的至少一种情形：上覆在衬底102上；与衬底102的顶表面直接接触；或者与衬底102的顶表面间接接触。第三光刻胶1102存在以下中的至少一种情形：上覆在隔离结构602上；与隔离结构602的顶表面直接接触；或者与隔离结构602的顶表面间接接触。第三光刻胶1102是通过PVD、溅镀、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋涂、生长或其他合适的技术中的至少一者来形成。
图12示出根据一些实施例的由第三光刻胶1102形成的第三图案化光刻胶1202。第三图案化光刻胶1202界定暴露出衬底102的部分的第三开口1204。尽管绘示出第三图案化光刻胶1202的第三开口1204的两个开口，但会预期第三开口1204的任何数目的开口。在一些实施例中，第三开口1204位于隔离结构602之间，从而使得第三开口1204不上覆在隔离结构602上或相对于隔离结构602在侧向上偏移开。在一些实施例中，第三开口1204上覆在隔离结构602中的至少一些隔离结构602上。
图13示出根据一些实施例的使用第三图案化光刻胶1202对衬底102的一个或多个第二部分1206(示出在图12中)进行掺杂，以形成一个或多个第二掺杂区1302。在一些实施例中，所述一个或多个第二掺杂区1302包括掺杂区1302A或掺杂区1302B中的至少一者。在一些实施例中，所述一个或多个第二掺杂区1302的掺杂区中的至少一些掺杂区位于隔离结构602之间。对衬底102的所述一个或多个第二部分1206进行掺杂，以通过离子植入、分子扩散或其他合适的技术中的至少一者来形成所述一个或多个第二掺杂区1302。在一些实施例中，通过增加或降低用于将掺杂剂引入衬底102中的电压来控制衬底102中的掺杂剂的深度。用于对衬底102的所述一个或多个第二部分1206进行掺杂或形成所述一个或多个第二掺杂区1302中的至少一种情形的其他工艺及技术处于本公开的范围内。在一些实施例中，所述一个或多个第二掺杂区1302具有梯度，从而使得当所述一个或多个第二掺杂区1302延伸到衬底102中时，掺杂剂的浓度发生改变，例如增加或降低。在一些实施例中，所述一个或多个第二掺杂区1302包含n型掺杂剂。在一些实施例中，所述一个或多个第二掺杂区1302包含p型掺杂剂。所述一个或多个第二掺杂区1302的其他配置处于本公开的范围内。
图14示出根据一些实施例的第三图案化光刻胶1202的移除。第三图案化光刻胶1202是在对衬底102的所述一个或多个第二部分1206进行掺杂以形成所述一个或多个第二掺杂区1302之后被移除。第三图案化光刻胶1202是通过CMP、清洗工艺或其他合适的技术中的至少一者来移除。在一些实施例中，第三图案化光刻胶1202是使用包含氟化物的气体(例如HF、稀释的HF、CF4或包含氟化物的其他气体中的至少一者)来移除。在一些实施例中，在移除第三图案化光刻胶1202之后，来自气体的第三氟化物残留物(例如(NH4)2SF6或包含氟化物的其他残留材料)存留在衬底102的顶表面上。在一些实施例中，在移除第三图案化光刻胶1202之后，来自第三光刻胶1102或第三图案化光刻胶1202中的至少一者的第三聚合物残留物存留在衬底102的顶表面上。
图15示出根据一些实施例的形成在衬底102或隔离结构602中的至少一者之上的第四光刻胶1502。第四光刻胶1502存在以下中的至少一种情形：上覆在衬底102上；与衬底102的顶表面直接接触；或者与衬底102的顶表面间接接触。第四光刻胶1502存在以下中的至少一种情形：上覆在隔离结构602上；与隔离结构602的顶表面直接接触；或者与隔离结构602的顶表面间接接触。第四光刻胶1502是通过是PVD、溅镀、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋涂、生长或其他合适的技术中的至少一者来形成。
图16示出根据一些实施例的由第四光刻胶1502形成的第四图案化光刻胶1602。第四图案化光刻胶1602界定暴露出衬底102的部分的第四开口1604。尽管绘示出第四图案化光刻胶1602的第四开口1604的两个开口，但会预期第四开口1604的任何数目的开口。在一些实施例中，第四开口1604不上覆在隔离结构602上或相对于隔离结构602在侧向上偏移开。在一些实施例中，第四开口1604上覆在隔离结构602中的至少一些隔离结构602上。
图17示出根据一些实施例的使用第四图案化光刻胶1602对衬底102的一个或多个第三部分1606(示出在图16中)进行掺杂以形成一个或多个第三掺杂区1702。在一些实施例中，所述一个或多个第三掺杂区1702包括掺杂区1702A或掺杂区1702B中的至少一者。在一些实施例中，第一隔离结构602A位于所述一个或多个第三掺杂区1702的掺杂区1702A与所述一个或多个第三掺杂区1702的掺杂区1702B之间。在一些实施例中，隔离结构602的第一隔离结构602A位于所述一个或多个第三掺杂区1702的掺杂区1702A与隔离结构602的第二隔离结构602B之间。所述一个或多个第三掺杂区1702的其他配置处于本公开的范围内。对衬底102的所述一个或多个第三部分1606进行掺杂，以通过离子植入、分子扩散或其他合适的技术中的至少一者来形成所述一个或多个第三掺杂区1702。在一些实施例中，通过增加或降低用于将掺杂剂引入衬底102中的电压来控制衬底102中的掺杂剂的深度。用于对衬底102的所述一个或多个第三部分1606或形成所述一个或多个第三掺杂区1702中的至少一种情形的其他工艺及技术处于本公开的范围内。在一些实施例中，所述一个或多个第三掺杂区1702具有梯度，从而使得当所述一个或多个第三掺杂区1702延伸到衬底102中时，掺杂剂的浓度发生改变，例如增加或降低。在一些实施例中，所述一个或多个第三掺杂区1702包含n型掺杂剂。在一些实施例中，所述一个或多个第三掺杂区1702包含p型掺杂剂。所述一个或多个第三掺杂区1702的其他配置处于本公开的范围内。
图18示出根据一些实施例的第四图案化光刻胶1602的移除。第四图案化光刻胶1602是在对衬底102的所述一个或多个第三部分1606进行掺杂以形成所述一个或多个第三掺杂区1702之后被移除。第四图案化光刻胶1602是通过CMP、清洗工艺或其他合适的技术中的至少一者来移除。在一些实施例中，第四图案化光刻胶1602是使用包含氟化物的气体(例如HF、稀释的HF、CF4或包含氟化物的其他气体中的至少一者)来移除。在一些实施例中，在移除第四图案化光刻胶1602之后，来自气体的第四氟化物残留物(例如(NH4)2SF6或包含氟化物的其他残留材料)存留在衬底102的顶表面上。在一些实施例中，在移除第四图案化光刻胶1602之后，来自第四光刻胶1502或第四图案化光刻胶1602中的至少一者的第四聚合物残留物存留在衬底102的顶表面上。
在一些实施例中，第四图案化光刻胶1602是在第一腔室1802中被移除。在一些实施例中，在第一腔室1802中实行以下操作中的至少一者：形成第一光刻胶202、形成第一图案化光刻胶302、形成沟槽402、移除第一图案化光刻胶302、形成隔离结构602、形成第二光刻胶702、形成第二图案化光刻胶802、对衬底102的第一部分806进行掺杂以形成第一掺杂区902、移除第二图案化光刻胶802、形成第三光刻胶1102、形成第三图案化光刻胶1202、对衬底102的所述一个或多个第二部分1206进行掺杂以形成所述一个或多个第二掺杂区1302、移除第三图案化光刻胶1202、形成第四光刻胶1502、形成第四图案化光刻胶1602、或者对衬底102的所述一个或多个第三部分1606进行掺杂以形成所述一个或多个第三掺杂区1702。
图19示出被转移到晶片存储装置1902的半导体构造100。在一些实施例中，在移除第四图案化光刻胶1602之后，将半导体构造100从第一腔室1802转移到晶片存储装置1902。晶片存储装置1902是晶片存储盒(例如前开式一体盒(front-opening unified pod，FOUP))或其他合适的存储装置中的至少一者。在一些实施例中，在不同工艺(例如刻蚀工艺、灰化工艺、剥除工艺、金属镀覆工艺、CMP工艺、沉积工艺等中的至少一者)之间的间隔期间，在晶片存储装置1902或其他晶片存储装置中的至少一者中临时存储一个或多个晶片(例如一批晶片)。半导体构造100位于所述一个或多个晶片的晶片中。在一些实施例中，所述一个或多个晶片垂直地堆叠在晶片存储装置1902中并由晶片存储装置1902内具有多个独立晶片架或狭槽的支撑框架支撑。在一些实施例中，控制晶片存储装置1902内的湿度或污染中的至少一者，以保持晶片存储装置1902中的晶片的完整性。
图20示出根据一些实施例的被转移到清洁槽2002的半导体构造100。在一些实施例中，将半导体构造100从晶片存储装置1902转移到清洁槽2002。在清洁槽2002中对衬底102中的至少一些衬底102(例如衬底102的顶表面或衬底102的一个或多个其他表面中的至少一者)进行清洁。在一些实施例中，衬底102是使用液体(例如去离子水或其他合适的材料)来清洁。对衬底102进行清洁以实现移除或减少衬底102上(例如衬底102的顶表面或衬底的一个或多个其他表面中的至少一者上)的聚合物内容物(polymer content)中的至少一种效果。聚合物内容物包括以下中的至少一者：来自第一光刻胶202或第一图案化光刻胶302中至少一者的第一聚合物残留物、来自第二光刻胶702或第二图案化光刻胶802中至少一者的第二聚合物残留物、来自第三光刻胶1102或第三图案化光刻胶1202中至少一者的第三聚合物残留物、或者来自第四光刻胶1502或第四图案化光刻胶1602中至少一者的第四聚合物残留物。
图21示出根据一些实施例的被转移到晶片存储装置1902的半导体构造100。在一些实施例中，在清洁槽2002中对衬底102中的至少一些衬底102进行清洁之后，将半导体构造100从清洁槽2002转移到晶片存储装置1902。
在一些实施例中，衬底102中的至少一些衬底102(例如衬底102的顶表面或衬底102的一个或多个其他表面中的至少一者)是使用刻蚀工艺进行刻蚀。刻蚀工艺是干式刻蚀工艺、湿式刻蚀工艺、各向异性刻蚀工艺、各向同性刻蚀工艺或其他合适的工艺中的至少一者。刻蚀工艺使用HF、稀释的HF、例如HCl2等氯化合物、H2S、CF4或其他合适的材料中的至少一者。实行刻蚀工艺以实现移除或减少衬底102上(例如衬底102的顶表面或衬底的一个或多个其他表面中的至少一者上)的负性氧化物(negative oxides)中的至少一种效果。在一些实施例中，在对半导体构造100进行清洁或将半导体构造100转移到晶片存储装置1902中的至少一种情形之后，实行刻蚀工艺。在一些实施例中，将半导体构造100从晶片存储装置1902转移到腔室(例如第一腔室1802或其他腔室中的至少一者)，且在腔室中实行刻蚀工艺。在实行刻蚀工艺之后，将半导体构造100从腔室转移到晶片存储装置1902。
图22示出根据一些实施例的被转移到第二腔室2202的半导体构造100。在一些实施例中，第二腔室2202不同于第一腔室1802。在一些实施例中，第二腔室2202与第一腔室1802相同。半导体构造100是例如在实行刻蚀工艺以实现移除或减少衬底102上的负性氧化物中的至少一种效果之后从晶片存储装置1902被转移到第二腔室2202。
图23示出根据一些实施例的在第二腔室2202中使用处理材料2302被处理的半导体构造100。在一些实施例中，使用处理材料2302对半导体构造100进行处理，以实现移除或减少衬底102上(例如衬底102的顶表面或衬底102的一个或多个其他表面中的至少一者上)的氟化物内容物2306中的至少一种效果。氟化物内容物2306包括以下中的至少一者：来自用于移除第一图案化光刻胶302的气体的第一氟化物残留物、来自用于移除第二图案化光刻胶802的气体的第二氟化物残留物、来自用于移除第三图案化光刻胶1202的气体的第三氟化物残留物、或来自用于移除第四图案化光刻胶1602的气体的第四氟化物残留物。在一些实施例中，氟化物内容物2306包括氟化物离子。在一些实施例中，在使用处理材料2302对半导体构造100进行处理的同时，使用加热器2312对半导体构造100进行加热。
处理材料2302包括一氧化二氮或其他合适的材料中的至少一者。在图23中，使用具有实线的箭头示出处理材料2302的移动且使用具有虚线的箭头示出氟化物内容物2306的移动。在一些实施例中，将处理材料2302泵送到第二腔室2202中。在一些实施例中，通过阻挡板2308或喷淋头2310中的至少一者将处理材料2302输送到半导体构造100。在一些实施例中，阻挡板2308提供处理材料2302经过喷淋头2310的均匀沉积或流动，以输送到半导体构造100。在一些实施例中，处理材料2302流经阻挡板2308或喷淋头2310中的至少一者且撞击在半导体构造100上。
在一些实施例中，处理材料2302在半导体构造100上的撞击从衬底102中的至少一些衬底102(例如衬底102的顶表面或衬底的一个或多个其他表面中的至少一者)移除氟化物内容物2306。处理材料2302与氟化物内容物2306碰撞，以从衬底102中的至少一些衬底102(例如衬底102的顶表面或衬底的一个或多个其他表面中的至少一者)移除氟化物内容物2306。在一些实施例中，使用一个或多个排放管2304从第二腔室2202移除氟化物内容物2306。在一些实施例中，所述一个或多个排放管2304将氟化物内容物2306从第二腔室2202传导到第二腔室2202的外部。
在一些实施例中，氟化物内容物2306的浓度在衬底102的顶表面的侧部区上大于在衬底102的顶表面的中心上。在一些实施例中，例如通过阻挡板2308或喷淋头2310中的至少一者中的开孔等的配置朝向衬底102的顶表面的侧部区引导更多的处理材料2302，以便处理材料2302与氟化物内容物2306的相互作用程度在衬底102的顶表面的侧部区上大于在衬底102的顶表面的中心上。
在一些实施例中，处理材料2302在半导体构造100上的撞击使得在衬底102的顶表面上形成薄膜。在一些实施例中，薄膜包含处理材料2302的原子的悬空键(danglingbond)。在其中存在处理材料2302包含一氧化二氮或者衬底包含硅中的至少一种情形的一些实施例中，薄膜包含氮、氧或硅中的至少一者的悬空键。在一些实施例中，薄膜包含SiOxNy。薄膜具有介于约1纳米与约3纳米之间的厚度。厚度的其他值处于本公开的范围内。薄膜会抑制污染物(例如氟化物离子或其他污染物中的至少一者)在衬底102的顶表面上的累积。
图24示出根据一些实施例的形成在衬底102或隔离结构602中的至少一者之上的第一介电层2402。第一介电层2402存在以下中的至少一种情形：上覆在衬底102上；与衬底102的顶表面直接接触；或者与衬底102的顶表面间接接触。在一些实施例中，薄膜位于第一介电层2402与衬底102之间。第一介电层2402存在以下中的至少一种情形：上覆在隔离结构602上；与隔离结构602的顶表面直接接触；或者与隔离结构602的顶表面间接接触。第一介电层2402是通过PVD、溅镀、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋涂、生长或其他合适的技术中的至少一者来形成。在一些实施例中，第一介电层2402是抗蚀剂保护氧化物(resist protective oxide，RPO)层。在一些实施例中，第一介电层2402包含氧化物或其他合适的材料中的至少一者。
在一些实施例中，第一介电层2402形成在第二腔室2202中。第一介电层2402是在使用处理材料2302对衬底102进行处理之后形成在第二腔室2202中。在一些实施例中，第一介电层2402形成在不同于第二腔室2202的腔室(例如第一腔室1802或其他腔室)中。
图25示出根据一些实施例的被转移到晶片存储装置1902的半导体构造100。在其中第一介电层2402形成在第二腔室2202中的一些实施例中，在形成第一介电层2402之后将半导体构造100从第二腔室2202转移到晶片存储装置1902。在其中第一介电层2402形成在不同于第二腔室2202的腔室中的一些实施例中，在形成第一介电层2402之后将半导体构造100从腔室转移到晶片存储装置1902。
图26示出根据一些实施例的形成在第一介电层2402之上的第五光刻胶2602。第五光刻胶2602存在以下中的至少一种情形：上覆在第一介电层2402上；与第一介电层2402的顶表面直接接触；或者与第一介电层2402的顶表面间接接触。第五光刻胶2602是通过PVD、溅镀、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋涂、生长或其他合适的技术中的至少一者来形成。
图27示出根据一些实施例的由第五光刻胶2602形成的第五图案化光刻胶2702。第五图案化光刻胶2702界定暴露出第一介电层2402的部分的第五开口2704。尽管绘示出第五图案化光刻胶2702的第五开口2704的四个开口，但会预期第五开口2704的任何数目的开口。在一些实施例中，第五开口2704上覆在所述一个或多个第二掺杂区1302或所述一个或多个第三掺杂区1702中的至少一者的掺杂区上。
图28示出根据一些实施例的使用第五图案化光刻胶2702在第一介电层2402中形成一个或多个第六开口2802。在一些实施例中，所述一个或多个第六开口2802暴露出衬底102的顶表面。移除第一介电层2402的一部分以形成所述一个或多个第六开口2802的开口。所述一个或多个第六开口2802上覆在所述一个或多个第二掺杂区1302或所述一个或多个第三掺杂区1702中的至少一者的掺杂区上。在一些实施例中，所述一个或多个第六开口2802暴露出所述一个或多个第二掺杂区1302或所述一个或多个第三掺杂区1702中的至少一者的掺杂区。用于形成所述一个或多个第六开口2802的其他工艺及技术处于本公开的范围内。
图29示出根据一些实施例的形成在衬底102上的一个或多个第一组件2904及一个或多个第二组件2902。在一些实施例中，所述一个或多个第一组件2904上覆在所述一个或多个第二掺杂区1302上。所述一个或多个第一组件2904的组件存在以下中的至少一种情形：位于所述一个或多个第二掺杂区1302的掺杂区上或所述一个或多个第二掺杂区1302的掺杂区中。在一些实施例中，所述一个或多个第一组件2904包含硅化物的组件、自对准硅化物(salicide)的组件或其他合适的材料中的至少一者。所述一个或多个第一组件2904的其他配置及结构处于本公开的范围内。
在一些实施例中，所述一个或多个第一组件2904是通过至少在所述一个或多个第二掺杂区1302之上形成金属且在形成金属之后对半导体构造100进行加热来形成。用于形成所述一个或多个第一组件2904的其他工艺及技术处于本公开的范围内。
在一些实施例中，所述一个或多个第二组件2902上覆在所述一个或多个第三掺杂区1702上。所述一个或多个第二组件2902的组件存在以下中的至少一种情形：位于所述一个或多个第三掺杂区1702的掺杂区上或所述一个或多个第三掺杂区1702的掺杂区中。在一些实施例中，所述一个或多个第二组件2902包含硅化物的组件、自对准硅化物的组件或其他合适的材料中的至少一者。所述一个或多个第二组件2902的其他配置及结构处于本公开的范围内。
在一些实施例中，所述一个或多个第二组件2902是通过在所述一个或多个第三掺杂区1702之上形成金属且在形成金属之后对半导体构造100进行加热来形成。用于形成所述一个或多个第二组件2902的其他工艺及技术处于本公开的范围内。
图30示出根据一些实施例的第五图案化光刻胶2702的移除。在一些实施例中，第五图案化光刻胶2702是在形成所述一个或多个第一组件2904及所述一个或多个第二组件2902之后被移除。第五图案化光刻胶2702是通过CMP、清洗工艺或其他合适的技术中的至少一者来移除。
图31示出根据一些实施例的第一介电层2402的第一部分3002(示出在图30中)或第一介电层2402的第二部分3004(示出在图30中)中的至少一者的移除。在一些实施例中，第一介电层2402的第一部分3002或第一介电层2402的第二部分3004中的至少一者是通过CMP、刻蚀或其他合适的技术中的至少一者来移除。
图32示出根据一些实施例的形成在衬底102之上的第二介电层3202。在一些实施例中，第二介电层3202存在以下中的至少一种情形：上覆在衬底102上；与衬底102的顶表面直接接触；或者与衬底102的顶表面间接接触。在一些实施例中，第二介电层3202存在以下中的至少一种情形：上覆在隔离结构602上；与隔离结构602的顶表面直接接触；或者与隔离结构602的顶表面间接接触。在一些实施例中，第二介电层3202存在以下中的至少一种情形：上覆在所述一个或多个第一组件2904上；与所述一个或多个第一组件2904的组件的顶表面直接接触；或者与所述一个或多个第一组件2904的组件的顶表面间接接触。在一些实施例中，第二介电层3202存在以下中的至少一种情形：上覆在所述一个或多个第二组件2902上；与所述一个或多个第二组件2902的组件的顶表面直接接触；或者与所述一个或多个第二组件2902的组件的顶表面间接接触。在一些实施例中，第一介电层2402位于第二介电层3202的第一部分与第二介电层3202的第二部分之间。第二介电层3202包含硅、氮化物、氧化物(例如SiO2)或其他合适的材料中的至少一者。第二介电层3202是通过PVD、溅镀、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋涂、生长或其他合适的技术中的至少一者来形成。在一些实施例中，第二介电层3202是层间电介质(interlevel dielectric，ILD)。
图33示出根据一些实施例的形成在第二介电层3202中的一个或多个第一导电结构3304及一个或多个第二导电结构3302。在一些实施例中，所述一个或多个第一导电结构3304是通过在第二介电层3202中形成一个或多个开口(未示出)且在所述一个或多个开口中形成所述一个或多个第一导电结构3304来形成。所述一个或多个第一导电结构3304是通过PVD、溅镀、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋涂、生长或其他合适的技术中的至少一者来形成。用于形成所述一个或多个第一导电结构3304的其他工艺及技术处于本公开的范围内。
在一些实施例中，所述一个或多个第一导电结构3304的导电结构存在以下中的至少一种情形：上覆在所述一个或多个第一组件2904的组件上；与所述一个或多个第一组件2904的组件的顶表面直接接触；或者与所述一个或多个第一组件2904的组件的顶表面间接接触。所述一个或多个第一导电结构3304包含导电材料，例如金属材料或其他合适的材料。尽管绘示出所述一个或多个第一导电结构3304的两个导电结构，但会预期所述一个或多个第一导电结构3304的任何数目的导电结构。在一些实施例中，所述一个或多个第一导电结构3304是一个或多个金属接触件、一个或多个金属焊盘、一个或多个通孔或一个或多个金属端子中的至少一者。在一些实施例中，所述一个或多个第一导电结构3304连接到半导体构造100的各种掺杂特征、电路系统、输入/输出等中的至少一者。所述一个或多个第一导电结构3304的其他结构及配置处于本公开的范围内。
在一些实施例中，所述一个或多个第二导电结构3302是通过在第二介电层3202中形成一个或多个开口(未示出)且在所述一个或多个开口中形成所述一个或多个第二导电结构3302来形成。所述一个或多个第二导电结构3302是通过PVD、溅镀、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、ALD、MBE、LPE、旋涂、生长或其他合适的技术中的至少一者来形成。用于形成所述一个或多个第二导电结构3302的其他工艺及技术处于本公开的范围内。
在一些实施例中，所述一个或多个第二导电结构3302的导电结构存在以下中的至少一种情形：上覆在所述一个或多个第二组件2902的组件上；与所述一个或多个第二组件2902的组件的顶表面直接接触；或者与所述一个或多个第二组件2902的组件的顶表面间接接触。所述一个或多个第二导电结构3302包含导电材料，例如金属材料或其他合适的材料。即使绘示出所述一个或多个第二导电结构3302的两个导电结构，但会预期所述一个或多个第二导电结构3302的任何数目的导电结构。在一些实施例中，所述一个或多个第二导电结构3302是一个或多个金属接触件、一个或多个金属焊盘、一个或多个通孔或一个或多个金属端子中的至少一者。在一些实施例中，第二导电结构3302连接到半导体构造100的各种掺杂特征、电路系统、输入/输出等中的至少一者。所述一个或多个第二导电结构3302的其他结构及配置处于本公开的范围内。
在一些实施例中，半导体构造100被配置成进行感测辐射、检测辐射或者将辐射转换成电子中的至少一种操作。在一些实施例中，辐射中的至少一些辐射朝向半导体构造100(例如在方向3306上)行进。在一些实施例中，辐射中的至少一些辐射穿行过第一介电层2402中的至少一些第一介电层2402或衬底102中的至少一些衬底102。在一些实施例中，通过衬底102将穿行过衬底102(例如穿行过第一掺杂区902)的至少一些辐射转换成电子。在一些实施例中，在第一掺杂区902与衬底102的邻近第一掺杂区902的部分3308之间的结处将辐射中的至少一些辐射转换成电子。在一些实施例中，衬底102的部分3308存在以下中的至少一种情形：与衬底102的第一掺杂区902或非掺杂区隔开。在一些实施例中，通过确定所述一个或多个第一导电结构3304或所述一个或多个第二导电结构3302中或者所述一个或多个第一导电结构3304或所述一个或多个第二导电结构3302中的至少一者的电性质(例如电流或电压中的至少一者)来确定辐射的度量(measure)，例如环境光的振幅(amplitude)。
衬底102与第一介电层2402之间的污染物(例如衬底102与第一介电层2402之间所界定的界面中的氟化物离子)会影响半导体构造100的性能。在一些实施例中，界面中较高量的氟化物离子会导致由半导体构造100进行感测、检测或转换成电子中的至少一种操作而得到的辐射量较低。在一些实施例中，氟化物离子在界面中引入电荷，例如负电荷。在一些实施例中，电荷会导致以下中的至少一种情形：降低第一掺杂区902与衬底102的部分3308之间的结的敏感度；或者导致在结处进行感测、检测或转换成电子中的至少一种操作得到的辐射量较低。
与在衬底之上形成介电层之前不对衬底进行处理而形成的一些半导体构造相比，在形成第一介电层2402之前使用处理材料2302对衬底102进行处理会提供衬底102与第一介电层2402之间的界面处的污染物的减少。在一些实施例中，与在衬底102之上形成介电层之前不对衬底进行处理而形成的一些半导体构造相比，在形成第一介电层2402之前使用处理材料2302对衬底102进行处理会提供衬底102与第一介电层2402之间的界面处的氟化物离子强度或氟化物离子量中的至少一者的降低，例如降低约24％。在一些实施例中，与在衬底102之上形成介电层之前不对衬底进行处理而形成的一些半导体构造相比，在形成第一介电层2402之前使用处理材料2302对衬底102进行处理会提供界面的中心区3310中的氟化物离子的量与界面的侧部区3312中的氟化物离子的量之间的差异的减少，例如减少约63％。在一些实施例中，与在衬底之上形成介电层之前不对衬底进行处理而形成的一些半导体构造相比，在形成第一介电层2402之前使用处理材料2302对衬底102进行处理会提供由半导体构造100进行感测、检测或转换中的至少一种操作得到的辐射量的增加。在一些实施例中，与在衬底102之上形成介电层之前不对衬底进行处理而形成的一些半导体构造相比，在形成第一介电层2402之前使用处理材料2302对衬底102进行处理会在衬底102与第一介电层2402之间的界面处提供增加的氮量。在一些实施例中，与在衬底之上形成介电层之前不对衬底进行处理而形成的一些半导体构造相比，在形成第一介电层2402之前使用处理材料2302对衬底102进行处理会在衬底102与第一介电层2402之间的界面处提供增加的氮强度对氟化物强度的比率。在一些实施例中，通过在形成第一介电层2402之前使用处理材料2302对衬底102进行处理，衬底102与第一介电层2402之间的界面处的氮强度对氟化物强度的比率介于约10与约11之间。在衬底之上形成介电层之前不对衬底进行处理而形成的一些半导体构造在介电层与衬底之间的界面处具有介于约3与约4之间的氮强度对氟化物强度的比率。
在一些实施例中，与在衬底之上形成介电层之前不对衬底进行处理而形成的一些半导体构造相比，在形成第一介电层2402之前使用处理材料2302对衬底102进行处理会提供半导体构造100的改善的光学性能，例如半导体构造100的改善的量子效率或半导体构造100的改善的感光性中的至少一者。在形成第一介电层2402之前使用处理材料2302对衬底102进行处理会减少衬底102与第一介电层2402之间的界面中的污染物(例如氟化物离子)，且因此会增加第一掺杂区902与衬底102的部分3308之间的结的敏感度并改善半导体构造100的量子效率(例如通过减少衬底102与第一介电层2402之间的界面中的污染物而使得在结处进行感测、检测或转换成电子中的至少一种操作而得到更大量的辐射)。
在一些实施例中，与在衬底之上形成介电层之前不对衬底进行处理而形成的一些半导体构造相比，在形成第一介电层2402之前使用处理材料2302对衬底102进行处理会提供半导体构造100的改善的感光性。在一些实施例中，与在衬底之上形成介电层之前不对衬底进行处理而形成的一些半导体构造相比，在形成第一介电层2402之前使用处理材料2302对衬底102进行处理会提供半导体构造100对蓝光(例如具有介于约430纳米与约510纳米之间的波长)的感光性的约3.6％的增加。在一些实施例中，与在衬底之上形成介电层之前不对衬底进行处理而形成的一些半导体构造相比，在形成第一介电层2402之前使用处理材料2302对衬底102进行处理会提供半导体构造100对红光(例如具有介于约620纳米与约720纳米之间的波长)的感光性的约7％的增加。在一些实施例中，与在衬底之上形成介电层之前不对衬底进行处理而形成的一些半导体构造相比，在形成第一介电层2402之前使用处理材料2302对衬底102进行处理会提供半导体构造100对红外辐射(例如具有大于约750纳米的波长)的感光性的约7.9％的增加。在一些实施例中，与在衬底之上形成介电层之前不对衬底进行处理而形成的一些半导体构造相比，在形成第一介电层2402之前使用处理材料2302对衬底进102行处理会提供由半导体构造100进行感测、检测或转换中的至少一种操作而得到的蓝光(例如具有介于约430纳米与约510纳米之间的波长)的量的约3.6％的增加。在一些实施例中，与在衬底之上形成介电层之前不对衬底进行处理而形成的一些半导体构造相比，在形成第一介电层2402之前使用处理材料2302对衬底102进行处理会提供由半导体构造100进行感测、检测或转换中的至少一种操作而得到的红光(例如具有介于约620纳米与约720纳米之间的波长)的量的约7％的增加。在一些实施例中，与在衬底之上形成介电层之前不对衬底进行处理而形成的一些半导体构造相比，在形成第一介电层2402之前使用处理材料2302对衬底102进行处理会提供由半导体构造100进行感测、检测或转换中的至少一种操作而得到的红外辐射(例如具有大于约750纳米的波长)量的约7.9％的增加。
在用于形成半导体构造的一些工艺中，在衬底之上形成介电层之前，不使用处理材料对衬底进行处理。对衬底实行不同的工艺以形成例如第一掺杂区902、所述一个或多个第二掺杂区1302、或所述一个或多个第三掺杂区1702中的至少一者等掺杂区。在不同工艺之间的间隔期间，将衬底存储在晶片存储装置中。在实行不同的工艺之后，来自不同工艺的氟化物残留物存留在衬底的表面上。在实行不同的工艺之后，将衬底转移到晶片存储装置。在将衬底存储在晶片存储装置中的同时，将例如氟化物离子等化学物质从衬底除气并粘附到晶片存储装置的内表面。将衬底从晶片存储装置转移到清洁槽。在清洁槽中对衬底进行清洁。不是将衬底转移回晶片存储装置，而是将衬底转移到不同于晶片存储装置的清洁后的晶片存储装置。在将衬底转移到清洁后的晶片存储装置之前，对清洁后的晶片存储装置进行清洁，以减少清洁后的晶片存储装置中的氟化物内容物的量。将衬底从清洁后的晶片存储装置转移到腔室且实行刻蚀工艺以从衬底的一个或多个表面移除负性氧化物。在实行刻蚀工艺之后，将衬底从腔室转移到清洁后的晶片存储装置。清洁后的晶片存储装置在被清洁后包含氟化物离子，且在将衬底存储在清洁后的晶片存储装置中的同时，将来自清洁后的晶片存储装置的氟化物离子累积在衬底的一个或多个表面上。因此，衬底存储在清洁后的晶片存储装置中的持续时间越长与累积在衬底的一个或多个表面上的氟化物内容物越多对应。将衬底转移到腔室，且在衬底之上形成介电层，例如第一介电层2402。将包括衬底及介电层的晶片转移到不同于清洁后的晶片存储装置的不同的晶片存储装置。在不同的衬底经历不同的工艺并在清洁槽中被清洁之后，再次对清洁后的晶片存储装置进行清洁并将清洁后的晶片存储装置用于存储不同的衬底。
在一些实施例中，在将衬底102转移到第二腔室2202之前，将衬底102存储在晶片存储装置1902中。在一些实施例中，在清洁槽2002中对衬底102进行清洁之后，不将衬底102转移到不同的晶片存储装置，例如清洁后的存储装置。在一些实施例中，由于在形成第一介电层2402之前使用处理材料2302对衬底102进行处理，因此在将衬底102转移到第二腔室2202之前将衬底102存储在晶片存储装置1902中的持续时间对衬底102与第一介电层2402之间的界面中的氟化物离子的量几乎没有影响。
图34示出根据一些实施例的半导体构造3400的剖视图。半导体构造3400包括半导体构造100的至少一些元件、结构、层、特征等。半导体构造3400包括第三介电层3402。第三介电层3402存在以下中的至少一种情形：上覆在第一介电层2402上；与第一介电层2402直接接触；或者与第一介电层2402间接接触。第三介电层3402存在以下中的至少一种情形：位于第二介电层3202之下；与第二介电层3202直接接触；或者与第二介电层3202间接接触。第三介电层3402包含硅、氧化物、例如氮化硅等氮化物、或其他合适的材料中的至少一者。在一些实施例中，第三介电层3402是接触刻蚀停止层(contact etch stop layer，CESL)。
根据一些实施例，在图35中示出形成半导体构造(例如半导体构造100、半导体构造3400或其他合适的半导体构造中的至少一者)的方法3500。在3502处，在衬底的顶表面之上形成图案化光刻胶。图案化光刻胶是第二图案化光刻胶802、第三图案化光刻胶1202、第四图案化光刻胶1602或其他合适的图案化光刻胶中的至少一者。衬底是衬底102或其他合适的衬底中的至少一者。在3504处，使用图案化光刻胶对衬底的一部分进行掺杂。所述部分是以下中的至少一者：第一部分806、所述一个或多个第二部分1206的一部分、所述一个或多个第三部分1606的一部分、或其他合适的部分。在3506处，使用包含氟化物的气体移除图案化光刻胶。在移除图案化光刻胶之后，来自气体的氟化物残留物存留在衬底的顶表面上。氟化物残留物包括氟化物内容物2306或其它氟化物残留物中的至少一者。在3508处，使用一氧化二氮对衬底进行处理以移除氟化物残留物。
根据一些实施例，在图36中示出形成半导体构造(例如半导体构造100、半导体构造3400或其他合适的半导体构造中的至少一者)的方法3600。在3602处，从衬底的顶表面移除图案化光刻胶。图案化光刻胶是第一图案化光刻胶302、第二图案化光刻胶802、第三图案化光刻胶1202、第四图案化光刻胶1602或其他合适的图案化光刻胶中的至少一者。衬底是衬底102或其他合适的衬底中的至少一者。在3604处，将衬底转移到晶片存储装置，例如晶片存储装置1902或其他合适的晶片存储装置中的至少一者。在3606处，将衬底从晶片存储装置转移到腔室，例如第二腔室2202或其他合适的腔室中的至少一者。在3608处，在腔室中，在衬底的顶表面之上形成第一介电层。第一介电层是第一介电层2402或其他合适的介电层中的至少一者。在3610处，将衬底从腔室转移到晶片存储装置。
根据一些实施例，在图37中示出形成半导体构造(例如半导体构造100、半导体构造3400或其他合适的半导体构造中的至少一者)的方法3700。在3702处，使用包含氟化物的气体从衬底的顶表面移除图案化光刻胶。图案化光刻胶是第一图案化光刻胶302、第二图案化光刻胶802、第三图案化光刻胶1202、第四图案化光刻胶1602或其他合适的图案化光刻胶中的至少一者。衬底是衬底102或其他合适的衬底中的至少一者。在移除图案化光刻胶之后，来自图案化光刻胶的聚合物残留物存留在衬底的顶表面上。在移除图案化光刻胶后，来自气体的氟化物残留物存留在衬底的顶表面上。氟化物残留物包括氟化物内容物2306或其它氟化物残留物中的至少一者。在3704处，将衬底转移到清洁槽，例如清洁槽2002或其他合适的清洁槽中的至少一者。在3706处，在清洁槽中对衬底的顶表面进行清洁，以移除聚合物残留物。在3708处，将衬底转移到腔室，例如第二腔室2202或其他合适的腔室中的至少一者。在3710处，在腔室中使用一氧化二氮对衬底进行处理以移除氟化物残留物。
一个或多个实施例涉及包含处理器可执行指令的计算机可读介质，所述处理器可执行指令被配置成实施本文中呈现的技术中的一个或多个技术。图38中示出示例性计算机可读介质，其中实施例3800包括上面编码有计算机可读数据3806的计算机可读介质3808(例如，可录式光盘(Compact Disc Recordable，CD-R)、可录式数字多功能盘(DigitalVersatile Disc Recordable，DVD-R)、快闪驱动器、硬盘驱动器的盘片等)。此计算机可读数据3806继而包括被配置成根据本文中陈述的原理中的一者或多者进行操作的一组处理器可执行的计算机指令3804。在一些实施例3800中，处理器可执行的计算机指令3804被配置成实施方法3802，例如前述方法中的至少一些前述方法。在一些实施例中，处理器可执行的计算机指令3804被配置成实施系统，例如所述一个或多个前述系统中的至少一些系统。所属领域中的普通技术人员可设计许多此种计算机可读介质，所述计算机可读介质被配置成根据本文中呈现的技术进行操作。
根据一些实施例，本文所公开的所述一个或多个层、特征、结构、元件等中的至少一者与本文所公开的所述一个或多个层、特征、结构、元件等中的另一者直接接触。根据一些实施例，本文所公开的所述一个或多个层、特征、结构、元件等中的至少一者不与本文所公开的所述一个或多个层、特征、结构、元件等中例如其中存在一个或多个介入的、隔开的、等等性质的层、特征、结构、元件等的另一者直接接触。
在一些实施例中，提供一种形成半导体构造的方法。所述方法包括在衬底的顶表面之上形成图案化光刻胶。所述方法包括使用所述图案化光刻胶对所述衬底的第一部分进行掺杂。所述方法包括使用包含氟化物的气体移除所述图案化光刻胶，其中在移除所述图案化光刻胶之后，来自所述气体的氟化物残留物存留在所述衬底的所述顶表面上。所述方法包括使用一氧化二氮对所述衬底进行处理，以移除所述氟化物残留物。
在一些实施例中，所述的方法包括在使用所述一氧化二氮对所述衬底进行处理之前，在所述衬底中形成第一隔离结构及第二隔离结构。在一些实施例中，所述衬底的所述第一部分位于所述第一隔离结构与所述第二隔离结构之间。在一些实施例中，所述第一隔离结构位于所述衬底的所述第一部分与所述第二隔离结构之间。在一些实施例中，使用所述一氧化二氮对所述衬底进行处理包括将所述一氧化二氮泵送到包括所述衬底的腔室中。在一些实施例中，使用所述一氧化二氮对所述衬底进行处理包括使用排放管从所述腔室移除所述氟化物残留物。
在一些实施例中，提供一种形成半导体构造的方法。所述方法包括从衬底的顶表面移除图案化光刻胶。所述方法包括将所述衬底转移到晶片存储装置。所述方法包括：将所述衬底从所述晶片存储装置转移到第一腔室。所述方法包括在所述第一腔室中，在所述衬底的所述顶表面之上形成第一介电层。所述方法包括将所述衬底从所述第一腔室转移到所述晶片存储装置。
在一些实施例中，所述的方法包括使用所述图案化光刻胶对所述衬底的第一部分进行掺杂。在一些实施例中，移除所述图案化光刻胶是在第二腔室中实行的；且将所述衬底转移到所述晶片存储装置包括将所述衬底从所述第二腔室转移到所述晶片存储装置。
在一些实施例中，提供一种形成半导体构造的方法。所述方法包括使用包含氟化物的气体从衬底的顶表面移除图案化光刻胶，其中在移除所述图案化光刻胶之后，来自所述图案化光刻胶的聚合物残留物存留在所述衬底的所述顶表面上，且在移除所述图案化光刻胶之后，来自所述气体的氟化物残留物存留在所述衬底的所述顶表面上。所述方法包括将所述衬底转移到清洁槽。所述方法包括在所述清洁槽中对所述衬底的所述顶表面进行清洁，以移除所述聚合物残留物。所述方法包括将所述衬底转移到腔室。所述方法包括在所述腔室中使用一氧化二氮对所述衬底进行处理，以移除所述氟化物残留物。
在一些实施例中，所述的方法包括在对所述衬底的所述顶表面进行清洁之后且在将所述衬底转移到所述腔室之前，将所述衬底从所述清洁槽转移到晶片存储装置。在一些实施例中，将所述衬底转移到所述腔室包括将所述衬底从所述晶片存储装置转移到所述腔室。在一些实施例中，所述的方法包括在使用所述一氧化二氮对所述衬底进行处理之后，将所述衬底从所述腔室转移到所述晶片存储装置。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各方面。所属领域中的技术人员应知，其可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，此种等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下在本文中作出各种改变、代替及更改。
尽管已采用结构特征或方法动作专用的语言阐述了本主题，然而据理解，随附权利要求书的主题未必仅限于上述具体特征或动作。确切来说，上述具体特征及动作是作为实施权利要求中的至少一些权利要求的示例性形式而公开的。
本文中提供实施例的各种操作。阐述一些或所有所述操作时的次序不应被理解为暗示这些操作必须依照次序进行。将理解，替代次序也具有本说明的有益效果。此外，将理解，并非所有操作均必须存在于本文中提供的每一实施例中。此外，将理解，在一些实施例中，并非所有操作均是必要的。
将理解，在一些实施例中，例如出于简洁及易于理解的目的，本文中绘示的层、特征、元件等是以相对于彼此的特定尺寸(例如，结构尺寸或取向)进行例示，且所述层、特征、元件等的实际尺寸实质上不同于本文中所例示的尺寸。另外，举例来说，存在例如以下中的至少一者等各种技术来形成本文中所提及的层、区、特征、元件等：刻蚀技术、平坦化技术、植入技术、掺杂技术、旋涂技术、溅镀技术、生长技术或沉积技术(例如，化学气相沉积(CVD))。
此外，本文中使用“示例性”来指充当实例、例子、示例等，而未必指为有利的。本申请中使用的“或”旨在指包含的“或”而不是指排他的“或”。另外，除非另有指明或从上下文中清楚地表明指单数形式，否则本申请及随附权利要求书中使用的“一(a及an)”一般被视为指“一个或多个”。另外，A及B中的至少一者和/或类似表述一般指A或B、或A与B两者。此外，就使用“包含(includes)”、“具有(having、has)”、“带有(with)”或其变型的程度而言，此种用语旨在以相似于用语“包括(comprising)”的方式表示包含。另外，除非另有指明，否则“第一(first)”、“第二(second)”等并不旨在暗示时间方面、空间方面、次序等。确切来说，此种用语仅用作特征、元件、物项等的标别符、名称等。举例来说，第一元件及第二元件一般对应于元件A及元件B、或两个不同元件、或两个相同元件、或同一元件。
另外，尽管已针对一种或多种实施方案示出并阐述了本公开，然而所属领域中的普通技术人员在阅读及理解本说明书及附图后将想到等效更改及修改形式。本公开包括所有此种修改及更改形式，且仅受限于以上权利要求书的范围。特别对于由上述组件(例如，元件、资源等)实行的各种功能而言，用于阐述此种组件的用语旨在对应于实行所述组件的指定功能的(例如，功能上等效的)任意组件(除非另有表明)，即使所述组件在结构上不与所公开的结构等效。另外，尽管可能仅相对于若干实施方案中的一种实施方案公开了本公开的特定特征，然而在对于任意给定或特定应用而言可能为期望的及有利的时，此种特征可与其他实施方案的一种或多种其他特征进行组合。

Claims (10)

1.一种形成半导体构造的方法，包括：
在衬底的顶表面之上形成图案化光刻胶；
使用所述图案化光刻胶对所述衬底的第一部分进行掺杂；
使用包含氟化物的气体移除所述图案化光刻胶，其中在移除所述图案化光刻胶之后，来自所述气体的氟化物残留物存留在所述衬底的所述顶表面上；以及
使用一氧化二氮对所述衬底进行处理，以移除所述氟化物残留物。
2.根据权利要求1所述的方法，包括：
在使用所述一氧化二氮对所述衬底进行处理之后，在所述衬底的所述顶表面之上形成第一介电层。
3.根据权利要求1所述的方法，包括：
在使用所述一氧化二氮对所述衬底进行处理之前，对所述衬底的所述顶表面进行清洁。
4.根据权利要求3所述的方法，其中：
对所述衬底的所述顶表面进行清洁包括利用去离子水。
5.根据权利要求3所述的方法，包括：
在对所述衬底的所述顶表面进行清洁之后且在使用所述一氧化二氮对所述衬底进行处理之前，对所述衬底的所述顶表面进行刻蚀以移除负性氧化物。
6.一种形成半导体构造的方法，包括：
从衬底的顶表面移除图案化光刻胶；
将所述衬底转移到晶片存储装置；
将所述衬底从所述晶片存储装置转移到第一腔室；
在所述第一腔室中，在所述衬底的所述顶表面之上形成第一介电层；以及
将所述衬底从所述第一腔室转移到所述晶片存储装置。
7.根据权利要求6所述的方法，包括：
在移除所述图案化光刻胶之后且在形成所述第一介电层之前，对所述衬底进行处理以从所述衬底的所述顶表面移除残留物。
8.根据权利要求7所述的方法，其中：
移除所述图案化光刻胶包括使用包含氟化物的气体以使得所述残留物包含来自所述气体的氟化物残留物；且
对所述衬底进行处理包括使用一氧化二氮对所述衬底进行处理以移除所述氟化物残留物。
9.一种形成半导体构造的方法，包括：
使用包含氟化物的气体从衬底的顶表面移除图案化光刻胶，其中：
在移除所述图案化光刻胶之后，来自所述图案化光刻胶的聚合物残留物存留在所述衬底的所述顶表面上；且
在移除所述图案化光刻胶之后，来自所述气体的氟化物残留物存留在所述衬底的所述顶表面上；
将所述衬底转移到清洁槽；
在所述清洁槽中对所述衬底的所述顶表面进行清洁，以移除所述聚合物残留物；
将所述衬底转移到腔室；以及
在所述腔室中使用一氧化二氮对所述衬底进行处理，以移除所述氟化物残留物。
10.根据权利要求9所述的方法，包括：
在使用所述一氧化二氮对所述衬底进行处理之后，在所述衬底的所述顶表面之上形成第一介电层。
CN202110448281.7A 2021-03-03 2021-04-25 形成半导体构造的方法 Pending CN114664641A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/190,577 2021-03-03
US17/190,577 US11721541B2 (en) 2021-03-03 2021-03-03 Semiconductor arrangement formation

Publications (1)

Publication Number Publication Date
CN114664641A true CN114664641A (zh) 2022-06-24

Family

ID=82025714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110448281.7A Pending CN114664641A (zh) 2021-03-03 2021-04-25 形成半导体构造的方法

Country Status (3)

Country Link
US (1) US11721541B2 (zh)
CN (1) CN114664641A (zh)
TW (1) TWI774354B (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3609131B2 (ja) * 1994-12-06 2005-01-12 株式会社半導体エネルギー研究所 イオンドーピング装置のクリーニング方法
US9236279B2 (en) 2003-06-27 2016-01-12 Lam Research Corporation Method of dielectric film treatment
US7432177B2 (en) * 2005-06-15 2008-10-07 Applied Materials, Inc. Post-ion implant cleaning for silicon on insulator substrate preparation
US20090042388A1 (en) * 2007-08-10 2009-02-12 Zhi-Qiang Sun Method of cleaning a semiconductor substrate
US20100190098A1 (en) * 2009-01-27 2010-07-29 Applied Materials, Inc. Infrared endpoint detection for photoresist strip processes
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
US20160086864A1 (en) * 2014-09-24 2016-03-24 Lam Research Corporation Movable gas nozzle in drying module
US9852923B2 (en) 2015-04-02 2017-12-26 Applied Materials, Inc. Mask etch for patterning
US10867840B2 (en) 2018-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor device
CN113785381A (zh) 2019-04-30 2021-12-10 朗姆研究公司 用于极紫外光刻抗蚀剂改善的原子层蚀刻及选择性沉积处理

Also Published As

Publication number Publication date
US20220285148A1 (en) 2022-09-08
TW202236374A (zh) 2022-09-16
TWI774354B (zh) 2022-08-11
US11721541B2 (en) 2023-08-08

Similar Documents

Publication Publication Date Title
CN109728010B (zh) 集成芯片及其形成方法
US11322639B2 (en) Avalanche photodiode
US9647022B2 (en) Multi-layer structure for high aspect ratio etch
CN109216470B (zh) 半导体结构及其形成方法
US20230197788A1 (en) Methods, devices, and systems related to forming semiconductor power devices with a handle substrate
US20220375970A1 (en) Semiconductor arrangement and method of making
US20220359604A1 (en) Capping structure along image sensor element to mitigate damage to active layer
US20230187499A1 (en) Semiconductor arrangement and method of manufacture
CN114664641A (zh) 形成半导体构造的方法
CN113380841B (zh) 集成芯片及其形成方法
KR102445065B1 (ko) 반도체 장치 및 이를 위한 방법
CN113611717A (zh) 半导体器件的制备方法
KR100240113B1 (ko) 반도체장치의 제조방법
US6919219B2 (en) Photon-blocking layer
US6982187B2 (en) Methods of making shallow trench-type pixels for CMOS image sensors
CN111696867A (zh) 半导体结构及形成方法
US11949034B2 (en) Photodetector with dual doped semiconductor material
US11532701B2 (en) Semiconductor isolation structure and method for making the semiconductor isolation structure
US20230411421A1 (en) Semiconductor structure with isolation structure
US11848339B2 (en) Semiconductor structure including isolation structure and method for forming isolation structure
US20210328083A1 (en) Optoelectronic devices having an electrode with apertures
US20230369526A1 (en) Photodetectors and methods of formation
CN116741790A (zh) 图像传感器集成芯片及其形成方法
CN110544701A (zh) 半导体结构及其形成方法
KR20230160737A (ko) 백-트렌치 격리 구조물

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination