CN114664340A - 存储器系统的随机种子生成电路 - Google Patents

存储器系统的随机种子生成电路 Download PDF

Info

Publication number
CN114664340A
CN114664340A CN202111001295.0A CN202111001295A CN114664340A CN 114664340 A CN114664340 A CN 114664340A CN 202111001295 A CN202111001295 A CN 202111001295A CN 114664340 A CN114664340 A CN 114664340A
Authority
CN
China
Prior art keywords
generation circuit
random seed
address
circuit
index
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111001295.0A
Other languages
English (en)
Inventor
蔡喆洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114664340A publication Critical patent/CN114664340A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1056—Simplification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请涉及一种存储器系统的随机种子生成电路。该随机种子生成电路包括第一地址生成电路、第二地址生成电路、表电路和种子生成电路。第一地址生成电路基于目标页面信息生成初始地址。第二地址生成电路基于目标页面信息和从初始地址划分成的多个部分地址来生成多个表地址。表电路从多个表中输出分别与多个表地址相对应的多个表值。种子生成电路基于多个表值生成随机种子。

Description

存储器系统的随机种子生成电路
相关申请的交叉引用
本申请要求于2020年12月23日提交的申请号为10-2020-0182543的韩国申请的优先权，该韩国专利申请的全文通过引用整体并入本文。
技术领域
本公开的各个实施例总体涉及一种随机种子生成电路，并且更特别地，涉及一种存储器系统的随机种子生成电路。
背景技术
存储器系统可以被配置成响应于来自主机装置的写入请求而存储从主机装置提供的数据。而且，存储器系统可以被配置成响应于来自主机装置的读取请求而将所存储的数据提供到主机装置。主机装置可以是能够处理数据的电子装置，并且可以包括计算机、数码相机、移动电话等。存储器系统可以在连接到主机装置时变得可操作。存储器系统可以被制造为嵌入到主机装置内或者可从主机装置拆卸。
当存储特定模式的数据时，存储器系统可能具有发生错误的较高风险。因此，存储器系统可以利用通过随机化器来将数据随机化从而存储经随机化数据的方案。随机化器的性能，即数据可以被随机化的程度，可能影响存储器系统的可靠性。进一步地，随机化器的复杂性和存储器使用情况可能会影响存储器系统的性能。
发明内容
根据本公开的实施例，一种存储器系统的随机种子生成电路可以包括第一地址生成电路、第二地址生成电路、表电路和种子生成电路。第一地址生成电路可以被配置成基于目标页面信息生成初始地址。第二地址生成电路可以被配置成基于目标页面信息和从初始地址划分成的多个部分地址生成多个表地址。表电路可以被配置成从多个表中输出分别与多个表地址相对应的多个表值。种子生成电路可以被配置成基于多个表值生成随机种子。
根据本公开的实施例，一种存储器系统的随机种子生成电路可以包括第一地址生成电路、第二地址生成电路、表电路和种子生成电路。第一地址生成电路可以被配置成基于目标页面信息生成多个部分地址。第二地址生成电路可以被配置成基于页面层级索引分别从预定第一值组中选择预定第一值，并且被配置成基于预定第一值将多个部分地址分别转换为多个表地址。表电路可以被配置成从多个表中输出分别与多个表地址相对应的多个表值。种子生成电路可以被配置成基于多个表值生成随机种子。
根据本公开的实施例，一种存储器系统的随机种子生成电路可以包括地址生成电路、表电路和种子生成电路。地址生成电路可以被配置成基于目标页面信息生成多个表地址。表电路可以被配置成从多个表中输出分别与多个表地址相对应的多个表值。种子生成电路可以被配置成对多个表值执行加法运算，并且被配置成基于加法运算的结果生成随机种子。
根据本公开的实施例，一种控制器的操作方法可以包括：基于存储单元的信息生成多个第一数据条；基于第一数据条和第一值来分别生成多个第二数据条，第一值是根据该信息分别从第一值组中而选择的，并且第一值组分别对应于第一数据条；分别根据第二数据条的值从表中选择多个第二值，每一个表具有分别与相应第二数据条可具有的值相对应的第二值条目；基于所选择的第二值生成随机种子；利用随机种子，将待存储在存储单元中的数据随机化；并且利用随机种子，将从存储单元中读出的经随机化数据去随机化。
附图说明
图1是示出根据本公开的实施例的存储器系统的随机种子生成电路的框图。
图2是示出根据本公开的实施例的图1中所示的地址生成单元的详细示图。
图3是示出根据本公开的实施例的图1中所示的表单元的详细示图。
图4A和图4B是示出根据本公开的实施例的图1中所示的种子生成单元的详细示图。
图5是示出根据本公开的实施例的存储器系统的框图。
图6是示出根据本公开的实施例的包括固态驱动器(SSD)的数据处理系统的示图。
图7是示出根据本公开的实施例的包括存储器系统的数据处理系统的示图。
图8是示出根据本公开的实施例的包括存储器系统的数据处理系统的示图。
图9是示出根据本公开的实施例的包括存储器系统的网络系统的示图。
图10是示出根据本公开的实施例的存储器系统中包括的非易失性存储器装置的框图。
具体实施方式
下面将参照附图更详细地描述本公开的各个实施例。然而，本公开可以以不同的形式实现，并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例以使本公开将是彻底和完整的，并且将本公开的范围充分传达给本领域技术人员。
附图不一定按比例绘制，并且在一些实例中，比例可能已被放大以清楚地示出实施例的特征。本文所使用的术语仅用于描述特定实施例的目的，而不旨在限制本公开。
如本文所使用的，术语“和/或”包括相关联的所列项目中的至少一个。将理解的是，当元件被称为“连接到”或“联接到”另一元件时，该元件可以直接位于另一元件上、直接连接或联接到另一元件，或者可以存在一个或多个中间元件。如本文所使用的，除非上下文另外明确指出，否则单数形式旨在包括复数形式，反之亦然。将进一步理解的是，当在本说明书中使用术语“包含”、“包含有”、“包括”和“包括有”时，其指定存在所陈述的元件，并且不排除存在或添加一个或多个其它元件。
下文中，将参照附图描述本公开的各个实施例。
根据本公开的实施例，提供了一种存储器系统的随机种子生成电路，该随机种子生成电路具有提高的性能以及简单的结构。
图1是示出根据本公开的实施例的存储器系统的随机种子生成电路100的框图。
随机种子生成电路100可以被配置成生成待提供到存储器系统的随机化器的随机种子RS。随机种子RS可以用于生成随机模式，随机化器利用该随机模式来将数据随机化。
随机种子生成电路100可以基于目标页面信息TPI生成随机种子RS。目标页面信息TPI可以指示随机化数据将被存储在存储器系统的存储介质内的位置，即可以指示目标页面。目标页面信息TPI可以包括字线索引WI、页面层级索引PLI和擦除计数EC。具体地，当目标页面被包括在存储介质内的目标存储块中并且待通过联接到目标存储块的多个字线之中的目标字线访问时，目标页面信息TPI可以描述为如下。
当联接到目标存储块的多个字线可通过分别与该多个字线相对应的索引来识别时，字线索引WI可以是该索引之中的、与目标字线相对应的索引。例如，当16384个字线联接到目标存储块并且索引“0”至“16383”分别对应于16384个字线时，字线索引WI可以具有在“0”和“16383”之间的值，以指示16384个字线之中的目标字线。
当可以通过目标字线来访问多个页面中的每一个，并且多个页面可以通过分别与该多个页面相对应的索引来识别时，页面层级索引PLI可以指示多个页面之中的目标页面。例如，当可以通过目标字线来访问4个页面(例如，四层单元(QLC)NAND闪速存储块的最低有效位(LSB)页面、中央有效位(CSB)页面、最高有效位(MSB)页面和更高有效位(UpperSignificant Bit，USB)页面)中的每一个，并且索引“0”至“3”分别对应4个页面时，页面层级索引PLI可具有在“0”和“3”之间的值，以指示4个页面之中的目标页面。
擦除计数EC可以指示目标页面被擦除的次数。当存储介质以存储块为单位执行擦除操作时，擦除计数EC可以指示目标存储块被擦除的次数。
存储器系统的控制器可以被配置成确定存储介质内的、待存储经随机化数据的目标页面。因此，控制器可以获知目标页面信息TPI。因此，控制器中包括的随机种子生成电路100可以基于目标页面信息TPI生成随机种子RS。
根据本公开的实施例，随机种子生成电路100可以进一步基于切片索引(sliceindex)生成随机种子RS。
具体地，目标页面可以包括多个切片，并且可以将经随机化数据存储到多个切片之中的目标切片中。根据本公开的实施例，切片可以是存储介质内的可以寻址的最小存储单位。根据本公开的实施例，切片可以具有与可以由控制器的错误校正码(ECC)单元一次处理的数据大小相对应的存储容量。
当目标页面内的多个切片可以通过分别与该多个切片相对应的索引来识别时，切片索引可以指示该多个切片之中的目标切片。例如，当目标页面包括分别与索引“0”至“3”相对应的四个切片时，切片索引可以具有在“0”和“3”之间的值，以指示4个切片之中的目标切片。
随机种子生成电路100可以包括地址生成单元110、表单元120和种子生成单元130(也可被分别称为地址生成电路、表电路和种子生成电路)。
地址生成单元110可以被配置成基于目标页面信息TPI生成多个表地址TAD1至TADn。具体地，地址生成单元110可以基于目标页面信息TPI生成初始地址，可以划分初始地址以生成多个部分地址，并且可以基于多个部分地址以及目标页面信息TPI生成多个表地址TAD1至TADn。
更具体地，地址生成单元110可以包括第一地址生成单元和第二地址生成单元。第一地址生成单元可以被配置成基于目标页面信息TPI生成初始地址。第二地址生成单元可以被配置成基于目标页面信息TPI分别从预定值组中选择预定值。第二地址生成单元可以被配置成基于预定值，将由初始地址所划分成的多个部分地址分别转换为多个表地址TAD1至TADn。
因为地址生成单元110参考目标页面信息TPI，所以当将数据存储到目标页面和从目标页面读出数据时，可以通过相同的随机种子RS将数据随机化和去随机化。
进一步地，因为地址生成单元110参考擦除计数EC，所以每当擦除计数EC增加时可以针对相同的目标页面生成不同的种子，从而提高随机性。
表单元120可以被配置成从多个表输出分别与多个表地址TAD1至TADn相对应的多个表值TV1至TVn。
种子生成单元130可以被配置成基于多个表值TV1至TVn生成随机种子RS。根据本公开的实施例，种子生成单元130可以对多个表值TV1至TVn执行加法运算。因此，可以通过多个表值TV1至TVn的组合来提高随机种子RS的随机性。进一步地，因为通过多个表值TV1至TVn的组合而充分确保了随机性，所以表单元120的多个表中的每一个即使被配置成具有较小大小时也可以保持其性能，并且因此可以大幅地减少表单元120所占用的存储器大小。
下文中，将详细描述随机种子生成电路100内的每个元件。如下所述，即使随机种子生成电路100具有相对简单结构，随机种子生成电路100也可以提供较大的随机性。
图2是示出根据本公开的实施例的图1中所示的地址生成单元110的详细示图。
参照图2，地址生成单元110可以被配置成基于字线索引WI[13:0]、页面层级索引PLI[1:0]和擦除计数EC[15:0]来生成多个表地址，例如第一至第四表地址TAD1[3:0]至TAD4[3:0]。例如，地址生成单元110可以基于以14位配置的字线索引WI[13:0]、以2位配置的页面层级索引PLI[1:0]和以16位配置的擦除计数EC[15:0]，来生成数量为4的、每一个以4位来配置的第一至第四表地址TAD1[3:0]至TAD4[3:0]，然而本公开的实施例不限于数量为4。
地址生成单元110可以包括第一地址生成单元ADG1和第二地址生成单元ADG2。
第一地址生成单元ADG1可以被配置成基于字线索引WI[13:0]、页面层级索引PLI[1:0]和擦除计数EC[15:0]来生成初始地址IAD[15:0]。
第二地址生成单元ADG2可以被配置成基于初始地址IAD[15:0]和页面层级索引PLI[1:0]来生成第一至第四表地址TAD1[3:0]至TAD4[3:0]。如下所述，从第二地址生成单元ADG2生成的表地址的数量可以对应于表单元120中包括的查找表的数量。在下文中，作为示例，表单元120包括4个查找表，因此第二地址生成单元ADG2生成4个表地址，即第一至第四表地址TAD1[3:0]至TAD4[3:0]。
第一地址生成单元ADG1可以包括XOR算子XOR11。第一地址生成单元ADG1可以被配置成组合字线索引WI[13:0]和页面层级索引PLI[1:0]，以生成以16位配置的索引值IV[15:0]。例如，第一地址生成单元ADG1可以通过字线索引WI[13:0]来配置索引值IV[15:0]中的14位IV[15:2]，并且可以通过页面层级索引PLI[1:0]来配置索引值IV[15:0]中的2位IV[1:0]。然而，如何使字线索引WI[13:0]和页面层级索引PLI[1:0]乱序(shuffle)以配置索引值IV[15:0]将不限于该示例。例如，可以将字线索引WI[13:0]和页面层级索引PLI[1:0]的偶数位变为索引值IV[15:0]中的较高的8位，并且可以将字线索引WI[13:0]和页面层级索引PLI[1:0]的奇数位变为索引值IV[15:0]中的较低的8位。
XOR算子XOR11可以被配置成对索引值IV[15:0]和擦除计数EC[15:0]执行XOR运算，并且将XOR运算的结果作为初始地址IAD[15:0]输出。
第二地址生成单元ADG2可以包括第一至第四表地址生成单元TADG1至TADG4(也可被称为表地址生成电路)，第一至第四表地址生成单元TADG1至TADG4被配置成分别并行地生成第一至第四表地址TAD1[3:0]至TAD4[3:0]。
第一至第四表地址生成单元TADG1至TADG4可以分别接收从初始地址IAD[15:0]划分的第一至第四部分地址IAD[3:0]、IAD[7:4]、IAD[11:8]和IAD[15:12]。例如，可以将初始地址IAD[15:0]均匀地和顺序地、以4位划分成第一至第四部分地址IAD[3:0]、IAD[7:4]、IAD[11:8]和IAD[15:12]。然而，本公开的实施例不限于以4位将初始地址IAD[15:0]划分成部分地址。例如，初始地址IAD[15:0]可以不是被规则地划分，而是被无规则地划分。根据本公开的实施例，当初始地址IAD以‘x’位配置并且存在‘y’个表地址生成单元时，可以将初始地址IAD以‘x/y’位划分成‘y’个部分地址。第一地址生成单元ADG1可以被描述为生成初始地址IAD，并且还可以被描述为生成从初始地址IAD划分的部分地址。
第一至第四表地址生成单元TADG1至TADG4中的每一个可以被配置成基于页面层级索引PLI[1:0]和初始地址IAD[15:0]的第一至第四部分地址IAD[3:0]、IAD[7:4]、IAD[11:8]和IAD[15:12]中的相应部分地址，来生成第一至第四表地址TAD1[3:0]至TAD4[3:0]中的相应表地址。第一至第四表地址生成单元TADG1至TADG4可以以彼此类似的方式配置和操作。因此，在下文中，作为示例，将描述第一表地址生成单元TADG1的配置和操作。
第一表地址生成单元TADG1可以包括选择单元MUX1和XOR算子XOR21。
选择单元MUX1(也可被称为选择电路)可以被配置为响应于页面层级索引PLI[1:0]而从包括预定值(例如，0x0、0x4、0x8和0xC)的第一预定值组PV1中输出预定值MO1。
第一预定值组PV1可以包括预定值，预定值的数量对应于可以由页面层级索引PLI[1:0]表示的情况(case)的数量(例如，4种情况)。根据本发明的实施例，当可以由页面层级索引PLI表示的情况的数量为“a”时，第一预定值组PV1可以包括“a”个预定值。
第一预定值组PV1可以存储在寄存器中。可以在不管目标页面信息TPI的情况下，确定第一预定值组PV1内的预定值。第一预定值组PV1内的预定值可能是无法改变的，即是固定的。然而，根据本公开的实施例，存储器系统的控制器可以改变第一预定值组PV1内的预定值。
配置第一预定值组PV1内的每个预定值的位的数量可以是配置第一部分地址IAD[3:0]的位的数量(例如，4位)。如图2所示，第一预定值组PV1内的预定值可以彼此不同。如图2所示，根据本公开的实施例，在第一至第四预定值组PV1至PV4内，预定值可以彼此不同，其中第一至第四预定值组PV1至PV4分别由第一至第四表地址生成单元TADG1至TADG4使用。
根据本公开的实施例，选择单元MUX1可以被配置成不响应于页面层级索引PLI[1:0]，而是响应于通过对图1中所示的目标页面信息TPI中包括的字线索引WI[13:0]、页面层级索引PLI[1:0]和擦除计数EC[15:0]中的一个或多个进行运算的结果而选择的位，来输出第一预定值组PV1内的预定值中的预定值MO1。
XOR算子XOR21可以被配置成对第一部分地址IAD[3:0]和预定值MO1执行XOR运算，以生成XOR运算的结果作为第一表地址TAD1[3:0]，其中该预定值MO1是响应于页面层级索引PLI[1:0]而从第一预定值组PV1内的预定值中选择的。可以从第一地址生成单元ADG1提供第一部分地址IAD[3:0]。可以从选择单元MUX1输出预定值MO1。配置第一表地址TAD1[3:0]的位的数量可以与配置第一部分地址IAD[3:0]的位的数量相同。
图3是示出根据本公开的实施例的图1中所示的表单元120的详细示图。
参照图3，表单元120可以被配置成基于第一至第四表地址TAD1[3:0]至TAD4[3:0]而输出第一至第四表值TV1[31:0]至TV4[31:0]。
表单元120可以包括查找表T1至T4。例如，查找表T1至T4中的每一个可以包括16个条目，该16个条目分别对应于4位的相应表地址(例如，TAD1[3:0])可具有的16个值。16个条目中的每一个可以具有以32位配置的值。然而，在本公开的各个实施例中的查找表T1至T4中的每一个中包括的条目的数量和每个条目的大小不限于该示例。
根据本公开的实施例，查找表T1至T4可以设置在不同的存储器设备中。根据本公开的实施例，查找表T1至T4可以设置在相同的存储器设备中。
表单元120可以从查找表T1至T4分别输出与第一至第四表地址TAD1[3:0]至TAD4[3:0]相对应的条目作为第一至第四表值TV1[31:0]至TV4[31:0]。例如，表单元120可以从查找表T1中输出与第一表地址TAD1[3:0]相对应的条目作为第一表值TV1[31:0]。
图4A和图4B是示出根据本公开的实施例的图1中所示的种子生成单元130的详细示图。
参照图4A，种子生成单元130A可以是图1所示的种子生成单元130的实施例。种子生成单元130A可以被配置成基于第一至第四表值TV1[31:0]至TV4[31:0]生成随机种子RS[31:0]。将以32位配置的随机种子RS[31:0]仅是示例，并且本公开的实施例将不限于该示例。
种子生成单元130A可以包括加法器131(也可被称为加法器电路)。
加法器131可以被配置成对第一至第四表值TV1[31:0]至TV4[31:0]执行加法运算，以基于加法运算的结果生成随机种子RS[31:0]。例如，加法器131可以对每个以32位配置的第一至第四表值TV1[31:0]至TV4[31:0]执行加法运算以生成加法运算的结果，该结果以34位配置。加法器131可以输出34位结果内的预定位置的位(例如，较低的32位)作为随机种子RS[31:0]。然而，本公开的实施例将不限于从加法器131的34位结果中选择较低的32位作为随机种子RS[31:0]。例如，加法器131可以输出34位结果内的较高的32位作为随机种子RS[31:0]。
参照图4B，种子生成单元130B可以是图1所示的种子生成单元130的实施例。种子生成单元130B可以被配置成基于第一至第四表值TV1[31:0]至TV4[31:0]和切片索引SI[1:0]生成随机种子RS[31:0]。
具体地，种子生成单元130B可以包括加法器131和种子转换单元132(也可被称为种子转换电路)。
加法器131可以被配置成对第一至第四表值TV1[31:0]至TV4[31:0]执行加法运算，以基于加法运算的结果来生成初始随机种子IRS[31:0]。加法器131的配置和操作可以与图4A所示的加法器131相同。
种子转换单元132可以被配置成基于切片索引SI[1:0]和从加法器131提供的初始随机种子IRS[31:0]而输出随机种子RS[31:0]。
具体地，种子转换单元132可以包括选择单元MUX和XOR算子XOR31。
选择单元MUX可以被配置成响应于切片索引SI[1:0]而从预定值组PV输出预定值MO。
预定值组PV内的预定值的数量可以对应于可以由切片索引SI[1:0]表示的情况的数量(例如，4种情况)。根据本发明的实施例，当可以由切片索引SI表示的情况的数量为“b”时，预定值组PV可以包括“b”个预定值。
预定值组PV可以存储在寄存器中。预定值组PV内的预定值可能是无法改变的，即是固定的。然而，根据本公开的实施例，存储器系统的控制器可以改变预定值组PV内的预定值。
配置预定值组PV内的每个预定值的位的数量可以是配置初始随机种子IRS[31:0]的位的数量(例如，32位)。如图4B所示，预定值组PV内的预定值可以彼此不同。
XOR算子XOR31可以被配置成对由选择单元MUX从预定值组PV中选择的预定值MO和初始随机种子IRS[31:0]执行XOR运算，以生成XOR运算的结果作为随机种子RS[31:0]。可以从选择单元MUX输出预定值MO。因为预定值MO和初始随机种子IRS[31:0]中的每一个以32位配置，所以随机种子RS[31:0]可以以32位配置。
图5是示出根据本公开的实施例的存储器系统200的框图。
参照图5，存储器系统200可以被配置成响应于来自外部主机装置的写入请求而将由该主机装置提供的数据存储在存储器系统200中。存储器系统200可以被配置成响应于来自外部主机装置的读取请求而将存储在存储器系统200中的数据提供到该主机装置。
存储器系统200可以包括个人计算机存储卡国际协会(PCMCIA)卡、紧凑型闪存(CF)卡、智能媒体卡、记忆棒、各种多媒体卡(例如，MMC、eMMC、RS-MMC和微型MMC)、安全数字(SD)卡(例如，SD、迷你SD和微型SD)、通用闪存(UFS)或固态驱动器(SSD)。
存储器系统200可以包括控制器210和存储介质220。
控制器210可以控制存储器系统200的全部操作。控制器210可以控制存储介质220以响应于来自外部主机装置的指令而执行前台操作。前台操作可以包括响应于来自主机装置的指令(即，写入请求和读取请求)而将数据写入到存储介质220中和从存储介质220读取数据的操作。
此外，控制器210可以独立于外部主机装置，来控制存储介质220以执行内部必要的后台操作。后台操作可以包括针对存储介质220的损耗均衡操作、垃圾收集操作、擦除操作、读取回收操作和刷新操作中的至少一个。类似于前台操作，后台操作可以包括将数据写入到存储介质220中和从存储介质220读取数据的操作。
控制器210可以包括随机种子生成单元211、随机化器212和去随机化器213。
随机种子生成单元211可以以与图1所示的随机种子生成单元100相同的方式配置和操作。
随机化器212可以被配置成基于由随机种子生成单元211生成的随机种子RS，将数据DT随机化。控制器210可以将经随机化数据RDT存储到目标页面TP中，目标页面TP与目标页面信息TPI相关并且被包括在存储介质220中。
去随机化器213可以被配置成基于由随机种子生成单元211生成的随机种子RS，将从存储介质220的目标页面TP读取的数据(即，经随机化数据RDT)去随机化。因为随机种子生成单元211向去随机化器213提供随机种子RS，其中随机化器212基于该随机种子RS将数据DT随机化，所以去随机化器213可以通过利用随机种子RS从经随机化数据RDT来恢复原始数据DT。
在控制器210的控制下，存储介质220可以将从控制器210提供的经随机化数据RDT存储到目标页面TP中，并且可以从目标页面TP读取经随机化数据RDT，以将所读取的数据提供到控制器210。
存储介质220可以包括多个非易失性存储器装置。非易失性存储器装置中的每一个可以包括闪速存储器装置(例如，NAND闪存或NOR闪存)、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁性随机存取存储器(MRAM)、电阻式随机存取存储器(ReRAM)等。
图6是示出根据本公开的实施例的包括固态驱动器(SSD)1200的数据处理系统1000的示图。参照图6，数据处理系统1000可以包括主机装置1100和SSD 1200。
SSD 1200可以包括控制器1210、缓冲存储器装置1220、多个非易失性存储器装置1231至123n、电源1240、信号连接器1250和电源连接器1260。
控制器1210可以控制SSD 1200的一般操作。控制器1210可以包括主机接口单元1211、控制单元1212、随机存取存储器1213、随机化单元1214、错误校正码(ECC)单元1215和存储器接口单元1216。
主机接口单元1211可以通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可以包括命令、地址、数据等。根据主机装置1100的协议，主机接口单元1211可以将主机装置1100和SSD 1200接口连接。例如，主机接口单元1211可以通过诸如以下的标准通信接口或协议中的任意一种与主机装置1100通信：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-E)和通用闪存(UFS)。
控制单元1212可以分析和处理从主机装置1100接收的信号SGL。根据用于驱动SSD1200的固件或软件，控制单元1212可以控制内部功能块的操作。随机存取存储器1213可以用作用于驱动这种固件或软件的工作存储器。
随机化单元1214可以将待存储在非易失性存储器装置1231至123n中的数据随机化。随机化单元1214可以将从非易失性存储器装置1231至123n读取并由ECC单元1215校正的数据去随机化。随机化单元1214可以包括随机种子生成单元211、随机化器212和去随机化器213。
ECC单元1215可以生成由随机化单元1214随机化的数据的奇偶校验数据。所生成的奇偶校验数据可以与经随机化数据一起存储在非易失性存储器装置1231至123n中。ECC单元1215可以基于奇偶校验数据来检测从非易失性存储器装置1231至123n中的至少一个读取的数据的错误。如果检测到的错误在可校正范围内，则ECC单元1215可以校正检测到的错误。
根据控制单元1212的控制，存储器接口单元1216可以将诸如命令和地址的控制信号提供到非易失性存储器装置1231至123n中的至少一个。此外，根据控制单元1212的控制，存储器接口单元1216可以与非易失性存储器装置1231至123n中的至少一个交换数据。例如，存储器接口单元1216可以将缓冲存储器装置1220中存储的数据提供到非易失性存储器装置1231至123n中的至少一个，或者将从非易失性存储器装置1231至123n中的至少一个读取的数据提供到缓冲存储器装置1220。
缓冲存储器装置1220可以临时存储待存储在非易失性存储器装置1231至123n的至少一个中的数据。进一步地，缓冲存储器装置1220可以临时存储从非易失性存储器装置1231至123n中的至少一个读取的数据。根据控制器1210的控制，可以将在缓冲存储器装置1220中临时存储的数据传输到主机装置1100或者非易失性存储器装置1231至123n中的至少一个。
非易失性存储器装置1231至123n可以用作SSD 1200的存储介质。非易失性存储器装置1231至123n可以分别通过多个通道CH1至CHn与控制器1210联接。一个或多个非易失性存储器装置可以联接到一个通道。联接到每个通道的非易失性存储器装置可以联接到相同的信号总线和数据总线。
电源1240可以将通过电源连接器1260输入的电力PWR提供到SSD 1200的内部。电源1240可以包括辅助电源1241。辅助电源1241可以供应电力，以允许SSD 1200在发生突然断电时正常终止。辅助电源1241可以包括大容量的电容器。
根据主机装置1100和SSD 1200之间的接口方案，信号连接器1250可以由各种类型的连接器来配置。
根据主机装置1100的供电方案，电源连接器1260可以由各种类型的连接器来配置。
图7是示出根据本公开的实施例的包括存储器系统2200的数据处理系统2000的示图。参照图7，数据处理系统2000可以包括主机装置2100和存储器系统2200。
主机装置2100可以以诸如印刷电路板的板的形式来配置。虽然未示出，但是主机装置2100可以包括用于执行主机装置的功能的内部功能块。
主机装置2100可以包括诸如插座、插槽或连接器的连接端子2110。存储器系统2200可以安装到连接端子2110。
存储器系统2200可以以诸如印刷电路板的板的形式来配置。存储器系统2200可以被称为存储器模块或存储卡。存储器系统2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可以控制存储器系统2200的一般操作。控制器2210可以以与图6所示的控制器1210相同的方式配置。
缓冲存储器装置2220可以临时存储待存储在非易失性存储器装置2231和2232中的数据。进一步地，缓冲存储器装置2220可以临时存储从非易失性存储器装置2231和2232读取的数据。根据控制器2210的控制，可以将临时存储在缓冲存储器装置2220中的数据传输到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可以用作存储器系统2200的存储介质。
PMIC 2240可以将通过连接端子2250输入的电力提供到存储器系统2200的内部。PMIC 2240可以根据控制器2210的控制来管理存储器系统2200的电力。
连接端子2250可以联接到主机装置2100的连接端子2110。通过连接端子2250，诸如命令、地址、数据等的信号以及电力可以在主机装置2100和存储器系统2200之间传送。根据主机装置2100和存储器系统2200之间的接口方案，连接端子2250可以被配置成各种类型。连接端子2250可以设置在存储器系统2200的任意一侧上。
图8是示出根据本公开的实施例的包括存储器系统3200的数据处理系统3000的示图。参照图8，数据处理系统3000可以包括主机装置3100和存储器系统3200。
主机装置3100可以以诸如印刷电路板的板的形式来配置。虽然未示出，但是主机装置3100可以包括用于执行主机装置的功能的内部功能块。
存储器系统3200可以以表面安装类型封装的形式来配置。存储器系统3200可以通过焊球3250安装到主机装置3100。存储器系统3200可以包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可以控制存储器系统3200的一般操作。控制器3210可以以与图6所示的控制器1210相同的方式配置。
缓冲存储器装置3220可以临时存储待存储在非易失性存储器装置3230中的数据。进一步地，缓冲存储器装置3220可以临时存储从非易失性存储器装置3230中读取的数据。根据控制器3210的控制，临时存储在缓冲存储器装置3220中的数据可以被传输到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可以用作存储器系统3200的存储介质。
图9是示出根据本公开的实施例的包括存储器系统4200的网络系统4000的示图。参照图9，网络系统4000可以包括通过网络4500联接的服务器系统4300和多个客户端系统4410至4430。
服务器系统4300可以响应于来自多个客户端系统4410至4430的请求而服务数据。例如，服务器系统4300可以存储从多个客户端系统4410至4430提供的数据。又例如，服务器系统4300可以将数据提供到多个客户端系统4410至4430。
服务器系统4300可以包括主机装置4100和存储器系统4200。存储器系统4200可以由图5所示的存储器系统200、图6所示的SSD 1200、图7所示的存储器系统2200或图8所示的存储器系统3200来配置。
图10是示出根据本公开的实施例的存储器系统中包括的非易失性存储器装置300的框图。参照图10，非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压生成器350和控制逻辑360。
存储器单元阵列310可以包括被布置在字线WL1至WLm和位线BL1至BLn彼此相交的区域处的存储器单元MC。
行解码器320可以通过字线WL1至WLm与存储器单元阵列310联接。行解码器320可以根据控制逻辑360的控制来操作。行解码器320可以对从外部装置(未示出)提供的地址进行解码。行解码器320可以基于解码结果选择和驱动字线WL1至WLm。例如，行解码器320可以将从电压生成器350提供的字线电压提供到字线WL1至WLm。
数据读取/写入块330可以通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块330可以包括分别与位线BL1至BLn相对应的读取/写入电路RW1至RWn。数据读取/写入块330可以根据控制逻辑360的控制来操作。根据操作模式，数据读取/写入块330可以作为写入驱动器或读出放大器而操作。例如，数据读取/写入块330可以在写入操作中作为将从外部装置提供的数据存储在存储器单元阵列310中的写入驱动器而操作。又例如，数据读取/写入块330可以在读取操作中作为从存储器单元阵列310读出数据的读出放大器而操作。
列解码器340可以根据控制逻辑360的控制来操作。列解码器340可以对从外部装置提供的地址进行解码。列解码器340可以基于解码结果，将数据读取/写入块330的、分别与位线BL1至BLn相对应的读取/写入电路RW1至RWn与数据输入/输出线或数据输入/输出缓冲器联接。
电压生成器350可以生成待在非易失性存储器装置300的内部操作中使用的电压。由电压生成器350生成的电压可以被施加到存储器单元阵列310的存储器单元。例如，可以将在编程操作中生成的编程电压施加到待执行编程操作的存储器单元的字线。在另一示例中，可以将在擦除操作中生成的擦除电压施加到待执行擦除操作的存储器单元的阱区(well area)。在又一示例中，可以将在读取操作中生成的读取电压施加到待执行读取操作的存储器单元的字线。
控制逻辑360可以基于从外部装置提供的控制信号，控制非易失性存储器装置300的一般操作。例如，控制逻辑360可以控制非易失性存储器装置300的操作，诸如非易失性存储器装置300的读取操作、写入操作和擦除操作。
根据本公开的实施例，提供了一种存储器系统的随机种子生成电路，该随机种子生成电路具有提高的性能和简单的结构。
虽然上面已经描述了特定实施例，但是本领域技术人员将理解的是，描述的实施例仅仅作为示例。可以组合实施例以形成另外的实施例。因此，存储器系统的随机种子生成电路不应基于所描述的实施例而被限制。相反，当结合上面的描述和附图时，本文描述的存储器系统的随机种子生成电路应当仅受到所附权利要求书的限制。

Claims (21)

1.一种存储器系统的随机种子生成电路，所述随机种子生成电路包括：
第一地址生成电路，基于目标页面信息生成初始地址；
第二地址生成电路，基于所述目标页面信息和从所述初始地址划分成的多个部分地址来生成多个表地址；
表电路，从多个表中输出分别与所述多个表地址相对应的多个表值；以及
种子生成电路，基于所述多个表值生成随机种子。
2.根据权利要求1所述的随机种子生成电路，其中所述目标页面信息包括与目标页面相对应的字线索引、页面层级索引和擦除计数。
3.根据权利要求2所述的随机种子生成电路，其中所述第一地址生成电路组合所述字线索引和所述页面层级索引以生成索引值，并且对所述索引值和所述擦除计数执行XOR运算以生成所述初始地址。
4.根据权利要求1所述的随机种子生成电路，
其中所述第二地址生成电路包括多个表地址生成电路，并且
其中所述多个表地址生成电路中的每一个基于所述目标页面信息和所述多个部分地址之中的相应部分地址，生成所述多个表地址之中的相应表地址。
5.根据权利要求4所述的随机种子生成电路，其中所述多个表地址生成电路中的每一个包括：
选择电路，响应于所述目标页面信息，从多个预定值中输出预定值；以及
XOR算子，对所述预定值和所述相应部分地址执行XOR运算，以生成所述相应表地址。
6.根据权利要求5所述的随机种子生成电路，其中所述多个预定值彼此不同。
7.根据权利要求1所述的随机种子生成电路，其中所述种子生成电路对所述多个表值执行加法运算，并且选择所述加法运算的结果内的预定位置的位作为所述随机种子。
8.根据权利要求1所述的随机种子生成电路，其中所述种子生成电路包括：
加法器电路，对所述多个表值执行加法运算，并且选择所述加法运算的结果内的预定位置的位作为初始随机种子；以及
种子转换电路，基于所述初始随机种子和切片索引来生成所述随机种子。
9.根据权利要求8所述的随机种子生成电路，其中所述种子转换电路包括：
选择电路，响应于所述切片索引，从多个预定值中输出预定值；以及
XOR算子，对所述预定值和所述初始随机种子执行XOR运算，以生成所述随机种子。
10.一种存储器系统的随机种子生成电路，所述随机种子生成电路包括：
第一地址生成电路，基于目标页面信息生成多个部分地址；
第二地址生成电路，基于页面层级索引分别从预定第一值组中选择预定第一值，并且基于所述预定第一值将所述多个部分地址分别转换为多个表地址；
表电路，从多个表中输出分别与所述多个表地址相对应的多个表值；以及
种子生成电路，基于所述多个表值生成随机种子。
11.根据权利要求10所述的随机种子生成电路，
其中所述目标页面信息包括与目标页面相对应的字线索引、所述页面层级索引和擦除计数，并且
其中所述第一地址生成电路组合所述字线索引和所述页面层级索引以生成索引值，并且对所述索引值和所述擦除计数执行XOR运算以生成初始地址，所述初始地址将被划分成所述多个部分地址。
12.根据权利要求10所述的随机种子生成电路，
其中所述第二地址生成电路包括多个表地址生成电路，所述多个表地址生成电路分别接收所述多个部分地址以输出所述多个表地址，并且
其中所述多个表地址生成电路中的每一个包括：
选择电路，接收所述预定第一值组之中的相应预定第一值组，并且响应于所述页面层级索引，从所述相应预定第一值组输出预定第一值；以及
XOR算子，对所述预定第一值和相应部分地址执行XOR运算，以生成相应表地址。
13.根据权利要求10所述的随机种子生成电路，其中所述种子生成电路包括：
加法器电路，对所述多个表值执行加法运算，并且选择所述加法运算的结果内的预定位置的位作为初始随机种子；以及
种子转换电路，基于所述初始随机种子和切片索引来生成所述随机种子。
14.根据权利要求13所述的随机种子生成电路，其中所述种子转换电路包括：
选择电路，响应于所述切片索引，从多个预定第二值中输出预定第二值；以及
XOR算子，对所述预定第二值和所述初始随机种子执行XOR运算，以生成所述随机种子。
15.一种存储器系统的随机种子生成电路，所述随机种子生成电路包括：
地址生成电路，基于目标页面信息生成多个表地址；
表电路，从多个表中输出分别与所述多个表地址相对应的多个表值；以及
种子生成电路，对所述多个表值执行加法运算，并且基于所述加法运算的结果来生成随机种子。
16.根据权利要求15所述的随机种子生成电路，其中所述地址生成电路包括：
第一地址生成电路，基于所述目标页面信息来生成初始地址；以及
第二地址生成电路，基于所述目标页面信息和从所述初始地址划分成的多个部分地址来生成所述多个表地址。
17.根据权利要求16所述的随机种子生成电路，
其中所述目标页面信息包括与目标页面相对应的字线索引、页面层级索引和擦除计数，并且
其中所述第一地址生成电路组合所述字线索引和所述页面层级索引以生成索引值，并且对所述索引值和所述擦除计数执行XOR运算以生成所述初始地址。
18.根据权利要求16所述的随机种子生成电路，
其中所述第二地址生成电路包括多个表地址生成电路，并且
其中所述多个表地址生成电路中的每一个基于所述目标页面信息和所述多个部分地址之中的相应部分地址，生成所述多个表地址之中的相应表地址。
19.根据权利要求18所述的随机种子生成电路，其中所述多个表地址生成电路中的每一个包括：
选择电路，响应于所述目标页面信息，从多个预定值中输出预定值；以及
XOR算子，对所述预定值和所述相应部分地址执行XOR运算，以生成所述相应表地址。
20.根据权利要求15所述的随机种子生成电路，其中所述种子生成电路包括：
加法器电路，执行所述加法运算，并且选择所述加法运算的结果内的预定位置的位作为初始随机种子；以及
种子转换电路，基于所述初始随机种子和切片索引来生成所述随机种子。
21.根据权利要求20所述的随机种子生成电路，其中所述种子转换电路包括：
选择电路，响应于所述切片索引，从多个预定值中输出预定值；以及
XOR算子，对所述预定值和所述初始随机种子执行XOR运算，以生成所述随机种子。
CN202111001295.0A 2020-12-23 2021-08-30 存储器系统的随机种子生成电路 Pending CN114664340A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200182543A KR20220091235A (ko) 2020-12-23 2020-12-23 메모리 시스템의 랜덤 시드 생성 회로
KR10-2020-0182543 2020-12-23

Publications (1)

Publication Number Publication Date
CN114664340A true CN114664340A (zh) 2022-06-24

Family

ID=82023596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111001295.0A Pending CN114664340A (zh) 2020-12-23 2021-08-30 存储器系统的随机种子生成电路

Country Status (3)

Country Link
US (1) US20220197792A1 (zh)
KR (1) KR20220091235A (zh)
CN (1) CN114664340A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2417577A (en) * 2004-08-25 2006-03-01 Imagination Tech Ltd Memory controller with randomised bank selection
US8588412B2 (en) * 2008-05-23 2013-11-19 Red Hat, Inc. Mechanism for generating pseudorandom number sequences
KR102200108B1 (ko) * 2014-10-10 2021-01-08 삼성전자주식회사 비휘발성 메모리 장치 및 그 동작 방법
JP7446923B2 (ja) * 2020-06-02 2024-03-11 キオクシア株式会社 半導体装置及び半導体記憶装置
WO2021249030A1 (zh) * 2020-06-11 2021-12-16 华为技术有限公司 随机数序列生成方法和随机数引擎

Also Published As

Publication number Publication date
US20220197792A1 (en) 2022-06-23
KR20220091235A (ko) 2022-06-30

Similar Documents

Publication Publication Date Title
CN108932107B (zh) 数据存储装置及其操作方法
US11487669B2 (en) Memory system for storing data of log-structured merge tree structure and data processing system including the same
CN111916140B (zh) 控制器及其操作方法以及包括控制器的存储器系统
US12026398B2 (en) Memory system performing flush operation for buffer region
US20210216458A1 (en) Memory system performing host map management
CN113741798A (zh) 数据存储装置及其操作方法
KR20190019721A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN109240949B (zh) 数据存储装置及其操作方法
CN111177018A (zh) 存储器系统及其操作方法
CN113885782A (zh) 存储装置及其操作方法
CN108257629A (zh) 非易失性存储器装置和包括其的数据存储装置的操作方法
CN110032466B (zh) 数据存储装置及其操作方法
CN112698784B (zh) 存储器系统
US11720276B2 (en) Memory system and controller for managing write status
CN111414314B (zh) 数据存储装置、其操作方法及其控制器
CN109840214B (zh) 数据存储装置及其操作方法
CN110442302B (zh) 存储器系统及用于操作存储器系统的方法
US20220197792A1 (en) Random seed generating circuit of memory system
US9966148B1 (en) Data storage device and operating method thereof
US11954347B2 (en) Memory system and operating method thereof
US11954351B2 (en) Memory system, operating method thereof, and data processing system for processing duplicate data
US20210089208A1 (en) Memory system and data processing system including the same
CN110825654B (zh) 存储器系统及其操作方法
US20230214151A1 (en) Memory system and operating method thereof
KR20230001257A (ko) 메모리 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination