CN114649353A - 阵列基板、包含其的数字x射线探测器及其制造方法 - Google Patents

阵列基板、包含其的数字x射线探测器及其制造方法 Download PDF

Info

Publication number
CN114649353A
CN114649353A CN202111375590.2A CN202111375590A CN114649353A CN 114649353 A CN114649353 A CN 114649353A CN 202111375590 A CN202111375590 A CN 202111375590A CN 114649353 A CN114649353 A CN 114649353A
Authority
CN
China
Prior art keywords
electrode
pad
layer
array substrate
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111375590.2A
Other languages
English (en)
Inventor
尹載皓
張棟現
朴時亨
姜汶秀
李東桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN114649353A publication Critical patent/CN114649353A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/115—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/115—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation
    • H01L31/117—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation of the bulk effect radiation detector type, e.g. Ge-Li compensated PIN gamma-ray detectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/36—Devices specially adapted for detecting X-ray radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measurement Of Radiation (AREA)

Abstract

阵列基板、包含其的数字X射线探测器及其制造方法。不使用单独的掩模工序，而利用同一掩模使用同一掩模工序形成PIN二极管的下电极和覆盖PIN二极管的第二保护层，从而减少掩模工序的数量，因此提高工艺效率。此外，对PIN二极管的下电极进行图案化，然后对覆盖PIN二极管的第二保护膜进行图案化，使得使用单个掩模工序执行在前图案化和在后图案化，从而减少由于异物或污渍导致的缺陷的增加。

Description

阵列基板、包含其的数字X射线探测器及其制造方法
技术领域
本公开涉及一种能够减少掩模工序的数量以提高工艺效率并减少薄膜晶体管的劣化的用于数字X射线探测器的阵列基板的制造方法，一种通过该方法制造的用于数字X射线探测器的阵列基板，以及一种包含该阵列基板的数字X射线探测器。
背景技术
由于X射线具有短波长，所以X射线能够容易地透过物体。X射线的透射率取决于物体的内部密度。因此，可以通过检测X射线透过物体时的透射率来观察物体的内部结构。
医学领域中使用的基于X射线的检查方法中的一种是胶片打印方案。然而，在胶片打印方案中，为了察看结果，拍摄图像，然后打印胶片。因此，察看结果需要很长时间。特别地，在胶片打印方案中，存储和保护打印的胶片存在许多困难。
近来，使用薄膜晶体管的数字X射线探测器(DXD)已经被开发出来并在医学领域得到了广泛使用。
数字X射线探测器检测透过物体的X射线的透射率，并基于透射率在显示器上显示物体的内部状态。
因此，数字X射线探测器可以在不使用单独的胶片和打印纸的情况下显示物体的内部结构。此外，DXD的优点是可以在X射线拍摄之后立即实时察看结果。
发明内容
数字X射线探测器是通过层叠诸如薄膜晶体管和PIN二极管的各种元件，以及由有机或无机材料制成的各种保护层以具有预定图案而形成的。
具体地，可以通过沉积诸如金属、有机材料和无机材料的材料，并利用具有预定图案的掩模使用光刻工艺执行图案化掩模工序来形成每一层。
由于数字X射线探测器是通过将具有各种图案的层彼此层叠而形成的，所以应当包括使用具有不同图案的多个掩模的多个掩模工序。
在这种情况下，掩模工序的数量应当与掩模的数量相对应。因此，随着待使用的掩模的数量增加，应当执行的掩模工序的数量相应增加。
随着掩模工序的数量以这种方式增加，工艺时间和工艺成本增加，因此，工艺效率降低。
具体地，当在当前单个工序完成之后没有立即进行后续工序时，由于等待时间的增加，待加工物体上异物或污渍的出现的可能性增加，导致缺陷增加。
此外，在沉积诸如金属、有机材料和无机材料的材料的工序中可能产生大量氢(H)。
当产生的氢保留在薄膜晶体管(具体地，由氧化物半导体材料制成的有源层)中时，可能发生薄膜晶体管的负移位，导致电特性劣化的问题。
具体地，关于数字X射线探测器，在形成PIN二极管(特别地，PIN层)的工序中产生大量氢。
因此，在形成PIN二极管的PIN层之后，需要将过多的氢从薄膜晶体管有效地排出到外部。
因此，本公开的发明人发明了一种能够减少掩模工序的数量以提高工艺效率并减少薄膜晶体管的劣化的用于数字X射线探测器的阵列基板的制造方法，一种通过该方法制造的用于数字X射线探测器的阵列基板，以及一种包含该阵列基板的数字X射线探测器。
根据本公开的一个实施例的目的是提供一种能够通过减少掩模工序的数量来提高工艺效率的用于数字X射线探测器的阵列基板的制造方法，一种通过该方法制造的用于数字X射线探测器的阵列基板，以及一种包含该阵列基板的数字X射线探测器。
根据本公开的一个实施例的目的是提供一种能够减少工艺等待时间，从而减少由于异物或污渍导致的缺陷增加的用于数字X射线探测器的阵列基板的制造方法，一种通过该方法制造的用于数字X射线探测器的阵列基板，以及一种包含该阵列基板的数字X射线探测器。
根据本公开的一个实施例的目的是提供一种能够在进行多个掩模工序的同时实现均匀的面板特性的用于数字X射线探测器的阵列基板的制造方法，一种通过该方法制造的用于数字X射线探测器的阵列基板，以及一种包含该阵列基板的数字X射线探测器。
根据本公开的一个实施例的目的是提供一种能够通过减少由于薄膜晶体管中包含的氢导致的元件劣化来提高元件性能的用于数字X射线探测器的阵列基板的制造方法，一种通过该方法制造的用于数字X射线探测器的阵列基板，以及一种包含该阵列基板的数字X射线探测器。
根据本公开的目的不限于上述目的。上文未提及的根据本公开的其他目的和优点可以通过以下描述理解，并且可以通过根据本公开的实施例更清楚地理解。此外，将容易理解，根据本公开的目的和优点可以通过权利要求中公开的特征及其组合来实现。
根据本公开的一个实施例的用于数字X射线探测器的阵列基板的制造方法可以包括：设置具有有源区域的基底基板；在基底基板上在有源区域中形成薄膜晶体管；在基底基板上形成第一保护层以覆盖薄膜晶体管；在第一保护层上形成下电极膜；在下电极膜上在有源区域中形成PIN(P型/I型/N型半导体)层和上电极；在下电极膜上形成第二保护膜以覆盖PIN层和上电极；以及对第二保护膜进行图案化以形成第二保护层，并且对下电极膜进行图案化以在有源区域中形成下电极。
在这方面，使用同一掩模工序对第二保护膜和下电极膜进行图案化。
或者，在对第二保护膜进行图案化之后，对下电极膜进行图案化。在这方面，使用干蚀刻对第二保护膜进行图案化，并且使用湿蚀刻对下电极膜进行图案化。
根据本公开的一个实施例的用于数字X射线探测器的阵列基板可以包括：基底基板，具有有源区域和焊盘区域；薄膜晶体管，设置在基底基板上并且在有源区域中；第一保护层，覆盖薄膜晶体管并且设置在有源区域和焊盘区域中；PIN二极管，电连接到薄膜晶体管，并且设置在第一保护层上并且在有源区域中；以及第二保护层，覆盖PIN二极管并且设置在有源区域和焊盘区域中。
在这方面，第二保护层不与第一保护层接触。
此外，PIN二极管包括下电极、PIN层和上电极。第二保护层不覆盖下电极的侧面。
这样，使用同一掩模工序对第二保护膜和下电极膜进行图案化。在形成PIN层之后，对第二保护膜进行图案化以形成脱氢路径，从而提高工艺效率并有效地从薄膜晶体管排出氢。
根据本公开的一个实施例，PIN二极管的下电极和覆盖PIN二极管的第二保护层不是使用单独的掩模工序形成的，而是利用同一掩模使用同一掩模工序形成的，从而减少了掩模工序的数量，因此提高了工艺效率。
此外，根据本公开的一个实施例，对PIN二极管的下电极进行图案化，然后对覆盖PIN二极管的第二保护膜进行图案化，使得使用单个掩模工序执行在前图案化和在后图案化，从而减少了由于异物或污渍导致的缺陷增加。
此外，根据本公开的一个实施例，可以使用同一掩模对PIN二极管的下电极以及覆盖PIN二极管的第二保护层进行图案化，从而在执行多个掩模工序的同时确保均匀的面板特性。
此外，根据本公开的一个实施例，形成PIN二极管的PIN层，然后对覆盖PIN二极管的第二保护层进行图案化，使得PIN二极管和焊盘区域由此受到保护，而薄膜晶体管没有被其覆盖，这可以容许确保脱氢路径(氢沿着该路径从薄膜晶体管移除)为较宽的区域，从而减少由于氢导致的薄膜晶体管的劣化。
除了如上所述的效果之外，根据本公开的具体效果将与用于实施本公开的以下详细描述一起描述。
附图说明
图1是示意性地示出了数字X射线探测器的框图。
图2是根据本公开的一个实施例的与单个像素区域相对应的用于数字X射线探测器的阵列基板以及包含该阵列基板的数字X射线探测器的平面图。
图3是根据本公开的一个实施例的与单个像素区域相对应的用于数字X射线探测器的阵列基板以及包含该阵列基板的数字X射线探测器的横截面图。
图4A至图4E是根据本公开的一个实施例的与单个像素区域相对应的用于数字X射线探测器的阵列基板以及包含该阵列基板的数字X射线探测器的制造方法的工序平面图。
图5A至图5E是根据本公开的一个实施例的与单个像素区域相对应的用于数字X射线探测器的阵列基板以及包含该阵列基板的数字X射线探测器的制造方法的工序横截面图。
图6是根据本公开的另一个实施例的与单个像素区域相对应的用于数字X射线探测器的阵列基板以及包含该阵列基板的数字X射线探测器的平面图。
图7是根据本公开的另一个实施例的与单个像素区域相对应的用于数字X射线探测器的阵列基板以及包含该阵列基板的数字X射线探测器的横截面图。
图8是图7的部分区域的放大横截面图。
图9A至图9E是根据本公开的另一个实施例的与单个像素区域相对应的用于数字X射线探测器的阵列基板以及包含该阵列基板的数字X射线探测器的制造方法的工序平面图。
图10A至图10E是根据本公开的另一个实施例的与单个像素区域相对应的用于数字X射线探测器的阵列基板以及包含该阵列基板的数字X射线探测器的制造方法的工序横截面图。
图11是当在用于数字X射线探测器的阵列基板以及包含该阵列基板的数字X射线探测器上产生污渍时处于暗状态的图像。
具体实施方式
为了简单清晰的说明，附图中的元件不一定按比例绘制。不同附图中相同的附图标记表示相同或相似的元件，因此执行相似的功能。此外，省略了已知步骤和元件的描述和细节以简化描述。此外，在本公开的以下详细描述中，阐述了许多具体细节以提供对本公开的全面理解。然而，应当理解，可以在没有这些具体细节的情况下实施本公开。在其它情况下，未详细描述已知方法、程序、组件和电路，以便不会不必要地模糊本公开的各个方面。下面进一步说明和描述各种实施例的示例。应当理解，本文的描述并不旨在将权利要求局限于所描述的具体实施例。相反，其旨在涵盖可以包含在由所附权利要求限定的本公开的精神和范围内的替代物、修改和等同物。用于描述本公开的实施例的附图中公开的形状、尺寸、比率、角度和数量等是示例性的，并且本公开不限于此。在本文中，相同的附图标记指相同的元件。此外，省略了已知步骤和元件的描述和细节以简化描述。此外，在本公开的以下详细描述中，阐述了许多具体细节以提供对本公开的全面理解。然而，应当理解，可以在没有这些具体细节的情况下实施本公开。在其它情况下，未详细描述已知方法、程序、组件和电路，以便不会不必要地模糊本公开的各个方面。
本文所使用的术语仅用于描述特定实施例的目的，并不旨在限制本公开。如本文所使用的，单数形式“一”和“一个”旨在还包括复数形式，除非上下文另有明确指示。应当进一步理解，在本说明书中使用术语“包括”和“包含”时，说明了存在所阐述的特征、整数、操作、元件和/或组件，但不排除存在或添加一个或多个其他特征、整数、操作、元件、组件和/或其部分。如本文所使用的，术语“和/或”包括一个或多个相关的所列出的项的任意和所有组合。当诸如“至少一个”的表述在一系列元件前时，可以整体修饰整体一系列元件，而不能修饰该一系列元件中的单个元件。当提及“C至D”时，是指C(包含C)至D(包含D)，除非另有说明。应当理解，虽然术语“第一”、“第二”、“第三”等可以在本文中用于描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语用于区分一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分。因此，在不脱离本公开的精神和范围的情况下，下文描述的第一元件、组件、区域、层或部分可以称为第二元件、组件、区域、层或部分。
此外，还应当理解，当第一元件或层被称为存在于第二元件或层“上”或“下”时，第一元件可以直接设置在第二元件上或下，或者可以在第三元件或层设置在第一元件或层与第二元件或层之间的情况下间接设置在第二元件上或下。应当理解，当一个元件或层被称为“连接到”或“耦合到”另一个元件或层时，它可以直接在另一个元件或层上，直接连接到或耦合到另一个元件或层，或者可以存在一个或多个中间元件或层。此外，还应当理解，当一个元件或层被称为在两个元件或层“之间”时，它可以是两个元件或层之间的唯一元件或层，或者也可以存在一个或多个中间元件或层。此外，如本文所使用的，当一个层、膜、区域、板等设置在另一个层、膜、区域、板等“上”或“顶部”时，前者可以直接接触后者，或者又一个层、膜、区域、板等可以设置在前者和后者之间。如本文所使用的，当一个层、膜、区域、板等直接设置在另一个层、膜、区域、板等“上”或“顶部”时，前者直接接触后者，并且在前者和后者之间没有设置又一个层、膜、区域、板等。此外，如本文所使用的，当一个层、膜、区域、板等设置在另一个层、膜、区域、板等“下”或“下方”时，前者可以直接接触后者，或者又一个层、膜、区域、板等可以设置在前者和后者之间。如本文所使用的，当一个层、膜、区域、板等直接设置在另一个层、膜、区域、板等“下”或“下方”时，前者直接接触后者，并且在前者和后者之间没有设置又一个层、膜、区域、板等。
除非另有定义，否则本文所使用的所有术语(包括技术术语或科学术语)的含义与本发明构思所属的领域技术人员通常理解的含义相同。应当进一步理解，术语(例如在常用词典中定义的术语)应当被解释为具有与其在相关技术的上下文中的含义一致的含义，并且除非在本文中明确定义，否则将不会被解释为理想化或过度形式化的含义。
在一个示例中，当某个实施例可以不同地实现时，在特定块中详细说明的功能或操作可以以不同于流程图中详细说明的顺序发生。例如，实际上可以同时执行两个连续块。根据相关功能或操作，可以以相反顺序执行块。在时间关系的描述中，例如，诸如“在…之后”、“随后”、“在…之前”等的两个事件之间的时间在前关系，除非指明“直接在…之后”、“直接随后”或“直接在…之前”，否则在这两个事件之间可以发生另一个事件。本公开的各种实施例的特征可以部分地或完全地相互结合，并且可以在技术上相互关联或相互操作。这些实施例可以相互独立地实现，并且可以以关联关系一起实现。为了便于解释，本文可以使用诸如“在…下”、“在…下方”、“下部”、“在…下面”、“在…上”、“上部”等空间相关术语来描述如附图所示的一个元件或特征与另一个元件或特征的关系。应当理解，除附图所示的方向之外，空间相关术语旨在包含使用中或操作中的装置的不同方向。例如，当附图中的装置被翻转时，被描述为在其他元件或特征“下方”、“下”或“下面”的元件的方向将会为在其他元件或特征“上方”。因此，示例术语“下方”和“下面”可以包含上方和下方的方向。装置可以以其他方式确定方向，例如，旋转90度或以其他方向旋转，并且应当相应地解释本文中使用的空间相关描述。“X轴方向”、“Y轴方向”和“Z轴方向”不应仅解释为具有X轴方向、Y轴方向和Z轴方向相互垂直的几何关系。“X轴方向”、“Y轴方向”和“Z轴方向”可以解释为在本文组件可以在功能上工作的范围内具有较宽泛的方向。
在下文中，将参考附图描述根据本公开的一些实施例的能够减少掩模工序的数量以提高工艺效率并减少薄膜晶体管的劣化的用于数字X射线探测器的阵列基板的制造方法，通过该方法制造的用于数字X射线探测器的阵列基板，以及包含该阵列基板的数字X射线探测器。
图1是示意性地示出了数字X射线探测器的框图。数字X射线探测器可以包括薄膜晶体管阵列110、栅极驱动器120、偏压电源130、读出电路140和时序控制器150。
薄膜晶体管阵列110包括由在第一方向上布置的多条栅极线GL和在与第一方向正交的第二方向上布置的多条数据线DL限定的多个单元区域。
以矩阵形式布置单元区域。在每个单元区域中，可以形成光敏像素P。薄膜晶体管阵列110检测从X射线源发射的X射线，并且将检测到的X射线转换为电信号并输出该电信号。
每个光敏像素包括：PIN二极管，其将通过闪烁体从X射线转换而来的可见光区域的光转换为电信号并输出该电信号；以及薄膜晶体管TFT，其将从PIN二极管输出的检测信号传输到读出电路140。PIN二极管的一端可以连接到薄膜晶体管，其另一端可以连接到偏压线BL。
薄膜晶体管的栅极可以连接到输送扫描信号的栅极线GL。薄膜晶体管的源极/漏极可以分别连接到PIN二极管和输送从PIN二极管输出的检测信号的数据线DL。各条偏压线BL可以以与各条数据线DL平行方式延伸。
栅极驱动器120可以通过栅极线GL依次将栅极信号施加到光敏像素的薄膜晶体管。光敏像素的薄膜晶体管可以响应于具有栅极导通电压电平的栅极信号而导通。
偏压电源130可以通过偏压线BL将驱动电压施加到光敏像素。偏压电源130可以选择性地将反向偏压或正向偏压施加到PIN二极管。
读出电路140可以读出从响应于栅极驱动器的栅极信号而导通的薄膜晶体管传输的检测信号。也就是说，从PIN二极管输出的检测信号可以通过薄膜晶体管和数据线DL输入到读出电路140。
读出电路140可以在用于读出移位图像的移位读出时段以及用于读出X射线曝光后的检测信号的X射线读出时段期间读出从各个光敏像素输出的检测信号。
读出电路140可以包括信号探测器和多路复用器。信号探测器包括分别对应于数据线DL的多个放大电路。每个放大电路可以包括放大器、电容器和复位元件。
时序控制器150可以生成初始信号和时钟信号，并且将初始信号和时钟信号供应到栅极驱动器120，以控制栅极驱动器120的操作。此外，时序控制器150可以生成读出控制信号和读出时钟信号，并且可以将读出控制信号和读出时钟信号供应到读出电路140，以控制读出电路140的操作。
图2是根据本公开的一个实施例的与单个像素区域相对应的用于数字X射线探测器的阵列基板以及包含该阵列基板的数字X射线探测器的平面图。
图3是根据本公开的一个实施例的与单个像素区域相对应的用于数字X射线探测器的阵列基板以及包含该阵列基板的数字X射线探测器的横截面图。图4A至图4E是根据本公开的一个实施例的与单个像素区域相对应的用于数字X射线探测器的阵列基板以及包含该阵列基板的数字X射线探测器的制造方法的工序平面图。图5A至图5E是根据本公开的一个实施例的与单个像素区域相对应的用于数字X射线探测器的阵列基板以及包含该阵列基板的数字X射线探测器的制造方法的工序横截面图。
在下文中，将参考附图详细描述根据本公开的一个实施例的用于数字X射线探测器的阵列基板、包含该阵列基板的数字X射线探测器及其制造方法。
在下文中，如下所述的用于在每一层中形成图案的方法可以采用使用光刻工艺的掩模工序，其包括本领域技术人员常规执行的沉积、光刻胶涂层(PR)涂布、曝光、显影、蚀刻和光刻胶剥离(PR剥离)工序。因此，省略各个工序的详细描述。
例如，对于沉积工序，溅射方案可以用于金属材料，而等离子体增强化学气相沉积(PECVD)可以用于半导体或绝缘膜。
此外，对于蚀刻工序，可以基于材料选择性地使用干蚀刻和湿蚀刻。本领域技术人员执行的技术可以应用于蚀刻工序。
如图4A和图5A所示，在数字X射线探测器和用于数字X射线探测器的阵列基板10中，薄膜晶体管220形成在基底基板210的有源区域AA中。
用于数字X射线探测器的阵列基板10包括基底基板210。
基底基板210可以实施为玻璃基板。然而，本公开不限于此。当阵列基板10应用于柔性数字X射线探测器时，基板210可以由具有柔性特性的聚酰亚胺材料制成。
基底基板210包括有源区域AA和焊盘区域PDA。
有源区域AA包括设置有PIN二极管240的PIN二极管区域PINA和设置有薄膜晶体管220的薄膜晶体管区域TFTA。
焊盘区域包括读出焊盘区域和栅极焊盘区域，读出焊盘区域包括连接到读出电路140以向读出电路140读出信号的读出焊盘区域，栅极焊盘区域包括从栅极驱动器120接收扫描信号的栅极焊盘区域。
在下文中，将首先描述包含在有源区域AA中的组件。
多条栅极线GL和多条数据线DL形成在基底基板210上，并且以彼此垂直的方式彼此交叉。
多个单元区域分别限定在多条栅极线GL和多条数据线DL之间的交点处。每个单元区域可以对应于像素P。因此，可以限定多个像素区域。与栅极线GL和数据线DL中的每一个相对应的区域可以定义为像素区域之间的边界区域。
各个薄膜晶体管220和各个PIN二极管240可以属于各个像素。因此，多个薄膜晶体管220和多个PIN二极管240可以形成在具有多个像素区域的阵列基板中。
在下文中，以下描述基于对应于单个像素的薄膜晶体管220和PIN二极管240，因此，除非另有说明，否则同样地应用于与其相邻的像素。
在基底基板210上，形成包括第一电极223a、第二电极223b、栅极225和有源层221的薄膜晶体管220。
缓冲层211可以形成在基底基板210和薄膜晶体管220之间。在这种情况下，缓冲层211可以由诸如硅氧化物膜SIOx或硅氮化物膜SINx的无机材料膜构成，并且可以实施为多层缓冲层。
有源层221形成在缓冲层211上。有源层221可以由诸如IGZO(铟镓锌氧化物)的氧化物半导体材料制成，但不限于此。有源层221可以由LTPS(低温多晶硅)或非晶硅(a-Si)制成。
栅极225可以形成在有源层221上。栅极绝缘层222可以形成在有源层221和栅极225之间，使得有源层221和栅极225可以彼此绝缘。
栅极225可以形成在栅极绝缘层222上，以便对应于有源层221的沟道区域。
栅极225可以由选自由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、铜(Cu)及其合金组成的组中的一种制成，并且可以由单层或多层构成。
栅极225可以从栅极线GL延伸。
此外，栅极225可以与栅极线GL集成，使得栅极线GL可以用作栅极225。因此，栅极线GL和栅极225可以构成同一层。
由无机材料制成的栅极绝缘层222可以形成为对应于栅极225，并且可以形成为具有等于或大于栅极225的面积，以有效地绝缘。
栅极225和栅极绝缘层222可以形成为对应于有源层221的内部区域。因此，有源层221的当未被栅极225覆盖时暴露的两个相对区域(即，有源层221的除其沟道区域之外的两个相对端)可以分别用作源极区域和漏极区域。
有源层221的源极区域可以设置为比其漏极区域更靠近PIN二极管240。然而，本公开不限于此。源极区域和漏极区域的位置可以互换。
由无机材料制成的层间绝缘层226可以形成在栅极225上，以覆盖基底基板210。
层间绝缘层226可以形成在包含有源区域AA和焊盘区域PDA的基底基板210的整个表面上。
第一电极223a和第二电极223b可以形成在层间绝缘层226上。
第一电极223a和第二电极223b可以形成为在栅极225插设在它们之间的情况下分别对应于有源层221的两个相对侧。
分别对应于有源层221的源极区域和漏极区域的层间绝缘层接触孔226h可以形成在层间绝缘层226中。
因此，第一电极223a和第二电极223b可以经由层间绝缘层接触孔226h分别连接到有源层221的源极区域和漏极区域。
因此，连接到源极区域的第一电极223a可以用作源极，并且连接到漏极区域的第二电极223b可以用作漏极。
第一电极223a和第二电极223b以及数据线DL可以使用相同的图案化工序并且使用相同的材料形成，并且可以构成同一层。
在这种情况下，第一电极223a可以设置为与数据线DL间隔开，而第二电极223b可以从数据线DL延伸或形成在数据线DL中。
数据线DL可以由选自由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、铜(Cu)及其合金组成的组中的一种制成。本公开不限于此。
第一保护层230可以形成在薄膜晶体管220上，以覆盖包含有源区域AA和焊盘区域PDA的基底基板210的整个表面。
第一保护层230可以由诸如硅氧化物膜SIOx或硅氮化物膜SINx的无机材料膜构成。本公开不限于此。第一保护层230可以保护底层薄膜晶体管220，特别地，有源层221。
用于形成PIN二极管240的下电极241的下电极膜241a可以沉积在第一保护层230上，以覆盖包含有源区域AA和焊盘区域PDA的基底基板210的整个表面。在这种情况下，为了使第一电极223a和下电极膜241a彼此电连接，第一保护层接触孔230h可以以与第一电极223a相对应的方式形成在第一保护层230中。
因此，下电极膜241a可以经由第一保护层230的第一保护层接触孔230h电连接到第一电极223a。
接下来，如图4B和图5B所示，可以使用具有预定图案的掩模经由掩模工序对下电极膜241a进行图案化，因此，可以形成下电极241。
在这种情况下，可以使用湿蚀刻对下电极膜241a进行图案化。
下电极241可以用作PIN二极管240中的像素电极。根据PIN二极管240的特性，下电极241可以由选自诸如钼(Mo)的不透明金属或诸如ITO(氧化铟锡)、IZO(氧化铟锌)和ZnO(氧化锌)的透明氧化物中的至少一种材料制成。
在这种情况下，下电极241可以以与每个像素区域相对应的图案形成，并且可以设置在像素区域中。
接下来，如图4C和图5C所示，PIN二极管240的PIN层243和上电极245可以形成在下电极241上并且在每个像素区域中。
具体地，PIN膜和上电极膜可以形成在基底基板210的整个表面上以覆盖下电极241。然后，可以使用掩模工序对PIN膜和上电极膜进行图案化以分别形成PIN层243和上电极245。
在这种情况下，可以使用干蚀刻对PIN膜进行图案化，并且可以使用湿蚀刻对上电极膜进行图案化。
PIN膜和上电极膜的图案化顺序不受特别的限制。
因此，PIN二极管240可以包括连接到薄膜晶体管220的下电极241，下电极241上的PIN层243，以及PIN层243上的上电极245。
PIN层243将通过闪烁体从X射线转换而来的可见光转换为电信号。
PIN层243可以通过在下电极241上依次层叠包含n型杂质的N型半导体层、本征半导体层和包含p型杂质的P型半导体层来形成。
本征半导体层可以相对地比N型半导体层和P型半导体层中的每一个厚。PIN层243可以形成为包含能够将通过闪烁体从X射线转换而来的可见光转换为电信号的材料。例如，PIN层243可以包含诸如a-Se、HgI2、CdTe、PbO、PbI2、BiI3、GaAs和Ge的材料。
上电极245可以由选自诸如ITO(氧化铟锡)、IZO(氧化铟锌)和ZnO(氧化锌)的透明氧化物中的至少一种材料制成，使得可以提高PIN二极管240的填充因子。
接下来，如图4D和图5D所示，第二保护膜250a可以沉积在包含有源区域AA和焊盘区域PDA的基底基板210的整个表面上，以覆盖PIN二极管240。
第二保护膜250a可以由诸如硅氧化物膜SIOx或硅氮化物膜SINx的无机材料膜构成。本公开不限于此。
接下来，如图4E和图5E所示，第二保护层250可以包括对应于上电极245的第二保护层接触孔250h。例如，第二保护层接触孔250h可以通过去除第二保护膜250a的对应于上电极245的部分来形成。如图5E所示，第二保护层250可以通过对第二保护膜250a进行图案化来形成。
在这种情况下，可以使用干蚀刻对第二保护膜250a进行图案化。
除第二保护层接触孔250h之外，第二保护层250可以形成在基底基板210的整个表面上，使得可以保护第二保护层250下方的诸如PIN二极管240和薄膜晶体管220的元件免受外部水分或异物的影响。
参考图3，平坦化层260可以形成在第二保护层250上。平坦化层260可以由诸如PAC(光丙烯)的有机材料制成。本公开不限于此。
平坦化层接触孔260h可以以与第二保护层接触孔250h相对应的方式形成在平坦化层260中。
偏压电极270可以形成在平坦化层260上。偏压电极270可以经由平坦化层接触孔260h和第二保护层接触孔250h连接到PIN二极管240的上电极245，使得偏置电压可以施加到PIN二极管240。
偏压电极270可以从以与数据线DL平行的方式延伸的偏压线BL分支。
第三保护层280可以形成在偏压线BL上。第三保护层280可以由诸如硅氧化物膜SIOx或硅氮化物膜SINx的无机材料膜构成。本公开不限于此。
在第三保护层280上，闪烁体层290可以形成为覆盖PIN二极管240。
具体地，闪烁体层290可以设置在薄膜晶体管220和PIN二极管240上，并且位于有源区域AA中，以便覆盖薄膜晶体管220和PIN二极管240。
由于闪烁体层290可以直接沉积在用于数字X射线探测器的阵列基板10上，所以闪烁体层290的底面应当被平坦化。
因此，由诸如PAC(光丙烯)的有机材料制成的附加平坦化层可以形成在第三保护层280上。
使用附加平坦化层使闪烁体层290的底面平坦化可以利于经由闪烁体材料的沉积形成闪烁体层290。
闪烁体层290可以在垂直方向上生长以具有多个柱状晶相，使得多个闪烁体柱状晶体可以以并排方式布置。本公开不限于此。闪烁体可以由诸如碘化铯(CsI)或碘化铊(TlI)的材料制成。本公开不限于此。
在一个示例中，焊盘区域PDA包括包含读出焊盘的读出区域，以及包含栅极焊盘的栅极焊盘区域。
在下文中，将详细描述焊盘区域PDA中的读出焊盘。关于读出焊盘的描述可以同样地应用于栅极焊盘。将单独描述它们之间的一些区别。
焊盘区域PDA的读出区域中的焊盘包括焊盘电极323、焊盘连接电极341、焊盘接触电极370和焊盘保护电极380。
首先，如图4A和图5A所示，焊盘电极323可以形成在层间绝缘层226上并在焊盘区域PDA中。
焊盘电极323可以与形成第一电极223a和第二电极223b的图案化工序使用同一个图案化工序来形成。因此，焊盘电极323可以具有与第一电极223a和第二电极223b中的每一个相同的材料。此外，焊盘电极323、第一电极223a和第二电极223b可以构成同一层。
然而，在栅极焊盘区域中，在使用与形成第一电极223a和第二电极223b相同的图案化工序形成焊盘电极323之前，可以与形成栅极225的图案化工序使用同一个图案化工序形成单独的附加焊盘下电极。单独的附加焊盘下电极和栅极225可以由相同的材料制成，并且可以构成同一层。
在这种情况下，栅极焊盘区域中的焊盘下电极可以形成在层间绝缘层226下方。
在第一保护层230形成在焊盘电极323上之后，下电极膜241a可以形成在第一保护层230上以覆盖有源区域AA以及焊盘区域PDA的整个表面。
在这种情况下，第一保护层接触孔230h可以以与焊盘电极323相对应的方式形成在第一保护层230中并且在焊盘区域PDA中。因此，下电极膜241a可以经由第一保护层接触孔230h电连接到焊盘电极323。
接下来，如图4B至图4C以及图5B至图5C所示，可以对下电极膜241a进行图案化以在焊盘区域PDA中形成焊盘连接电极341。
因此，焊盘区域PDA中的焊盘连接电极341和有源区域AA中的PIN二极管240的下电极241可以构成同一层并且可以由相同的材料制成。
在这种情况下，焊盘连接电极341的对应于第一保护层接触孔230h的部分可以被图案化并去除，以形成焊盘连接电极接触孔341h。
接下来，如图4D和图5D所示，第二保护膜250a可以形成在焊盘连接电极341上。
第二保护膜250a可以沉积在包含有源区域AA和焊盘区域PDA的基底基板210的整个表面上。
接下来，如图4E和图5E所示，第二保护膜250a可以被图案化以形成与焊盘区域PDA中的第一保护层接触孔230h和焊盘连接电极接触孔341h相对应的第二保护层接触孔250h。因此，第二保护层250可以形成在焊盘连接电极341上。
焊盘接触电极370可以形成在第二保护层250上并且在焊盘区域PDA中。
焊盘接触电极370可以使用与形成偏压电极270相同的图案化工序来形成。因此，焊盘接触电极370和偏压电极270可以由相同的材料制成，并且可以构成同一层。
焊盘接触电极370可以经由第一保护层接触孔230h、焊盘连接电极接触孔341h和第二保护层接触孔250h电连接到下焊盘电极323。
焊盘保护电极380可以附加地设置在焊盘接触电极370上。
焊盘保护电极380可以保护焊盘接触电极370以减少其腐蚀，并且可以由ITO制成。
根据本公开的数字X射线探测器的操作如下。
X射线照射到数字X射线探测器。闪烁体层290将X射线转换为可见光。PIN二极管240的PIN层243将可见区域中的光转换为电子信号。
具体地，当可见区域中的光照射到PIN层243时，I型半导体层被P型半导体层和N型半导体层耗尽，从而在其中产生电场。然后，通过由电场引起的光漂移产生的空穴和电子分别被收集到P型半导体层和N型半导体层中。
PIN二极管240将可见区域中的光转换为电信号并将该信号传输到薄膜晶体管220。这样传输的电信号经由连接到薄膜晶体管220的数据线DL显示为图像信号。
图6是根据本公开的另一个实施例的与单个像素区域相对应的用于数字X射线探测器的阵列基板10以及包含该阵列基板的数字X射线探测器1的平面图。图7是根据本公开的另一个实施例的与单个像素区域相对应的用于数字X射线探测器的阵列基板10以及包含该阵列基板的数字X射线探测器1的横截面图。
图9A至图9E是根据本公开的另一个实施例的与单个像素区域相对应的用于数字X射线探测器的阵列基板10以及包含该阵列基板的数字X射线探测器的制造方法的工序平面图。图10A至图10E是根据本公开的另一个实施例的与单个像素区域相对应的用于数字X射线探测器的阵列基板10以及包含该阵列基板的数字X射线探测器的制造方法的工序横截面图。
在下文中，参考附图，将详细描述根据本公开的另一个实施例的用于数字X射线探测器的阵列基板10和数字X射线探测器及其制造方法。
然而，应当省略关于同样地应用于如上所述的本公开的一个实施例的内容的详细描述。下面的描述应当着重于它们之间的差异。
如上所述的根据本公开的一个实施例的用于数字X射线探测器的阵列基板10和数字X射线探测器及其制造方法可以称为第一实施例。下面描述的根据本公开的另一个实施例的用于数字X射线探测器的阵列基板10和数字X射线探测器及其制造方法可以称为第二实施例。
在如上所述的根据本公开的第一实施例的用于数字X射线探测器的阵列基板10和数字X射线探测器及其制造方法中，使用单独的掩模工序分别形成PIN二极管240的下电极241和覆盖PIN二极管240的第二保护层250。
在这种情况下，掩模工序包括沉积工序和使用光刻工艺的图案化工序。
也就是说，在使用下电极图案经由掩模工序形成PIN二极管240的下电极241之后，使用单独的掩模工序形成PIN二极管240的PIN层243和上电极245。接下来，使用单独的掩模工序形成覆盖PIN二极管240的第二保护层250。
在第一实施例中，在形成PIN二极管240和第二保护层250的工序中，使用单独的掩模工序分别形成这些层。因此，工艺效率可能会降低。
当依次执行多个掩模工序时，为了确保工艺设备或由于其他工艺问题，可能出现以下问题：在一个掩模工序完成后，下一个掩模工序可能不会立即进行，而是可能在预定等待时间之后进行。
在这种情况下，由于下电极241已经经历了掩模工序并且已经被图案化，所以底层下薄膜晶体管220必须在暴露于外部的同时等待经历下一个工序。因此，在等待时间期间，阵列基板上异物或污渍出现的可能性会增加。
此外，在形成下电极241时，下电极膜241a沉积在基底基板210的整个表面上，然后使用光刻工艺对其进行图案化。在这方面，在沉积下电极膜241a之后，可能不会立即进行光刻工艺。因此，在等待时间期间，下电极膜241a上可能出现污渍。
图11示出了在为了形成PIN二极管240的下电极241，在沉积下电极膜241a之后在预定时间延迟后进行光刻工序的情况下，用于数字X射线探测器的阵列基板10和数字X射线探测器在暗状态下的图像。
如图11所示，在沉积下电极膜241a之后在预定时间延迟后进行用于PIN二极管240的下电极241的光刻工序的情况下，在用于数字X射线探测器的阵列基板10和数字X射线探测器中，在其中心识别出亮斑，并且识别出倾斜污渍。
此外，在第一实施例中，在用于PIN二极管240的PIN层243的掩模工序之后执行用于第二保护层250的掩模工序。第二保护层250形成在基底基板210的除接触孔之外的整个表面上。因此，可能难以确保可以将在PIN层243的形成工序期间产生的大量氢排出到外部的脱氢路径。
因此，与如上所述的本公开的第一实施例相比，在根据本公开的第二实施例的用于数字X射线探测器的阵列基板10和数字X射线探测器及其制造方法中，可以消除上述问题。
为此，根据本公开的第二实施例的用于数字X射线探测器的阵列基板10和数字X射线探测器的制造方法可以包括：在基底基板210上在有源区域AA中形成薄膜晶体管220；在基底基板210上形成第一保护层230以覆盖薄膜晶体管220；在第一保护层230上形成下电极膜241a；在下电极膜241a上在有源区域AA中形成PIN层243和上电极245；在下电极膜241a上形成第二保护膜250a以覆盖PIN层243和上电极245；通过对第二保护膜250a进行图案化形成第二保护层250，并且通过对下电极膜241a进行图案化在有源区域AA中形成下电极241。
在这种情况下，使用同一掩模工序对第二保护膜250a和下电极膜241a进行图案化。
如图9A和图10A所示，薄膜晶体管220形成在有源区域AA中并且在基底基板210上。
形成在基底基板210上的薄膜晶体管220形成为包括有源层221、第一电极223a、第二电极223b和栅极225。
有源层221可以形成于在基底基板210上形成的缓冲层211上。
具有对应于栅极225的图案的栅极绝缘层222可以形成在有源层221上。栅极225可以形成在栅极绝缘层222上。
层间绝缘层226可以形成在栅极225上并且覆盖包含有源区域AA和焊盘区域PDA的基底基板210的整个表面上，以覆盖栅极225。
第一电极223a和第二电极223b可以形成在层间绝缘层226上。此外，第一电极223a和第二电极223b经由层间绝缘层接触孔226h分别电连接到有源层221。
第一保护层230形成在薄膜晶体管220上并且在基底基板210上，以覆盖薄膜晶体管220。
第一保护层230形成在包含有源区域AA和焊盘区域PDA的基底基板210的整个表面上。
下电极膜241a可以沉积在第一保护层230上。
下电极膜241a形成在包含有源区域AA和焊盘区域PDA的基底基板210的整个表面上。
在一个示例中，在焊盘区域PDA中，焊盘电极323形成在基底基板210上。
具体地，可以在形成第一保护层230之前形成焊盘电极323。焊盘电极323可以形成在层间绝缘层226和第一保护层230之间。
焊盘区域PDA中的焊盘电极323可以使用与在有源区域AA中形成薄膜晶体管220的第一电极223a和第二电极223b相同的掩模工序来形成。
因此，焊盘区域PDA中的焊盘电极323可以由与有源区域AA中的薄膜晶体管220的第一电极223a和第二电极223b中的每一个相同的材料制成。此外，焊盘区域PDA中的焊盘电极323以及设置在有源区域AA中的薄膜晶体管220的第一电极223a和第二电极223b可以构成同一层。
接下来，如图9B和图10B所示，PIN层243和上电极245形成在有源区域AA中并且在下电极膜241a上。
在沉积下电极膜241a之后，在有源区域AA中形成PIN层243和上电极245，而不使用光刻工艺执行单独的图案化工序。
PIN层243和上电极245可以通过执行包含沉积和图案化工序的掩模工序来形成。
例如，PIN膜和上电极膜可以沉积在下电极膜241a上以覆盖基底基板210的整个表面。然后，PIN层243和上电极245可以通过分别使用具有与PIN层243和上电极245相对应的图案的掩模执行图案化工序来形成。
由于上电极膜形成在PIN膜上，所以可以在PIN膜的图案化工序之前执行上电极膜的图案化工序。
上电极膜的图案化工序可以使用干蚀刻工艺进行，而PIN膜的图案化工序可以使用湿蚀刻工艺进行。
接下来，如图9C和图10C所示，第二保护膜250a形成在下电极膜241a上以覆盖PIN层243和上电极245。
沉积第二保护膜250a以覆盖包含有源区域AA和焊盘区域PDA的基底基板210的整个表面。
接下来，如图9D和图10D所示，通过对第二保护膜250a进行图案化形成第二保护层250。
此外，如图9E和图10E所示，下电极241可以通过对设置在有源区域AA中的下电极膜241a进行图案化来形成。此外，焊盘连接电极341可以通过对设置在焊盘区域PDA中的下电极膜241a进行图案化来形成。
在这种情况下，可以使用同一掩模工序对第二保护膜250a和下电极膜241a进行图案化。
可以使用单个同一掩模而不是使用单独的掩模对第二保护膜250a和下电极膜241a进行图案化。因此，可以使用单个同一掩模工序执行图案化。
具体地，第二保护膜250a形成在下电极膜241a上。然后，首先使用具有预定图案的掩模对第二保护膜250a进行图案化，随后，使用与在第二保护膜250a的图案化工序中相同的掩模对下电极膜241a进行图案化。
可以使用干蚀刻对第二保护膜250a进行图案化，并且可以使用湿蚀刻对下电极膜241a进行图案化。
以这种方式图案化的第二保护膜250a可以形成为有源区域AA和焊盘区域PDA中的第二保护层250。此外，图案化的下电极膜241a可以用作有源区域AA中的下电极241，并且可以用作焊盘区域PDA中的焊盘连接电极341。
因此，使用同一掩模工序形成有源区域AA中的下电极241和焊盘区域PDA中的焊盘连接电极341。
如上所述，根据第二实施例，PIN二极管240的下电极241和覆盖PIN二极管240的第二保护层250可以不使用单独的掩模工序而利用同一掩模使用同一掩模工序艺形成，从而减少掩模工序的数量，因此提高工艺效率。
此外，根据第二实施例，可以执行单个掩模工序，使得可以通过对覆盖PIN二极管240的第二保护膜250a进行图案化来形成第二保护层250，然后可以通过对下电极膜241a进行图案化来形成下电极241。因此，可以消除在工艺方面引起的问题。
具体地，在保护下电极膜241a的第二保护膜250a被图案化之后，不需要改变掩模工序。因此，可以使用同一掩模工序以批处理方式对下电极膜241a进行图案化，而无需等待时间。因此，在用于数字X射线探测器的阵列基板和数字X射线探测器的制造工艺期间，可以减少否则可能存在于阵列基板上的异物或污渍的增加。
此外，根据第二实施例，在形成PIN二极管240的PIN层243之后，覆盖PIN二极管240的第二保护层250可以被图案化，使得PIN二极管240被第二保护层250保护，而第二保护层250不覆盖薄膜晶体管220。
也就是说，当形成在薄膜晶体管220上的第二保护层250的图案的数量尽可能减少时，未被第二保护层250覆盖的面积增大，因此可以通过较宽的排出区域排出氢。因此，薄膜晶体管220的脱氢路径可以是较宽的。以这种方式，确保了薄膜晶体管220的较宽的脱氢路径，使得可以减少薄膜晶体管220由于氢导致的劣化。
在形成PIN二极管240的PIN层243的工序中，可能产生大量氢。在这方面，当氢流入底层薄膜晶体管220中时，元件的特性可能劣化。
具体地，具有由氧化物半导体制成的有源层221的氧化物半导体基薄膜晶体管220更容易由于氢而劣化。因此，需要确保能够将在形成PIN层243的工序中引入的氢排出到外部的脱氢路径。
根据第二实施例，在形成PIN层243之后形成为覆盖PIN层243的第二保护层250不形成为覆盖基底基板210的整个表面。相反，第二保护层250可以在有源区域AA中被图案化为与下电极241相对应的图案，而第二保护层250可以在焊盘区域PDA中被图案化为与焊盘连接电极341相对应的图案，使得第二保护层250形成为具有最小图案数量。
当第二保护层250覆盖基底基板210的整个表面时，由于第二保护层250，可能无法确保从薄膜晶体管220脱氢的脱氢路径。然而，如在第二实施例中，当第二保护层250形成为具有最小图案数量时，未形成第二保护层250的区域可以用作脱氢路径。因此，可以经由后续热处理工序将大量氢从薄膜晶体管220排出到外部。
此外，根据第二实施例，第二保护层250可以被图案化为具有与下电极241相同的图案。因此，与第一实施例中的结构相比，用于数字X射线探测器的阵列基板和包含该阵列基板的数字X射线探测器可以具有恒定且均匀的面板特性。
图8是图7中形成有第二保护层250和下电极241的区域的一部分的放大横截面图。
如图8所示，第二保护层250不与第一保护层230接触。
如上所述，在第二实施例中，可以利用同一掩模使用单个掩模工序对下电极膜241a和下电极膜241a上的第二保护膜250a进行图案化。因此，在有源区域AA中，通过对第二保护膜250a进行图案化形成的第二保护层250可以形成为与通过对下电极膜241a进行图案化形成的下电极241的图案相对应的图案。
类似地，在焊盘区域PDA中，通过对第二保护膜250a进行图案化形成的第二保护层250可以形成为与通过对下电极膜241a进行图案化形成的焊盘连接电极341的图案相对应的图案。
因此，第二保护层250可以不与第一保护层230接触。第二保护层250可以形成为不覆盖下电极241的侧面。
在这种情况下，可以通过同一掩模使用同一掩模工序对第二保护层250和下电极241以及第二保护层250和焊盘连接电极341进行图案化，但是它们可以不具有彼此完全相同的图案。
例如，如图8所示，下电极241的侧面可以向下和向外倾斜。此外，下电极241的顶端241e可以位于第二保护层250的底端250e的内侧。
可以通过干蚀刻第二保护膜250a对第二保护层250进行图案化。第二保护膜250a的图案化工序还可以影响设置在第二保护膜250a下方的下电极膜241a。因此，设置在第二保护膜250a下方的下电极膜241a的部分区域可以在用于对第二保护膜250a进行图案化的干蚀刻工艺期间被蚀刻掉。
在下电极膜241a的后续湿蚀刻中，下电极241的顶端241e可以经受第二保护膜250a的干蚀刻的效果和下电极膜241a的湿蚀刻的效果。因此，下电极241的侧面可以被部分地过度地蚀刻。
因此，下电极241的侧面可以向下和向外倾斜。此外，下电极241的顶端241e可以位于第二保护层250的底端250e的内侧。
在有源区域AA中，可以形成第二保护层250，然后，可以在其上形成平坦化层260。此外，如图7所示，偏压电极270可以形成在平坦化层260上。
偏压电极270可以经由平坦化层260的接触孔260h和第二保护层250的接触孔250h电连接到PIN二极管240的上电极245。
参考图7，第三保护层280可以形成在PIN二极管240、平坦化层260和偏压电极270上。此外，闪烁体层290可以设置在第三保护层280上并且在有源区域AA中。
在一个示例中，在焊盘区域PDA中，焊盘接触电极370可以形成在第二保护层250上。
焊盘区域PDA中的焊盘接触电极370可以使用与形成有源区域AA中的偏压电极270同一掩模工序来形成。因此，焊盘接触电极370可以由与偏压电极270相同的材料制成，并且焊盘接触电极370和偏压电极270可以构成同一层。
焊盘接触电极370可以经由第一保护层接触孔230h、焊盘连接电极接触孔和第二保护层接触孔250h电连接到底层焊盘电极323。
在焊盘区域PDA中的焊盘接触电极370上，可以形成覆盖焊盘接触电极370的焊盘保护电极380。
焊盘保护电极380可以用于减少焊盘接触电极370暴露于外部时可能发生的焊盘接触电极370的腐蚀。为此，焊盘保护电极380可以包含诸如ITO的材料。然而，本公开不限于此。焊盘保护电极380可以由耐腐蚀的金属材料制成。
在一个示例中，在栅极焊盘区域中，在使用与形成第一电极223a和第二电极223b相同的图案化工序形成焊盘电极323之前，可以使用与形成栅极225相同的图案化工序形成单独的附加焊盘下电极。单独的附加焊盘下电极和栅极225可以由相同的材料制成，并且可以构成同一层。
在这种情况下，栅极焊盘区域PDA中的焊盘下电极可以设置在层间绝缘层226下方。
本公开可以包括以下方面及其实施方式。
本公开的第一方面提供了一种用于数字X射线探测器的阵列基板的制造方法，该方法包括：设置具有有源区域和焊盘区域的基底基板；在基底基板上在有源区域中形成薄膜晶体管；在基底基板上形成第一保护层以覆盖薄膜晶体管；在第一保护层上形成下电极膜；在下电极膜上在有源区域中形成PIN(P型/I型/N型半导体)层和上电极；在下电极膜上形成第二保护膜以覆盖PIN层和上电极；以及对第二保护膜进行图案化以形成第二保护层，并且对下电极膜进行图案化以在有源区域中形成下电极，其中，使用同一掩模工序对第二保护膜和下电极膜进行图案化。
在第一方面的一个实施方式中，下电极膜和第二保护膜中的每一个形成为覆盖基底基板的整个表面。
在第一方面的一个实施方式中，对第二保护膜进行图案化，随后，对下电极膜进行图案化。
在第一方面的一个实施方式中，使用干蚀刻对第二保护膜进行图案化，使用湿蚀刻对下电极膜进行图案化。
在第一方面的一个实施方式中，该方法进一步包括：在形成第一保护层之前，在基底基板上在焊盘区域中形成焊盘电极。
在第一方面的一个实施方式中，薄膜晶体管包括有源层、第一电极、第二电极和栅极，其中，使用同一掩模工序形成焊盘电极、第一电极和第二电极。
在第一方面的一个实施方式中，形成下电极包括对下电极膜进行图案化以在焊盘区域中形成焊盘连接电极。
在第一方面的一个实施方式中，使用同一掩模工序形成下电极和焊盘连接电极。
在第一方面的一个实施方式中，焊盘区域包括读出焊盘区域。
在第一方面的一个实施方式中，该方法进一步包括：在形成第二保护层和下电极之后，在有源区域和焊盘区域中分别形成偏压电极和焊盘接触电极，其中，使用同一掩模工序形成偏压电极和焊盘接触电极。
在第一方面的一个实施方式中，该方法进一步包括在焊盘区域中形成覆盖焊盘接触电极的焊盘保护电极。
本公开的第二方面提供了一种数字X射线探测器的制造方法，该方法包括：设置用于数字X射线探测器的阵列基板；以及在阵列基板上形成闪烁体层以覆盖阵列基板的有源区域，其中，设置阵列基板包括：设置具有有源区域和焊盘区域的基底基板；在有源区域中并在基底基板上形成薄膜晶体管；在基底基板上形成第一保护层以覆盖薄膜晶体管；在第一保护层上形成下电极膜；在有源区域中并在下电极膜上形成PIN(P型/I型/N型半导体)层和上电极；在下电极膜上形成第二保护膜以覆盖PIN层和上电极；以及对第二保护膜进行图案化以形成第二保护层，并且对下电极膜进行图案化以在有源区域中形成下电极，其中，使用同一掩模工序对第二保护膜和下电极膜进行图案化。
本公开的第三方面提供了一种用于数字X射线探测器的阵列基板，该阵列基板包括：基底基板，基底基板具有有源区域和焊盘区域；薄膜晶体管，薄膜晶体管设置在有源区域中并在基底基板上；第一保护层，第一保护层覆盖薄膜晶体管并且设置在有源区域和焊盘区域中；PIN二极管，PIN二极管电连接到薄膜晶体管并且设置在有源区域中并在第一保护层上；第二保护层，第二保护层覆盖PIN二极管并且设置在有源区域和焊盘区域中；以及偏压电极，偏压电极电连接到PIN二极管并且设置在第二保护层上并在有源区域中，其中，第二保护层不与第一保护层接触。
在第三方面的一个实施方式中，PIN二极管包括下电极、PIN层和上电极，其中，第二保护层不覆盖下电极的侧面。
在第三方面的一个实施方式中，下电极的侧面向下和向外倾斜，其中，下电极的顶端位于第二保护层的底端的内侧。
在第三方面的一个实施方式中，上电极经由形成在第二保护层中的接触孔电连接到偏压电极。
在第三方面的一个实施方式中，薄膜晶体管包括有源层、第一电极、第二电极和栅极，其中，阵列基板进一步包括：焊盘电极，焊盘电极设置在焊盘区域中，其中，焊盘电极、第一电极和第二电极构成同一层；焊盘连接电极，焊盘连接电极设置在焊盘区域中，其中，焊盘连接电极和下电极构成同一层；以及焊盘接触电极，焊盘接触电极设置在焊盘区域中，其中，焊盘接触电极和偏压电极构成同一层。
在第三方面的一个实施方式中，阵列基板进一步包括设置在焊盘区域中的焊盘保护电极，其中，焊盘保护电极覆盖焊盘接触电极。
本公开的第四方面提供了一种数字X射线探测器，包括：用于数字X射线探测器的阵列基板；以及闪烁体层，闪烁体层设置在阵列基板上以覆盖阵列基板的有源区域，其中，用于数字X射线探测器的阵列基板包括：基底基板，基底基板具有有源区域和焊盘区域；薄膜晶体管，薄膜晶体管设置在基底基板上并在有源区域中；第一保护层，第一保护层覆盖薄膜晶体管并且设置在有源区域和焊盘区域中；PIN二极管，PIN二极管电连接到薄膜晶体管并且设置在第一保护层上并在有源区域中；第二保护层，第二保护层覆盖PIN二极管并且设置在有源区域和焊盘区域中；以及偏压电极，偏压电极电连接到PIN二极管并且设置在第二保护层上并在有源区域中，其中，第二保护层不与第一保护层接触。
尽管已经参考附图更详细地描述了本公开的实施例，但是本公开不必须限于这些实施例。本公开可以在不脱离本公开技术思想的范围内以各种修改方式实现。因此，本公开中公开的实施例并不旨在限制本公开的技术思想，而是为了描述本公开。本公开的技术思想的范围不受实施例的限制。因此，应当理解，如上所述的实施例在所有方面都是说明性的和非限制性的。本公开的保护范围应当由权利要求来解释，并且本公开的范围内的所有技术思想应当被解释为包含在本公开的范围内。

Claims (20)

1.一种用于数字X射线探测器的阵列基板的制造方法，所述方法包括：
设置具有有源区域和焊盘区域的基底基板；
在所述基底基板上并且在所述有源区域中形成薄膜晶体管；
在所述基底基板上形成第一保护层以覆盖所述薄膜晶体管；
在所述第一保护层上形成下电极膜；
在所述下电极膜上并且在所述有源区域中形成PIN层，即，P型/I型/N型半导体层和上电极；
在所述下电极膜上形成第二保护膜以覆盖所述PIN层和所述上电极；以及
对所述第二保护膜进行图案化以形成第二保护层，并且对所述下电极膜进行图案化以在所述有源区域中形成下电极，
其中，使用同一掩模工序对所述第二保护膜和所述下电极膜进行图案化。
2.根据权利要求1所述的方法，其中，在所述有源区域中，所述第二保护层被图案化为与所述下电极相对应的图案。
3.根据权利要求1所述的方法，其中，所述下电极膜和所述第二保护膜中的每一个形成为覆盖所述基底基板的整个表面。
4.根据权利要求1所述的方法，其中，使用具有预定图案的掩模对所述第二保护膜进行图案化，然后使用与在所述第二保护膜的图案化工序中同一掩模对所述下电极膜进行图案化。
5.根据权利要求4所述的方法，其中，使用干蚀刻对所述第二保护膜进行图案化，使用湿蚀刻对所述下电极膜进行图案化。
6.根据权利要求1所述的方法，其中，所述方法进一步包括：在形成所述第一保护层之前，在所述基底基板上并且在所述焊盘区域中形成焊盘电极。
7.根据权利要求6所述的方法，其中，所述薄膜晶体管包括有源层、第一电极、第二电极和栅极，
其中，使用同一掩模工序形成所述焊盘电极、所述第一电极和所述第二电极。
8.根据权利要求6所述的方法，其中，形成所述下电极包括对所述下电极膜进行图案化以在所述焊盘区域中形成焊盘连接电极。
9.根据权利要求8所述的方法，其中，使用同一掩模工序形成所述下电极和所述焊盘连接电极。
10.根据权利要求8所述的方法，其中，在所述焊盘区域中，所述第二保护层被图案化为与所述焊盘连接电极相对应的图案。
11.根据权利要求8所述的方法，其中，所述方法进一步包括：在形成所述第二保护层和所述下电极之后，在所述有源区域和所述焊盘区域中分别形成偏压电极和焊盘接触电极，
其中，使用同一掩模工序形成所述偏压电极和所述焊盘接触电极。
12.根据权利要求11所述的方法，其中，所述方法进一步包括在所述焊盘区域中形成覆盖所述焊盘接触电极的焊盘保护电极。
13.一种数字X射线探测器的制造方法，所述制造方法包括：
设置根据权利要求1-12任一项所述的用于所述数字X射线探测器的阵列基板；以及
在所述阵列基板上形成闪烁体层以覆盖所述阵列基板的有源区域。
14.一种用于数字X射线探测器的阵列基板，所述阵列基板包括：
基底基板，所述基底基板具有有源区域和焊盘区域；
薄膜晶体管，所述薄膜晶体管设置在所述有源区域中并且在所述基底基板上；
第一保护层，所述第一保护层覆盖所述薄膜晶体管并且设置在所述有源区域和所述焊盘区域中；
PIN二极管，所述PIN二极管电连接到所述薄膜晶体管，并且设置在所述有源区域中并且在所述第一保护层上；以及
第二保护层，所述第二保护层覆盖所述PIN二极管并且设置在所述有源区域和所述焊盘区域中，
其中，所述第二保护层不与所述第一保护层接触。
15.根据权利要求14所述的阵列基板，其中，所述PIN二极管包括下电极、PIN层和上电极，
其中，所述第二保护层不覆盖所述下电极的侧面。
16.根据权利要求15所述的阵列基板，其中，所述下电极的侧面向下和向外倾斜，
其中，所述下电极的顶端位于所述第二保护层的底端的内侧。
17.根据权利要求15所述的阵列基板，还包括偏压电极，所述偏压电极电连接到所述PIN二极管，并且设置在所述第二保护层上并且在所述有源区域中，
其中，所述上电极经由形成在所述第二保护层中的接触孔电连接到所述偏压电极。
18.根据权利要求17所述的阵列基板，其中，所述薄膜晶体管包括有源层、第一电极、第二电极和栅极，
其中，所述阵列基板进一步包括：
焊盘电极，所述焊盘电极设置在所述焊盘区域中，其中，所述焊盘电极、所述第一电极和所述第二电极构成同一层；
焊盘连接电极，所述焊盘连接电极设置在所述焊盘区域中，其中，所述焊盘连接电极和所述下电极构成同一层；以及
焊盘接触电极，所述焊盘接触电极设置在所述焊盘区域中，其中，所述焊盘接触电极和所述偏压电极构成同一层。
19.根据权利要求18所述的阵列基板，其中，所述阵列基板进一步包括设置在所述焊盘区域中的焊盘保护电极，其中，所述焊盘保护电极覆盖所述焊盘接触电极。
20.一种数字X射线探测器，包括：
根据权利要求14-19任一项所述的用于所述数字X射线探测器的阵列基板；以及
闪烁体层，所述闪烁体层设置在所述阵列基板上以覆盖所述阵列基板的有源区域。
CN202111375590.2A 2020-12-18 2021-11-19 阵列基板、包含其的数字x射线探测器及其制造方法 Pending CN114649353A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200178359A KR20220087891A (ko) 2020-12-18 2020-12-18 디지털 엑스레이 검출기용 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기 및 그 제조 방법
KR10-2020-0178359 2020-12-18

Publications (1)

Publication Number Publication Date
CN114649353A true CN114649353A (zh) 2022-06-21

Family

ID=81992600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111375590.2A Pending CN114649353A (zh) 2020-12-18 2021-11-19 阵列基板、包含其的数字x射线探测器及其制造方法

Country Status (3)

Country Link
US (1) US11817519B2 (zh)
KR (1) KR20220087891A (zh)
CN (1) CN114649353A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5448877B2 (ja) * 2010-01-25 2014-03-19 富士フイルム株式会社 放射線検出器
US9048160B2 (en) * 2012-07-12 2015-06-02 Carestream Health, Inc. Radiographic imaging array fabrication process for metal oxide thin-film transistors with reduced mask count
JP6463136B2 (ja) * 2014-02-14 2019-01-30 キヤノン株式会社 放射線検出装置及び放射線検出システム
KR102569741B1 (ko) 2018-10-31 2023-08-22 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기

Also Published As

Publication number Publication date
KR20220087891A (ko) 2022-06-27
US20220199848A1 (en) 2022-06-23
US11817519B2 (en) 2023-11-14

Similar Documents

Publication Publication Date Title
JP4753516B2 (ja) 放射線イメージャ用構造及び、放射線イメージャを製造する方法
US9735183B2 (en) TFT flat sensor and manufacturing method therefor
US11011665B2 (en) Thin film transistor array substrate for high-resolution digital X-ray detector and high-resolution digital X-ray detector including the same
CN110034134B (zh) 用于x射线探测器的阵列基板以及包括其的x射线探测器
CN111129045A (zh) 数字x射线检测器和用于其的薄膜晶体管阵列衬底
US11209557B2 (en) Array substrate for digital X-ray detector, digital X-ray detector including the same, and method for manufacturing the same
US20110073979A1 (en) Detection element
KR20090060047A (ko) 디지털 엑스레이 디텍터 및 그 제조방법
US11515354B2 (en) Thin film transistor array substrate for digital X-ray detector device and digital X-ray detector device including the same
US11769783B2 (en) Thin film transistor array substrate for digital X-ray detector device and digital X-ray detector device and manufacturing method thereof
US11757046B2 (en) Thin film transistor array substrate for digital x-ray detector device, digital x-ray detector device, and manufacturing method thereof
US11199635B2 (en) Digital X-ray detector, digital X-ray detection device, and manufacturing method thereof
KR20190028194A (ko) 엑스레이 검출기용 어레이 기판과 이를 포함하는 엑스레이 검출기 및 그 제조 방법
US11817519B2 (en) Array substrate, digital x-ray detector including the same, and method for manufacturing the same
CN111081715B (zh) 薄膜晶体管阵列基板和包括其的数字x射线检测器
CN113013156B (zh) 薄膜晶体管阵列基板和包括其的数字x射线检测器设备
KR20190028195A (ko) 엑스레이 검출기용 어레이 기판과 이를 포함하는 엑스레이 검출기 및 그 제조 방법
KR100628039B1 (ko) 엑스레이 디텍터 및 그 제조방법
KR20190075728A (ko) 디지털 엑스레이 검출기 패널 및 그 제조 방법
KR20230010451A (ko) 디지털 엑스레이 검출기용 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기 및 그 제조 방법
KR20210079974A (ko) Pin 다이오드와 그 제조 방법 및 이를 포함하는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 디지털 엑스레이 검출기
KR20200137307A (ko) 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기 및 이의 제조 방법
KR20090055401A (ko) 디지털 엑스레이 디텍터 및 그 제조방법
KR20040006198A (ko) 엑스레이 영상 감지소자 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination