CN114649323A - 半导体封装结构及其制备方法 - Google Patents

半导体封装结构及其制备方法 Download PDF

Info

Publication number
CN114649323A
CN114649323A CN202011519701.8A CN202011519701A CN114649323A CN 114649323 A CN114649323 A CN 114649323A CN 202011519701 A CN202011519701 A CN 202011519701A CN 114649323 A CN114649323 A CN 114649323A
Authority
CN
China
Prior art keywords
substrate
electronic element
base island
conductive
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011519701.8A
Other languages
English (en)
Inventor
张小东
潘效飞
龚平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi China Resources Micro Assembly Tech Ltd
Original Assignee
Wuxi China Resources Micro Assembly Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi China Resources Micro Assembly Tech Ltd filed Critical Wuxi China Resources Micro Assembly Tech Ltd
Priority to CN202011519701.8A priority Critical patent/CN114649323A/zh
Publication of CN114649323A publication Critical patent/CN114649323A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请提供一种半导体封装结构及其制备方法。本申请中，半导体封装结构包括基板、第一电子元件、载体支架、第二电子元件、第一键合引线与塑封层，基板包括导电层；第一电子元件位于导电层上；载体支架位于基板上方，载体支架包括第一基岛与第一导电引线，第一基岛位于第一电子元件远离基板的一侧，第一基岛与第一电子元件之间的距离大于零，第一导电引线分别与第一基岛、导电层连接；第二电子元件位于第一基岛上；第二电子元件在工作时的发热量小于第一电子元件在工作时的发热量；塑封层包裹住基板、第一电子元件、载体支架与第二电子元件，第一导电引线从塑封层中露出。本申请实施例中，可以减小半导体封装结构的体积。

Description

半导体封装结构及其制备方法
技术领域
本申请涉及半导体技术领域，特别涉及一种半导体封装结构及其制备方法。
背景技术
相关技术中，在封装过程中，可以将封装组件中的电子元件一同排布在基板上形成并列排列的封装结构。
当电子元件的尺寸越来越大，无法在基板的有限的区域进行排布，满足不了封装结构小型化的市场需求。
因此，如何减小半导体封装结构的体积是有待解决的一个技术问题。
发明内容
本申请实施例提供一种半导体封装结构及其制备方法，可以减小半导体封装结构的体积。
本申请实施例提供了一种半导体封装结构，包括：
基板，包括导电层；
第一电子元件，位于所述导电层上；
载体支架，位于所述基板上方，所述载体支架包括第一基岛与第一导电引线，所述第一基岛位于所述第一电子元件远离所述基板的一侧，所述第一基岛与所述第一电子元件之间的距离大于零，所述第一导电引线分别与所述第一基岛、所述导电层连接；
第二电子元件，位于所述第一基岛上；所述第二电子元件在工作时的发热量小于所述第一电子元件在工作时的发热量；
塑封层，包裹住所述基板、所述第一电子元件、所述载体支架与所述第二电子元件，所述第一导电引线从所述塑封层中露出。
在一个实施例中，所述第一导电引线包括第一导电部与第一引脚部，所述第一导电部与所述第一引脚部连接，所述第一引脚部与所述第一基岛连接，所述第一导电部位于所述第一引脚部靠近所述基板的一侧，且与所述导电层连接。
在一个实施例中，所述第一引脚部平行于所述基板，所述第一基岛相对于所述第一引脚部下沉。
在一个实施例中，所述半导体封装结构还包括第一键合引线，所述第一键合引线分别与所述第一电子元件、所述第二电子元件连接。
在一个实施例中，所述基板还包括绝缘层，所述绝缘层位于所述导电层远离所述第一电子元件的一侧。
在一个实施例中，所述半导体封装结构还包括第三电子元件，所述载体支架还包括第二基岛与第二导电引线，所述第二基岛位于所述第一电子元件远离所述基板的一侧，所述第二基岛与所述第一电子元件之间的距离大于零，所述第二导电引线分别与所述第二基岛、所述导电层连接；所述第三电子元件位于所述第二基岛上；所述第三电子元件在工作时的发热量小于所述第一电子元件在工作时的发热量；
所述第一基岛与所述基板之间的距离为第一距离，所述第二基岛与所述基板之间的距离为第二距离，所述第一距离与所述第二距离不同；
所述塑封层还包裹住所述第三电子元件，所述第二导电引线从所述塑封层中露出。
在一个实施例中，所述第二导电引线包括第二导电部与第二引脚部，所述第二导电部与所述第二引脚部连接，所述第二引脚部与所述第二基岛连接，所述第二导电部位于所述第二引脚部靠近所述基板的一侧，且与所述导电层连接。
在一个实施例中，所述第二引脚部平行于所述基板，所述第二基岛相对于所述第二引脚部下沉。
在一个实施例中，所述半导体封装方法还包括第二键合引线，所述第二键合引线分别与所述第一电子元件、所述第三电子元件连接。
在一个实施例中，所述基板为绝缘金属基板或陶瓷覆铜基板；
所述第一电子元件包括功率芯片和/或被动元件，所述第二电子元件与所述第三电子元件分别为控制芯片；
当所述第一电子元件包括功率芯片时，所述功率芯片包括绝缘栅双极型晶体管(IGBT)和/或快恢复二极管(FRD)；
当所述第一电子元件包括被动元件时，所述被动元件包括电阻、电感和/或电容。
本申请部分实施例还提供了一种半导体封装结构的制备方法，用于制备上述的半导体封装结构，所述方法，包括：
将第一电子元件放置于基板的导电层上；
将载体支架与所述基板固定在一起；所述载体支架位于所述基板上方，所述载体支架包括第一基岛与第一导电引线，所述第一基岛位于所述第一电子元件远离所述基板的一侧，所述第一基岛与所述第一电子元件之间的距离大于零；所述第一导电引线与所述第一基岛连接；
将所述第一电子元件、所述载体支架焊接在所述基板上，所述第一导电引线还与所述导电层连接；
将第二电子元件装配于所述第一基岛上；所述第二电子元件在工作时的发热量小于所述第一电子元件在工作时的发热量；
形成塑封层，所述塑封层包裹住所述基板、所述第一电子元件、所述载体支架与所述第二电子元件，所述第一导电引线从所述塑封层中露出。
在一个实施例中，所述形成塑封层之前，还包括：
进行引线键合，制备第一键合引线，所述第一键合引线分别与所述第一电子元件、所述第二电子元件连接。
在本申请实施例中，由于在基板上方设置载体支架，且载体支架包括第一基岛与第一导电引线，第一基岛位于第一电子元件远离基板的一侧，且第一基岛与第一电子元件之间的距离大于零，第二电子元件位于第一基岛上，其中，第二电子元件在工作时的发热量小于第一电子元件在工作时的发热量，将发热量小的第二电子元件放置于载体支架上，将发热量大的第一电子元件放置在基板上，使第二电子元件与第一电子元件层叠于基板上，这样，既可以使第一电子元件通过基板及时散热而稳定工作，还可以减小半导体封装结构的体积。
附图说明
图1是根据本申请一实施例示出的半导体封装结构的结构示意图。
图2是根据本申请另一实施例示出的半导体封装结构的结构示意图。
图3是根据本申请一实施例示出的半导体封装结构的制备方法的流程示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
下面结合附图，对本申请的一些实施例作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
相关技术中，IPM(Intelligent Power Module，智能功率模块)产品是基于IMS(Insulated Metal Substrate，绝缘金属基板)或DBC(Direct Bonding Copper,陶瓷覆铜基板)的结构，在IPM或DBC有限的区域排布一定数量的控制芯片(IC)，功率芯片和被动元器件等电子元件。例如，功率芯片可以为IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)与FRD(Fast recovery diode，快恢复二极管)。
当电子元件的尺寸越来越大，无法在IMS或DBC的有限的区域进行排布，满足不了IPM产品小型化的市场需求。
然而，如何减小IPM产品的体积是有待解决的一个技术问题。
为解决上述技术问题，本申请的实施例提供一种半导体封装结构及其制备方法，可以减小半导体封装结构的体积，例如，可以减小IPM产品的体积。
本申请的实施例提供一种半导体封装结构。半导体封装结构即为芯片封装体。该导体封装结构可应用于电子设备，例如手机、电脑等等。如图1所示，该半导体封装结构包括基板11、第一电子元件12、载体支架13、第二电子元件14、第一键合引线15与塑封层16。
在本实施例中，基板11包括绝缘层与导电层。导电层位于绝缘层上，且位于绝缘层靠近第一电子元件12的一侧。导电层为经图案化的导电层。导电层的材料可以是铜，但不限于此。
在本实施例中，基板11为绝缘金属基板(Insulated Metal Substrate，简称IMS)。当然，在其他实施例中，基板11还可以为陶瓷覆铜基板(Direct Bonding Copper，简称DBC)。
在本实施例中，第一电子元件12位于基板11的导电层上。具体地，第一电子元件12可通过锡膏焊接于基板11的导电层上的对应位置。
在本实施例中，第一电子元件12包括功率芯片。如图1所示，功率芯片可包括绝缘栅双极型晶体管(IGBT)121和快恢复二极管(FRD)122。当然，功率芯片可包括绝缘栅双极型晶体管(IGBT)121和快恢复二极管(FRD)122中的一种。
在本实施例中，将功率芯片放置于基板11的导电层上，当功率芯片工作时可以通过IMS及时散热以保证稳定工作。
在本实施例中，第一电子元件12还可包括被动元件。被动元件与功率芯片电连接。被动元件可包括电阻、电感和电容，也可包括电阻、电感和电容中之一，或者包括电阻、电感和电容中的任意两个。
在本实施例中，如图1所示，载体支架13位于基板11上方。载体支架13包括第一基岛131与第一导电引线132。第一基岛131位于第一电子元件12远离基板11的一侧，第一基岛131与第一电子元件12之间的距离大于零，也就是第一基岛131与第一电子元件12不直接接触。第一导电引线132分别与第一基岛131、导电层连接。
在本实施例中，如图1所示，第一导电引线132包括第一导电部1321与第一引脚部1322。第一导电部1321与第一引脚部1322连接。第一引脚部1322与第一基岛131连接，第一引脚部1322平行于基板11，第一基岛131相对于第一引脚部1322下沉，即第一基岛131与基板11之间的第一距离小于第一引脚部1322与基板11之间的第三距离。
在本实施例中，如图1所示，第一导电部1321位于第一引脚部1322靠近基板11的一侧，且与基板11的导电层连接。第一导电部1321可相对于基板11倾斜设置。
在本实施例中，载体支架13可以是引线框，材料可以是金属。
在本实施例中，如图1所示，第二电子元件14位于第一基岛131上。其中，第二电子元件14在工作时的发热量小于第一电子元件12在工作时的发热量。第一基岛131可包括第一平坦部(未示出)，第二电子元件14位于第一平坦部远离基板11的一侧。
在本实施例中，第二电子元件14为控制芯片。控制芯片工作时产生的热量小于功率芯片工作时产生的热量。
在本实施例中，第一键合引线15分别与第一电子元件12、第二电子元件14电连接，以组成实现特定功能的电路。第一键合引线15的材料可以是金、铜或铝，但不限于此。
在本实施例中，如图1所示，塑封层16包裹住基板11、第一电子元件12、载体支架13、第二电子元件14与第一键合引线15，第一导电引线13从塑封层16中露出。具体是，第一引脚部1322从塑封层16中露出。
在本实施例中，由于在基板11上方设置载体支架13，且载体支架13包括第一基岛131与第一导电引线132，第一基岛131位于第一电子元件12远离基板11的一侧，且第一基岛131与第一电子元件12之间的距离大于零，第二电子元件14位于第一基岛131上，其中，第二电子元件14在工作时的发热量小于第一电子元件12在工作时的发热量，将发热量小的第二电子元件14放置于载体支架13上，将发热量大的第一电子元件12放置在基板11上，使第二电子元件14与第一电子元件12层叠于基板11上，而不是并排排列于基板11上，这样，既可以使第一电子元件12通过基板11及时散热而稳定工作，还可以减小半导体封装结构的体积。
在本实施例中，通过设计引线框叠层基岛(即引线框的第一基岛位于基板的上方)，将控制芯片装配于IMS上方的第一基岛上，从而保证在半导体封装结构的尺寸相同的条件下，IMS能够放置更大尺寸的IGBT和/或FRD。
在本实施例中，是将发热量不大的控制放置到引线框上，与IMS形成叠层结构，使IMS有更大的空间放置IGBT和/或FRD。
本申请的实施例还提供一种半导体封装结构。如图2所示，在本实施例中，半导体封装结构还包括第三电子元件17与第二键合引线(未示出)，载体支架13还包括第二基岛133与第二导电引线134。其中，第三电子元件17在工作时的发热量小于第一电子元件12在工作时的发热量。
如图2所示，第二基岛133位于第一电子元件12远离基板11的一侧，第二基岛133与第一电子元件12之间的距离大于零，也就是第二基岛133与第一电子元件12不直接接触。第二导电引线134分别与第二基岛133、基板11的导电层连接。
在本实施例中，如图2所示，第二导电引线134包括第二导电部1341与第二引脚部1342。第二导电部1341与第二引脚部1342连接。第二引脚部1342与第二基岛133连接，第二引脚部1342平行于基板11，第二基岛133相对于第二引脚部1342下沉，第二基岛133与基板11之间的第二距离小于第二引脚部1342与基板11之间的第四距离。
在本实施例中，如图2所示，第二导电部1341位于第二引脚部1342靠近基板11的一侧，且与基板11的导电层连接。第二导电部1341可相对于基板11倾斜设置。
在本实施例中，如图2所示，第三电子元件17位于第二基岛133上。其中，第二基岛133可包括第二平坦部(未示出)，第二电子元件14位于第二平坦部远离基板11的一侧。
在本实施例中，第三电子元件17为控制芯片。第三电子元件17的功能与第二电子元件14的功能可相同也不相同。
在本实施例中，如图2所示，第一基岛131与基板11之间的第一距离与第二基岛133与基板11之间的第二距离不相同，例如，第一距离小于第二距离。第一距离也可大于第二距离。
在本实施例中，第二键合引线分别与第一电子元件12、第三电子元件17电连接。
在本实施例中，塑封层16还包裹住第三电子元件17与第二键合引线，第二导电引线134从塑封层16中露出。具体是，第二引脚部1342从塑封层16中露出。
在本申请实施例中，可以包括两个控制芯片，两个控制芯片分别与第一电子元件12形成叠层结构，可以减小半导体封装结构的体积。
当然，在其他实施例中，还可以包括三个或者更多个控制芯片，每个控制芯片分别与第一电子元件12形成叠层结构，可以减小半导体封装结构的体积。
本申请的实施例还提供一种半导体封装结构的制备方法，用于制备上述的半导体封装结构。如图3所示，该半导体封装结构的制备方法包括以下步骤301～306：
在步骤301中，将第一电子元件12放置于基板11的导电层上。
在本实施例中，基板11为绝缘金属基板。第一电子元件12可包括绝缘栅双极型晶体管(IGBT)121和快恢复二极管(FRD)122，但不限于此。
在本实施例中，可在步骤301之前在基板11上面向第一电子元件12的一侧刷锡膏，即在基板11的导电层上刷锡膏。然后，将第一电子元件12放置于基板的导电层上的对应位置。
在本实施例中，可以采用贴片机在基板11上贴装第一电子元件12。
在步骤302中，将载体支架13与基板11固定在一起；载体支架13位于基板11上方，载体支架13包括第一基岛131与第一导电引线132，第一基岛131位于第一电子元件12远离基板11的一侧，第一基岛131与第一电子元件12之间的距离大于零；第一导电引线132与第一基岛131连接。
在本实施例中，如果半导体封装结构还包括第三电子元件17与第二键合引线(未示出)，则载体支架13还包括第二基岛133与第二导电引线134。
在本实施例中，载体支架13可以为引线框。
在本实施例中，可利用回流载具将引线框与基板11固定在一起。其中，回流载具耐高温且在高温下不变形。回流载具的材料可以是合成石或金属。
在步骤303中，将第一电子元件12、载体支架13焊接在基板11上，第一导电引线132还与基板11的导电层连接。
在本实施例中，如果载体支架13还包括第二基岛133与第二导电引线134，则第二导电引线134还与基板11的导电层连接。
在本实施例中，可以使用回流焊工艺将第一电子元件12、载体支架13焊接在基板11上。具体是，可以将通过回流载具固定在一起的引线框与基板11放入回流炉，并进行焊接。其中，第一导电引线132与基板11的导电层焊接在一起，第二导电引线134还与基板11的导电层焊接在一起。
在步骤304中，将第二电子元件14装配于第一基岛131上。第二电子元件14在工作时的发热量小于第一电子元件12在工作时的发热量。
在本实施例中，第二电子元件14为控制芯片。可通过装片机在引线框上贴装第二电子元件14。第二电子元件14与引线框可电连接，也可不电连接。
在本实施例中，如果半导体封装结构还包括第三电子元件17，可通过装片机在引线框上贴装第三电子元件17。第三电子元件17与引线框可电连接，也可不电连接。第三电子元件17在工作时的发热量小于第一电子元件12在工作时的发热量。
在步骤305中，进行引线键合，制备第一键合引线15，第一键合引线15分别与第一电子元件12、第二电子元件14连接。
在本步骤中，执行键合作业，制备第一键合引线15。
在本步骤中，如果半导体封装结构还包括第二键合引线，则还制备第二键合引线。
在步骤306中，形成塑封层16，塑封层16包裹住基板11、第一电子元件12、载体支架13、第二电子元件14与第一键合引线15，第一导电引线132从塑封层16中露出。
在本实施例中，通过塑封工艺制备塑封层16，以包裹住基板11、第一电子元件12、载体支架13、第二电子元件14与第一键合引线15，第一导电引线132从塑封层16中露出。
在本实施例中，如果半导体封装结构还包括第三电子元件17与第二键合引线，则塑封层16还包裹住第三电子元件17与第二键合引线，第二导电引线134从塑封层16中露出。
在本实施例中，由于在基板11上方设置载体支架13，且载体支架13包括第一基岛131与第一导电引线132，第一基岛131位于第一电子元件12远离基板11的一侧，且第一基岛131与第一电子元件12之间的距离大于零，第二电子元件14位于第一基岛131上，其中，第二电子元件14在工作时的发热量小于第一电子元件12在工作时的发热量，将发热量小的第二电子元件14放置于载体支架13上，将发热量大的第一电子元件12放置在基板11上，使第二电子元件14与第一电子元件12层叠于基板11上，而不是并排排列于基板11上，这样，既可以使第一电子元件12通过基板11及时散热而稳定工作，还可以减小半导体封装结构的体积。
在本申请中，装置实施例与方法实施例在不冲突的情况下，可以互为补充。以上所描述的装置实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本申请方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (12)

1.一种半导体封装结构，其特征在于，包括：
基板，包括导电层；
第一电子元件，位于所述导电层上；
载体支架，位于所述基板上方，所述载体支架包括第一基岛与第一导电引线，所述第一基岛位于所述第一电子元件远离所述基板的一侧，所述第一基岛与所述第一电子元件之间的距离大于零，所述第一导电引线分别与所述第一基岛、所述导电层连接；
第二电子元件，位于所述第一基岛上；所述第二电子元件在工作时的发热量小于所述第一电子元件在工作时的发热量；
塑封层，包裹住所述基板、所述第一电子元件、所述载体支架与所述第二电子元件，所述第一导电引线从所述塑封层中露出。
2.根据权利要求1所述的半导体封装结构，其特征在于，所述第一导电引线包括第一导电部与第一引脚部，所述第一导电部与所述第一引脚部连接，所述第一引脚部与所述第一基岛连接，所述第一导电部位于所述第一引脚部靠近所述基板的一侧，且与所述导电层连接。
3.根据权利要求2所述的半导体封装结构，其特征在于，所述第一引脚部平行于所述基板，所述第一基岛相对于所述第一引脚部下沉。
4.根据权利要求1所述的半导体封装结构，其特征在于，还包括第一键合引线，所述第一键合引线分别与所述第一电子元件、所述第二电子元件连接。
5.根据权利要求1所述的半导体封装结构，其特征在于，所述基板还包括绝缘层，所述绝缘层位于所述导电层远离所述第一电子元件的一侧。
6.根据权利要求1所述的半导体封装结构，其特征在于，还包括第三电子元件，所述载体支架还包括第二基岛与第二导电引线，所述第二基岛位于所述第一电子元件远离所述基板的一侧，所述第二基岛与所述第一电子元件之间的距离大于零，所述第二导电引线分别与所述第二基岛、所述导电层连接；所述第三电子元件位于所述第二基岛上；所述第三电子元件在工作时的发热量小于所述第一电子元件在工作时的发热量；
所述第一基岛与所述基板之间的距离为第一距离，所述第二基岛与所述基板之间的距离为第二距离，所述第一距离与所述第二距离不同；
所述塑封层还包裹住所述第三电子元件，所述第二导电引线从所述塑封层中露出。
7.根据权利要求6所述的半导体封装结构，其特征在于，所述第二导电引线包括第二导电部与第二引脚部，所述第二导电部与所述第二引脚部连接，所述第二引脚部与所述第二基岛连接，所述第二导电部位于所述第二引脚部靠近所述基板的一侧，且与所述导电层连接。
8.根据权利要求7所述的半导体封装结构，其特征在于，所述第二引脚部平行于所述基板，所述第二基岛相对于所述第二引脚部下沉。
9.根据权利要求6所述的半导体封装结构，其特征在于，还包括第二键合引线，所述第二键合引线分别与所述第一电子元件、所述第三电子元件连接。
10.根据权利要求6所述的半导体封装结构，其特征在于，所述基板为绝缘金属基板或陶瓷覆铜基板；
所述第一电子元件包括功率芯片和/或被动元件，所述第二电子元件与所述第三电子元件分别为控制芯片；
当所述第一电子元件包括功率芯片时，所述功率芯片包括绝缘栅双极型晶体管IGBT和/或快恢复二极管FRD；
当所述第一电子元件包括被动元件时，所述被动元件包括电阻、电感和/或电容。
11.一种半导体封装结构的制备方法，其特征在于，用于制备权利要求1至10任一项所述的半导体封装结构，所述方法，包括：
将第一电子元件放置于基板的导电层上；
将载体支架与所述基板固定在一起；所述载体支架位于所述基板上方，所述载体支架包括第一基岛与第一导电引线，所述第一基岛位于所述第一电子元件远离所述基板的一侧，所述第一基岛与所述第一电子元件之间的距离大于零；所述第一导电引线与所述第一基岛连接；
将所述第一电子元件、所述载体支架焊接在所述基板上，所述第一导电引线还与所述导电层连接；
将第二电子元件装配于所述第一基岛上；所述第二电子元件在工作时的发热量小于所述第一电子元件在工作时的发热量；
形成塑封层，所述塑封层包裹住所述基板、所述第一电子元件、所述载体支架与所述第二电子元件，所述第一导电引线从所述塑封层中露出。
12.根据权利要求11所述的半导体封装结构的制备方法，其特征在于，所述形成塑封层之前，还包括：
进行引线键合，制备第一键合引线，所述第一键合引线分别与所述第一电子元件、所述第二电子元件连接。
CN202011519701.8A 2020-12-21 2020-12-21 半导体封装结构及其制备方法 Pending CN114649323A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011519701.8A CN114649323A (zh) 2020-12-21 2020-12-21 半导体封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011519701.8A CN114649323A (zh) 2020-12-21 2020-12-21 半导体封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN114649323A true CN114649323A (zh) 2022-06-21

Family

ID=81990565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011519701.8A Pending CN114649323A (zh) 2020-12-21 2020-12-21 半导体封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN114649323A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115206958A (zh) * 2022-09-16 2022-10-18 四川奥库科技有限公司 一种基于dbc/dpc基板和引线框架的ipm封装系统及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115206958A (zh) * 2022-09-16 2022-10-18 四川奥库科技有限公司 一种基于dbc/dpc基板和引线框架的ipm封装系统及方法

Similar Documents

Publication Publication Date Title
US10297573B2 (en) Three-dimensional package structure and the method to fabricate thereof
US10297522B2 (en) Semiconductor package structure and manufacturing method thereof
US10720406B2 (en) Stacked semiconductor system having interposer of half-etched and molded sheet metal
EP1900022B1 (en) Complete power management system implemented in a single surface mount package
US7665201B2 (en) Method for manufacturing electronic modules
US8723304B2 (en) Semiconductor package and methods of fabricating the same
KR101013001B1 (ko) 효과적인 열 방출을 위한 선이 없는 반도체 패키지
US7551455B2 (en) Package structure
KR101519062B1 (ko) 반도체 소자 패키지
JP2015511073A (ja) モジュールとして構成されるマルチレベルリードフレームを有するパッケージングされた半導体デバイス
CN107305875A (zh) 双向半导体封装件
CN114649323A (zh) 半导体封装结构及其制备方法
EP4016618A1 (en) Power device packaging
CN100552946C (zh) 电子封装结构
CN112786455A (zh) 一种嵌入式封装模块化制备方法
CN218647932U (zh) 一种超声波焊接引线框架的功率半导体模块
US20030090876A1 (en) Module including one or more chips
KR100626749B1 (ko) 전력 반도체 모듈 접합 구조
CN117413356A (zh) 一种封装结构、封装方法以及功率放大器
CN107154359A (zh) 半导体封装结构及其制造方法
CN114188292A (zh) 半导体电路和半导体电路的制造方法
CN114242713A (zh) 一种具有低寄生参数的功率半导体模块以及封装方法
KR20130036737A (ko) 금속계 전자 구성요소 및 그 제조 방법
CN111081662A (zh) 一种芯片模块、电子模组及制备方法
KR20090080696A (ko) 멀티 칩 모듈 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination