CN114649318A - 功率放大器件和半导体裸片 - Google Patents

功率放大器件和半导体裸片 Download PDF

Info

Publication number
CN114649318A
CN114649318A CN202111552417.5A CN202111552417A CN114649318A CN 114649318 A CN114649318 A CN 114649318A CN 202111552417 A CN202111552417 A CN 202111552417A CN 114649318 A CN114649318 A CN 114649318A
Authority
CN
China
Prior art keywords
terminal
capacitor
coupled
semiconductor die
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111552417.5A
Other languages
English (en)
Inventor
约瑟夫斯·H·B·范德赞登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samba Holdco Netherlands BV
Original Assignee
Samba Holdco Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samba Holdco Netherlands BV filed Critical Samba Holdco Netherlands BV
Publication of CN114649318A publication Critical patent/CN114649318A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H01L2224/48132—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种功率放大器件和半导体裸片。本发明尤其涉及可工作在射频RF频率上、更尤其在100MHz和40GHz之间的频率范围内的功率放大器件。本发明的功率放大器件包括其上集成有功率晶体管的半导体裸片。半导体裸片包括分流网络，分流网络包括与第一电容器串联布置的多个第一键合线，第一电容器布置在功率晶体管的输入侧附近。分流网络配置为调出功率晶体管的输出电容。根据该晶体管，功率放大器件包括半导体裸片上的耦合线对，其中，耦合线对的第一线与功率晶体管的输入端串联连接，并且其中，耦合线对的第二线包含在分流网络中并且与多个第一键合线和第一电容器串联。

Description

功率放大器件和半导体裸片
技术领域
本发明涉及一种功率放大器件和半导体裸片。本发明尤其涉及功率放大器件，其可工作在射频(radiofrequency，RF)频率上、更尤其在100MHz和40GHz之间的频率范围内。更尤其地，本发明涉及功率放大器件，其包括一个或多个横向扩散金属氧化物半导体(laterally diffused metal-oxide-semiconductor，LDMOS)晶体管作为输出功率水平为20W或更高的功率晶体管，尽管本发明还可以应用诸如氮化镓场效应晶体管之类的其它晶体管技术。
背景技术
图1A和1B示出了从WO2006097893A2已知的示例性功率放大器件200。图1A的截面图示出了导电基底201，其上安装有有源半导体裸片202以及无源半导体裸片203。功率放大器件200还包括输入引线204和输出引线205。至少一输入引线204通过键合线206连接至无源半导体裸片203。更尤其地，键合线206将输入引线204连接至布置在无源半导体裸片203的电容器的非接地端子处。在图1B所示的等效电路中，电容器表示为C1，并且键合线206表示为电感器L1。
在使用中，C1的另一端子电接地。键合线207，由图1B中的电感器L2表示，将C1的非接地端子连接至布置在有源半导体裸片202上的功率晶体管Q1的栅极处。功率晶体管Q1具有输出电容，该输出电容在图1B中由电容器Cds表示。
功率晶体管Q1的漏极通过由图1B中的电感器L3表示的键合线208连接至一个或多个输出引线205。此外，功率晶体管Q1的漏极通过分流网络接地。该分流网络包括键合线209，键合线209布置为与同样布置在无源半导体裸片203上的电容器C2串联。在图1B中，键合线209以电感器L4为模型。
在功率放大器件的工作频率处或附近，分流网络与Cds谐振以至于输出电容对RF性能的影响能够得到减轻。
从图1A中能够看出，键合线207和209示出了特定的交叠，其在图1A中通过虚线圆210显示。由于此交叠，键合线207和209，并因此电感器L2和L4，感性耦合。这在图1B中通过互感系数M示出。
功率晶体管Q1包括反馈电容、更尤其栅漏电容，将输出端耦接至输入端。此反馈能够不利于功率晶体管Q1或者功率晶体管Q1所组成的网络的稳定性。根据WO2006097893A2，通过改变键合线207和209之间的交叠，反馈电容对稳定性的不良影响能够得到减轻。
申请人已经发现WO2006097893A2所提供的方案尽管在某些应用中是有益的，但是在当前和未来的应用中无法对反馈电容有足够的减轻，尤其对于工作在1GHz之上、功率水平为100W的LDMOS器件。
发明内容
本发明的目的在于提供一种功率放大器件，其允许更好地减轻反馈电容对功率放大器件的稳定性的影响。
该目的是通过权利要求1所限定的功率放大器件实现的。该功率放大器件包括半导体裸片和功率晶体管，半导体裸片具有第一输入端子和第一输出端子，功率晶体管集成在半导体裸片上，功率晶体管包括分别布置在功率晶体管的输入侧和输出侧的第二输入端子和第二输出端子。功率晶体管具有特定的输出电容。
功率放大器件还包括分流网络，分流网络包括多个第一键合线，多个第一键合线布置为与第一电容器串联，第一电容器布置在功率晶体管的输入侧附近，并且其中，在分流网络的一端，多个第一键合线的第一端耦接至第二输出端子，其中，分流网络的另一端至少在使用时电接地。
与多个第一键合线相关的电感以及与第一电容器相关的电容器如此设置以至于在功率放大器件的工作频率处或附近，分流网络与输出电容谐振。例如，功率放大器可以配置为工作在1.8GHz至2.2GHz的频带内。在此情况下，分流网络和输出电容的谐振发生在该频带内的频率处或者在接近该频带的频率处。
根据本发明，功率放大器件的特征在于还包括形成在半导体裸片上的耦合线对，其中，耦合线对的第一线串联连接在第一输入端子和第二输入端子之间，并且其中，耦合线对的第二线包含在分流网络中，并且与多个第一键合线和第一电容器串联。
申请人已经发现，通过耦合线能够更好地控制功率放大器件的稳定性。在没有理论限制的情况下，规定该改进控制能够得益于与仅为感性耦合的键合线207、209相比提高的电容耦合。此外，改进控制能够得益于发生耦合的空间局部化。申请人还发现，图1A所示的已知设备中的交叠的改变不仅影响稳定性，而且影响功率放大器件的参数。这主要是因为键合线207、209充当了天线，不仅相互耦合，而且耦合至功率放大器件的其它部分。通过按照本发明的规定使用耦合线，在更加有限的空间中耦合。
半导体裸片可以包括金属层堆叠，金属层堆叠包括多个金属层，其中，耦合线对形成在金属层堆叠的不同金属层上，耦合线对具有至少部分横向交叠。当代的晶体管工艺中的金属层堆叠可以包括6个或更多金属层，其中，较高的金属层，即距离半导体表面越远的金属层，相比于较低的金属层更薄，由此提供更低的欧姆电阻。
耦合线对优选形成在金属层堆叠的较高层中，并且更优选形成在竖直方向上毗邻的金属层中。这些线具有相等的宽度，并且可以位于彼此正上方。在其它实施例中，这些线可以在横向方向上相互移位，以至于这些线之间仅部分交叠。通常，此耦合被称为宽边耦合。
然而，本发明还可以采用边缘耦合线。在此情况下，这些线可以布置在相同金属层上并且在横向方向上分离。对于边缘耦合线和宽边耦合线，这些线优选并列布置。
第一电容器可以包括第一端子和第二端子，并且耦合线对的第一线可以包括连接至第一输入端子处的第一端以及连接至第二输入端子处的第二端。耦合线对的第二线可以包括连接至多个第一键合线的另一端处的第三端以及连接至第一电容器的第一端子处的第四端，第一电容器的第二端子至少在使用时电接地。替选地，耦合线对的第二线可以包括连接至第一电容器的第二端子处的第三端以及至少在使用时电接地的第四端，第一电容器的第一端子连接至多个第一键合线的另一端。因此，第二线可以布置在地和第一电容器之间，或者第二线可以布置在第一键合线和第一电容器之间。
第一端可以布置为相比于第四端更接近第三端，并且第二端可以布置为相比于第三端更接近第四端。第一端、第二端、第三端和第四端的布置是很重要的，这是因为该布置决定了第一线和第二线之间的感性耦合的符号。
耦合线对的第一线和第二线优选分别由直线段形成。这些线段可以是任何合适的传输线类型的，例如微带线类型、共面类型、或带状线类型。
耦合线对和第一电容器能够以分布方式实现。例如，半导体裸片可以包括多个第一单元格，每个单元格包括第一电容器段、在第一线段输入端和第一线段输出端之间延伸的第一线段、通过一个或多个第一键合线耦接至第二输出端子处的接合焊盘、以及其至少部分与第一线段的至少部分形成各自耦合线段对的第二线段。
第一单元格还包括将接合焊盘连接至第二线段的一端处的第一连接段、以及将第二线段的另一端连接至第一电容器段处的第二连接段。替选地，第一单元格还包括将第二线段的一端连接至第一电容器段处的第一连接段、以及至少在使用时将第二线段的另一端接地的第二连接段。在后一种情况下，第一电容器段布置为在第二线段和接合焊盘之间串联。
在两种情况下，第一电容器是由多个第一电容器段形成的，并且耦合线对是由多个耦合线段对形成的。
半导体裸片还可以包括第一连接条，多个第一线段输入端连接至第一连接条。该第一连接条连接至或至少部分形成第一输入端子。此外，或替选地，半导体裸片还可以包括第二连接条，多个第一线段输出端连接至第二连接条。该第二连接条连接至或至少部分形成第二输入端子。第一电容器段可以布置在接合焊盘和第二连接条之间的空间内。
在一些实施例中，每个第一线段的一部分未与对应的第二线段横向交叠。此部分可以被遮蔽，例如更高的金属层遮蔽该部分。此外，或替选地，平置的较低金属层可以用于控制返回电流。
半导体裸片还可以包括多个第二单元格，每个第二单元格是各自的第一单元格的镜像拷贝。此外，或替选地，第一单元格是相同的，并且第二单元格是相同的。在一特定实施例中，第一单元格和第二单元格交替布置以至于毗邻的第一单元格和第二单元格的第一线段和/或第二线段彼此邻接，或者以至于毗邻的第一单元格和第二单元格的接合焊盘和/或第一连接元件和第二连接元件彼此邻接。以此方式，所形成的新的单元格包括邻接的第一单元格及其镜像拷贝。这些新的单元格布置为在半导体裸片上邻接。
半导体裸片还可以包括多个输入指部和多个输出指部，多个输入指部均耦接至第二输入端子，多个输出指部均耦接至第二输出端子，其中，第二输出端子至少部分形成第一输出端子或者通过阻抗匹配级连接至第一输出端子。在一些实施例中，第一输出端子等于第二输出端子。此外，或替选地，在一些实施例中，第一单元格和/或第二单元格的接合焊盘连接至第一输出端子而非第二输出端子。
功率晶体管可以包括场效应晶体管(field-effect transistor，FET)，例如基于氮化镓的FET或基于硅的LDMOS。在此情况下，输入指部是栅极指部，并且输出指部是漏极指部。这些FET的源极触点典型地在使用时接地。此接地能够通过延伸穿过半导体裸片的通孔、或通过具有用于半导体裸片的导电性导体基底来实现。
第一输出端子和第一输入端子均能够由键合条形成，或者由允许它们通过键合线连接的多个接合焊盘形成。
功率放大器件还可以包括功率放大输出端，功率放大输出端通过多个第二键合线连接至第一输出端子。此外，功率放大器件还可以包括功率放大输入端，功率放大输入端通过多个第三键合线直接连接至第一输入端子，或者通过一个或多个阻抗匹配级连接至第一输入端子，一个或多个阻抗匹配级的最后的阻抗匹配级通过多个第三键合线连接至第一输入端子。
功率放大器件还可以包括导电基底、以及与导电基底分离的一个或多个输入引线或焊盘和一个或多个输出引线或焊盘，其中，半导体裸片例如为裸片焊盘、法兰件、或热沉件，其中，半导体裸片安装在导电基底上，并且其中，至少一个输入引线或焊盘形成功率放大输入端，并且其中，至少一个输出引线或焊盘形成功率放大输出端。功率放大器件可以是例如使用基于引线框的封装的封装功率放大器件。
根据第二方面，本发明还提供了一种半导体裸片，半导体裸片配置为用作上述功率放大器的半导体裸片。
附图说明
接下来将参照附图对本发明进行更详细的描述。在附图中：
图1A和1B分别示出了已知功率放大器件的截面图和等效电路；
图2A和2B分别示出了依照本发明的功率放大器件的截面图和等效电路；
图3示出了依照本发明的功率放大器件的俯视图；
图4A至4D示出了用于图3中所示的功率放大器件中的单元格的四个不同实施例；
图5A至5C示出了一般金属层堆叠的截面图、宽边耦合线的截面图以及边缘耦合线的截面图；以及
图6示出了图3的功率放大器件的颈部的分布布置。
具体实施方式
在以下详细说明中，相同的附图标记将用于指代相同或相似的组件。此外，当提及电组件时，符号，例如L1，可以用于指代这样的组件，或者可以指代该组件的电参数，例如，该组件的电感。
图2A和2B分别示出了依照本发明的功率放大器件100的截面图和等效电路。
图2A的截面图示出了导电基底101，其上安装有有源半导体裸片102以及无源半导体裸片103。功率放大器件100还包括输入引线104和输出引线105。至少一个输入引线104通过键合线106连接至无源半导体裸片103。更尤其地，键合线106将输入引线104连接至布置在无源半导体裸片103上的电容器的非接地端子处。在图2B所示的电路中，电容器表示为C1，并且键合线106表示为电感器L1。
另一端子C1至少在使用时电接地。由图2B的电感器L2表示的键合线107将C1的非接地端子连接至布置在有源半导体裸片102上的功率晶体管Q1的栅极处。功率晶体管Q1具有输出电容，该输出电容在图2B中由电容器Cds表示。
功率晶体管Q1的漏极通过键合线108连接至在图2B中由电感器L3表示的一个或多个输出引线105处。此外，功率晶体管Q1的漏极通过分流网络接地。分流网络包括键合线109，该键合线109布置为与布置在有源半导体裸片102上的电容器C2串联。在图2B中，键合线109以电感器L4为模型。
半导体裸片102包括耦合线对110。在图2B中，耦合线110由网络L5、L6、C3和C4表示。根据尺寸和几何形状的不同，L5可以等于L6，并且C3可以等于C4。在工作频率处或附近，分流网络与Cds谐振以至于输出电容对RF性能的影响能够得到减轻。此外，在C2和L5之间、L5和L4之间、L2和L6之间、和/或L6和Q1的栅极之间可以提供额外的电感(未示出)。这些电感并不是耦合线对110的一部分，并且代表与将耦合线对110连接至电路的其它部分处有关的电感。
功率放大器件包括第一输入端子I1、第二输入端子I2、第一输出端子O1以及第二输出端子O2，其全部布置在有源半导体裸片102上。此外，功率放大器件包括功率放大输出端OUT和功率放大输入端IN。在输出端子O1和O2之间可以提供可选的输出阻抗匹配网络111。
图3示出了依照本发明的功率放大器件100的俯视图。在此示出了无源半导体裸片103包括电容器C1，电容器C1的第一端子由键合条103A形成，尽管还可以使用多个互连接合焊盘。C1的第二端子至少在使用时电接地。在本发明的背景下，电接地应当解释为在功率放大器件正常使用时被连接至地面。例如，功率放大器件100正常用在其中导电基底101安装在印刷电路板的接地焊盘上的应用中，功率放大器件100安装在该印刷电路板上。此外，无源半导体裸片103可以是导电的，或者可以包括用于将C1的第二端子通过导电基底101接地的通孔。
从图3中还可看到连接条131和132，其间布置有如图4A和4B中所示的多个单元格120。在此，配置为键合条的连接条131形成图2B的第一输入端子I1。连接条132形成图2B中所示的第二输入端子I2。类似地，配置为键合条的连接条133形成第二输出端子O2。因为有源半导体裸片102上并未布置有进一步的匹配电路，连接条133还形成第一输出端子O1。
功率晶体管Q1是LDMOS晶体管，该LDMOS晶体管包括连接至连接条132处的多个栅极指部140以及连接至连接条133处的多个漏极指部141。
图4A至4D示出了依照本申请的单元格的四个示例120A、120B、120C、120D。每个单元格120A、120B、120C、120D包括在第一线段输入端123_i和第一线段输出端123_o之间延伸的第一线段123、以及与第一线段123的一部分共同形成耦合线对的第二线段124。单元格120A、120B、120C、120D均还包括用于容置键合线109的接合焊盘121、以及其非接地端子由附图标记122表示的第一电容器段。
单元格120A、120B、120C、120D的不同之处在于第二线段124连接至接线焊盘121的方式。更尤其地，在图4A中，接线焊盘121和第一线段123以实线表示，并且相比于第二线段124和非接地端子122均布置在更高的金属层，第二线段124和非接地端子122二者均以虚线表示。另一方面，在图4D中，接线焊盘121和第二线段124相比于第一线段123均布置在更高的金属层。这要求在接线焊盘121下方存在下通以实现第二线段124和非接地端子122之间的连接。该下通由线段126B形成，线段126B相比于线段126布置在平置的(lying)更低金属层上。作为后者的平置的更低金属层可以是与其上布置有线段123的金属层相同的金属层。平置的更高金属层和平置的更低金属层之间的连接是通过通孔126A实现的。
在图5A和5B的截面图中对金属层进行更详细的解释。图5A示出了金属层堆叠可以包括金属层L0至L5、以及连接各金属层的通孔V1至V4。图5B示出了第一线段123相比于第二线段124可以布置在更高的金属层中，并且示出了这些线段可以具有横向偏移d。并不排除其它实施例，其中第一线段123相比于第二线段124布置在更低的金属层中。
在图4A中，第二线段124通过通孔125A连接至接线焊盘121，通孔125A将接线焊盘121的较高金属层连接至平置的较低金属层。第一连接段125将接线焊盘121连接至第二线段124的一端，并且第二连接段126将第二线段124的另一端连接至第一电容器段的非接地端子122。值得注意的是，第二连接段126从接线焊盘121下方通过。
在图4A中，电流沿顺时针方向从接线焊盘121流向第一电容器的非接地端子122。在图4B中，该方向是相反的。此外，在图4C所示的实施例中，至非接地端子122的连接布置为距离接线焊盘121更远。这影响了线段125、126的形状和尺寸。
根据设计的不同，单元格120A、120B、120C、120D中的任一个是优选的。通过在单元格120A、120D和单元格120B、120C之间选择，互感系数的符号能够使相反的。应当注意的是，单元格120A、120B、120C、120D相结合的其它实施例是可能的。例如，可以为单元格120B、120C设计类似于图4D的单元格。
本发明允许一种便捷、精确且重现性良好的线段123、124之间的耦合量确定，由此减轻反馈电容对功率放大器件的稳定性的影响。例如，通过选择线段123、124的适当长度、宽度和/或相互位置能够确定耦合量。
图5C示出了可以使用边缘耦合线，而非图5B中所示的宽边耦合线。然而，此类型耦合线的实用性可能受到尺寸约束的限制。
图6示出了功率放大器件100的半导体裸片102的一部分的俯视图。在此图中，能够看出多个单元格120A与多个单元格120A_M结合使用，其中，每个单元格120A_M是单元格120A的镜像版本。单元格120A_M和单元格120A交替布置。毗邻单元格120A、120B的接线焊盘121、非接地端子122和第二连接段126，连同第一线段123和第二线段124彼此邻接。
第一线段123的一部分不与第二线段124耦合。第二线段的一部分沿非接地端子122延伸向连接条132。如图6中所示，该部分可以被遮蔽板(未示出)覆盖，该遮蔽板相比于第一线段123布置在更高的金属层中并且可以接地。此外或替选地，进一步的遮蔽板(未示出)相比于第一线段123可以布置在更低的金属层中。此进一步的遮蔽板可以用于控制RF返回电流并且可以接地。
在上文中，本发明通过其详细实施例进行了解释。然而，本发明并不限于这些实施例，并且在不违背由所附权利要求限定的本发明的范围的情况下，各变型是可能的。

Claims (20)

1.一种功率放大器件(100)，包括：
半导体裸片(102)，其具有第一输入端子(I1)和第一输出端子(O1)；
功率晶体管(Q1)，其集成在所述半导体裸片上并且包括分别布置在所述功率晶体管的输入侧和输出侧的第二输入端子(I2)和第二输出端子(O2)，所述功率晶体管具有输出电容(Cds)；
分流网络，其包括多个第一键合线(109)，所述多个第一键合线布置为与第一电容器(C2)串联，所述第一电容器布置在所述功率晶体管的所述输入侧附近，并且其中，在所述分流网络的一端，所述多个第一键合线的一端耦接至所述第二输出端子，其中，所述分流网络的另一端至少在使用时电接地，其中，与所述多个第一键合线有关的电感以及与所述第一电容器有关的电容如此设置以至于在所述功率放大器件的工作频率处或附近，所述分流网络与所述输出电容谐振；
其特征在于，所述功率放大器件还包括：
耦合线对(110)，其形成在所述半导体裸片上，其中，所述耦合线对的第一线串联连接在所述第一输入端子和所述第二输入端子之间，并且其中，所述耦合线对的第二线包含在所述分流网络中，并且与所述多个第一键合线和所述第一电容器串联。
2.根据权利要求1所述的功率放大器件，其中，所述分流网络布置在所述半导体裸片上。
3.根据权利要求1或2所述的功率放大器件，其中，所述半导体裸片包括金属层堆叠，所述金属层堆叠包括多个金属层(L0-L4)；
其中，所述耦合线对形成在所述金属层堆叠中的不同金属层上，所述耦合线对具有至少部分横向交叠；或者
其中，所述耦合线对通过横向毗邻线形成、优选形成在所述金属层堆叠的相同金属层上。
4.根据权利要求1至3中任一项所述的功率放大器件，其中，所述第一电容器包括第一端子和第二端子，其中，所述耦合线对的所述第一线包括连接至所述第一输入端子处的第一端以及连接至所述第二输入端子处的第二端；
其中，所述耦合线对的所述第二线包括连接至所述多个第一键合线的另一端处的第三端以及连接至所述第一电容器的所述第一端子(122)处的第四端，所述第一电容器的所述第二端子至少在使用时电接地，或者其中，所述耦合线对的所述第二线包括连接至所述第一电容器的所述第二端子处的第三端以及至少在使用时电接地的第四端，所述第一电容器的所述第一端子连接至所述多个第一键合线的所述另一端。
5.根据权利要求4所述的功率放大器件，其中，所述第一端布置为相比第四端更接近第三端，并且其中，所述第二端布置为相比第三端更接近第四端。
6.根据权利要求1至5中任一项所述的功率放大器件，其中，所述耦合线对的所述第一线和所述第二线由各自的直线段形成。
7.根据权利要求1至6中任一项所述的功率放大器件，其中，所述耦合线对和所述第一电容器是以分布方式实现的。
8.根据权利要求7所述的功率放大器件，其中，所述半导体裸片包括优选相同的多个第一单元格(120A-120D)，每个第一单元格包括：
第一电容器段；
第一线段(123)，其在第一线段输入端(123_i)和第一线段输出端(123_o)之间延伸；
接合焊盘(121)，其通过一个或多个第一键合线(109)耦接至所述第二输出端子(O2)；以及
第二线段，其一部分(124)与所述第一线段(123)的一部分形成各自的耦合线段对；
其中，每个第一单元格还包括：
将所述接合焊盘(121)连接至所述第二线段(124)的一端处的第一连接段(125)，以及将所述第二线段(124)的另一端连接至所述第一电容器段处的第二连接段(126)；或者
将所述第二线段的一端连接至所述第一电容器段处的第一连接段，以及至少在使用时将所述第二线段的另一端接地的第二连接段，其中，所述第一电容器段布置为在所述第二线段和所述接合焊盘之间串联；
其中，所述第一电容器是由多个所述第一电容器段形成的；以及
其中，所述耦合线对是由多个所述耦合线段对形成的。
9.根据权利要求8所述的功率放大器件，其中，所述半导体裸片还包括第一连接条(123)，多个所述第一线段输出端连接至所述第一连接条，所述第一连接条连接至或至少部分形成所述第一输入端子。
10.根据权利要求8或9所述的功率放大器件，其中，所述半导体裸片还包括第二连接条(132)，多个所述第一线段输出端连接至所述第二连接条，所述第二连接条连接至或至少部分形成所述第二输入端子。
11.根据权利要求10所述的功率放大器件，其中，多个所述第一电容器段布置在所述接合焊盘和所述第二连接条之间的空间内。
12.根据权利要求11所述的功率放大器件，其中，每个第一线段未与各自的第二线段耦接的部分被遮蔽。
13.根据权利要求8至12中任一项所述的功率放大器件，其中，所述半导体裸片还包括优选相同的多个第二单元格(120A_M)。
14.根据权利要求13所述的功率放大器件，其中，所述第一单元格和所述第二单元格交替布置以至于毗邻的第一单元格和第二单元格的第一线段彼此邻接，或者以至于毗邻的第一单元格和第二单元格的所述接合焊盘和/或第一连接元件和第二连接元件彼此邻接。
15.根据权利要求1至14中任一项所述的功率放大器件，其中，所述半导体裸片还包括多个输入指部(140)和多个输出指部(141)，所述多个输入指部均耦接至所述第二输入端子，所述多个输出指部均耦接至所述第二输出端子，其中，所述第二输出端子至少部分形成所述第一输出端子或者通过阻抗匹配级(111)连接至所述第一输出端子。
16.根据权利要求1至15中任一项所述的功率放大器件，其中，所述第一输出端子和所述第一输入端子均由键合条(131，133)或多个键合焊盘形成。
17.根据权利要求1至16中任一项所述的功率放大器件，还包括功率放大输出端(OUT)，所述功率放大输出端通过多个第二键合线(108)连接至所述第一输出端子。
18.根据权利要求17所述的功率放大器件，还包括功率放大输入端(IN)，所述功率放大输入端通过多个第三键合线直接连接至所述第一输入端子，或者通过一个或多个阻抗匹配级连接至所述第一输入端子，其中，所述一个或多个阻抗匹配级的最后的阻抗匹配级通过多个第三键合线(107)连接至所述第一输入端子。
19.根据权利要求1至18中任一项所述的功率放大器件，还包括导电基底(101)、以及与所述导电基底分离的一个或多个输入引线(104)和一个或多个输出引线(105)，其中，所述半导体裸片安装在所述导电基底上，并且其中，至少一个输入引线形成所述功率放大输入端，并且其中，至少一个输出引线形成所述功率放大输出端。
20.一种半导体裸片(102)，具有第一输入端子(I1)和第一输出端子(O1)，所述半导体裸片还包括：
功率晶体管(Q1)，其集成在所述半导体裸片上并且包括分别布置在所述功率晶体管的输入侧和输出侧的第二输入端子(I2)和第二输出端子(O2)，所述功率晶体管具有输出电容(Cds)；
分流网络，其包括多个第一键合线(109)，所述多个第一键合线与第一电容器(C2)串联布置，所述第一电容器布置在所述功率晶体管的所述输入侧附近，并且其中，在所述分流网络的一端，所述多个第一键合线的一端耦接至所述第二输出端子，其中，所述分流网络的另一端至少在使用时电接地，其中，与所述多个第一键合线有关的电感以及与所述第一电容器有关的电容如此设置以至于在所述功率放大器件的工作频率处或附近，所述分流网络与所述输出电容谐振；
其特征在于，所述功率放大器件还包括：
耦合线对(110)，其形成在所述半导体裸片上，其中，所述耦合线对的第一线串联连接在所述第一输入端子和所述第二输入端子之间，并且其中，所述耦合线对的第二线包含在所述分流网络中，并且与所述多个第一键合线和所述第一电容器串联。
CN202111552417.5A 2020-12-17 2021-12-17 功率放大器件和半导体裸片 Pending CN114649318A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL2027145A NL2027145B1 (en) 2020-12-17 2020-12-17 Power amplifier device and semiconductor die
NL2027145 2020-12-17

Publications (1)

Publication Number Publication Date
CN114649318A true CN114649318A (zh) 2022-06-21

Family

ID=75439393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111552417.5A Pending CN114649318A (zh) 2020-12-17 2021-12-17 功率放大器件和半导体裸片

Country Status (4)

Country Link
US (1) US20220200550A1 (zh)
EP (1) EP4016621A1 (zh)
CN (1) CN114649318A (zh)
NL (1) NL2027145B1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080246547A1 (en) * 2005-03-18 2008-10-09 Nxp B.V. Method And System for Output Matching of Rf Transistors
US8110932B2 (en) * 2007-10-12 2012-02-07 Infineon Technologies Ag Semiconductor circuit with amplifier, bond wires and inductance compensating bond wire
US7986184B2 (en) * 2009-12-18 2011-07-26 Nxp B.V. Radio frequency amplifier with effective decoupling
US9401682B2 (en) * 2014-04-17 2016-07-26 Freescale Semiconductor, Inc. Structure for a radio frequency power amplifier module within a radio frequency power amplifier package
WO2019202631A1 (ja) * 2018-04-16 2019-10-24 三菱電機株式会社 高周波電力増幅器
US10541653B2 (en) * 2018-05-18 2020-01-21 Nxp Usa, Inc. Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture

Also Published As

Publication number Publication date
EP4016621A1 (en) 2022-06-22
US20220200550A1 (en) 2022-06-23
NL2027145B1 (en) 2022-07-11

Similar Documents

Publication Publication Date Title
CN107195615B (zh) 带有屏蔽结构的晶体管、封装器件及其制造方法
EP3499717B1 (en) Packaged rf power amplifier
CN112913013B (zh) 晶体管电平输入和输出谐波终止
CN109560069B (zh) 带有屏蔽结构的晶体管、封装器件及其制造方法
EP2879174B1 (en) Packaged RF power transistor device having next to each other ground leads and a video lead for connecting decoupling capacitors, RF power amplifier
WO1998016006A1 (en) Coplanar waveguide amplifier
CN108233881A (zh) 紧凑型f类芯片和接线匹配拓扑结构
CN112585749B (zh) Rf返回电流损耗降低的功率放大器
KR102081497B1 (ko) 고출력 rf 트랜지스터 상의 매립형 고조파 종단
US20220013451A1 (en) Compact transistor utilizing shield structure arrangement
CN114649318A (zh) 功率放大器件和半导体裸片
US10707818B1 (en) RF amplifier with impedance matching components monolithically integrated in transistor die
EP2869339B1 (en) Transistor arrangement
EP4007165B1 (en) Rf amplifier package
EP4009366A1 (en) Capacitor networks for harmonic control in power devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination