CN114649288A - 一种宽禁带半导体模块的封装结构以及封装方法 - Google Patents

一种宽禁带半导体模块的封装结构以及封装方法 Download PDF

Info

Publication number
CN114649288A
CN114649288A CN202210278514.8A CN202210278514A CN114649288A CN 114649288 A CN114649288 A CN 114649288A CN 202210278514 A CN202210278514 A CN 202210278514A CN 114649288 A CN114649288 A CN 114649288A
Authority
CN
China
Prior art keywords
semiconductor module
diode
routing
nitride chip
wide bandgap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210278514.8A
Other languages
English (en)
Inventor
许彪
傅玥
孔令涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Xingan Technology Co ltd
Original Assignee
Nanjing Xingan Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Xingan Technology Co ltd filed Critical Nanjing Xingan Technology Co ltd
Priority to CN202210278514.8A priority Critical patent/CN114649288A/zh
Publication of CN114649288A publication Critical patent/CN114649288A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Abstract

本发明公开了一种宽禁带半导体模块的封装结构以及封装方法，包括：半导体模块，半导体模块包括氮化物芯片、二极管、若干打线盘、焊盘和管脚；氮化物芯片和二极管通过打线和铺铜走线的方式连接在一起，固定于衬底板上；打线盘通过打线方式连接对应的焊盘，该焊盘通过管脚引出；管脚通过焊盘固定在所述衬底板上下端。本发明通过打线和铺铜走线的方式将氮化物芯片和二极管连接并固定衬底板上，避免因氮化物芯片与二极管导线较长而产生寄生效应，提高了半导体模块的稳定性；氮化物芯片和二极管底部利用铺铜走线，铜的导热系数高，便于热传导，直接将半导体模块的热量通过铜传递到下层的衬底板，更好的进行散热。同时这种设计还节省了空间，便于后续半导体器件的制备。

Description

一种宽禁带半导体模块的封装结构以及封装方法
技术领域
本发明涉及半导体封装领域，特别是涉及一种宽禁带半导体模块的封装结构以及封装方法。
背景技术
传统氮化镓芯片与二极管是通过PCB板上的电路实现连接的，图1为简化的氮化镓芯片与二极管连接示意图，由图1可见，氮化镓芯片和二极管分别作为独立的个体直接连接在电路中，占用了较大的面积，较长的导线也很容易导致电路产生寄生参数引发寄生效应(会破坏电路，造成电路故障)，并且，由于氮化镓芯片和二极管都存在较大的功耗，因此工作时会发热从而上升到较高的温度，这种高温会对整个系统造成影响，限制了应用的功率范围。
综上所述可以看出，发明降低寄生效应并提高散热的结构是目前有待解决的问题。
发明内容
本发明的目的是提供一种宽禁带半导体模块的封装结构以及封装方法，解决了现有技术中的连接结构容易产生寄生效应，并且散热效果不好的问题。
为解决上述技术问题，本发明提供一种宽禁带半导体模块的封装结构包括：半导体模块，所述半导体模块包括氮化物芯片、二极管和衬底板，所述氮化物芯片和所述二极管下表面采用铺铜走线组合到一起固定在所述衬底板上表面；
基底，所述基底上表面与所述衬底板下表面连接；
焊盘，所述焊盘设置于所述衬底板两端，用于固定并连接管脚；
打线盘，所述打线盘设置于所述氮化物芯片和所述二极管上表面，通过打线与所述焊盘连接；
外壳，所述外壳的下表面与所述半导体模块上表面连接。
优选地，所述氮化物芯片为氮化镓芯片。
优选地，所述二极管包括：硅二极管或碳化硅二极管。
优选地，所述衬底板和所述外壳均为双面覆铜板或PCB板。
优选地，所述衬底板还包括：两个铜金属块，用于支撑上层的结构
优选地，所述基底为散热板。
优选地，所述打线盘包括：漏极打线盘，门极打线盘，开尔文源打线盘，源极打线盘和阳极打线盘。
优选地，所述焊盘包括：漏极焊盘，门极焊盘，开门文源焊盘，源极焊盘，阳极焊盘和阴极焊盘。
优选地，所述管脚包括：漏极管脚，门极管脚，开门文源管脚，源极管脚，阳极管脚和阴极管脚。
优选地，一种宽禁带半导体模板的封装方法，包括步骤：提供一衬底板；
将氮化物芯片和二极管通过铺铜走线固定到所述衬底板上表面，组合为半导体模块；
将所述衬底板下表面封装在基底上表面；
将管脚利用焊盘固定于所述衬底板两端；
将所述氮化物芯片和所述二极管中的电极制作为打线盘，利用打线方式连接对应的焊盘；
将外壳封装于所述半导体模块上表面。
本发明所提供的一种宽禁带半导体模板的封装结构以及封装方法，将氮化物芯片和二极管通过打线和铺铜走线的方式连接在一起，制作为一个整体模块固定在衬底板上表面，将氮化物芯片和二极管连接在一个模块中，避免因氮化物芯片和二极管之间的导线较长而产生寄生效应，降低产品的故障率；氮化物芯片和二极管底部利用铺铜走线，铜的导热系数高，便于热传导，直接将氮化物芯片和二极管散发的热量通过铜传递到下层的衬底板，更好的进行散热，基底上表面连接衬底板下表面，增加散热效率；通过打线盘固定氮化物芯片和二极管的电极，通过打线与焊盘相连由管脚引出，实现与其他设备连接，避免了过多的导线产生寄生效应，方便快捷的实现与外界连接，最后外壳增加半导体模块的散热；将氮化物芯片和二极管制作为一个模块这样的设计还节省了空间，便于后续半导体器件的制备。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中传统芯片和二极管连接示意图；
图2为本发明所提供的宽禁带半导体的封装结构示意图；
图3为本发明所提供的半导体模块的封装结构示意图；
图4为本发明所提供的半导体模块中的各结构示意图；
图5为本发明所提供的宽禁带半导体的封装方法的第一种具体实施例的流程图。
具体实施方式
本发明的核心是提供一种宽禁带半导体模块的封装结构以及封装方法，将芯片和二极管制作为一个模块，降低寄生效应，利用铺铜走线提高导热效率，增加散热。
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图2，本发明所提供的宽禁带半导体的封装结构包括：半导体模块，所述半导体模块包括氮化物芯片、二极管和衬底板，所述氮化物芯片和所述二极管下表面采用铺铜走线组合到一起固定在所述衬底板上表面；
基底，所述基底上表面与所述衬底板下表面连接；
焊盘，所述焊盘设置于所述衬底板两端，用于固定并连接管脚；
打线盘，所述打线盘设置于所述氮化物芯片和所述二极管上表面，通过打线与所述焊盘连接；
外壳，所述外壳的下表面与所述半导体模块上表面连接。
本发明的外壳采用散热效果好的PCB板或双面覆铜板，以及具有良好散热效果的其他材料；便于半导体模块中的氮化物芯片和二极管散热。
衬底板同样采用散热效果好的材料，通过铜线连接半导体模块，便于及时将半导体模块中的热量传递出去，使氮化物芯片和二极管的温度大大降低，起到很好的散热效果。
基底为散热板，将上层所传递的热量及时的散发出去，增加散热效果。
本实施例描述了一种宽禁带半导体的封装结构，利用散热板作为基底，本发明的半导体模块位于基底上层，进行塑封封装，外壳位于半导体模块上层，本发明的半导体模块具有良好的散热效果，基底采用散热板，进一步提高散热效果，最上层的外壳采用散热效果良好的材料，整体上提高散热效果，本发明将氮化物芯片和二极管制作在一起，避免因氮化镓芯片和二极管之间的导线较长而产生寄生效应，减少了因寄生效应产生的故障，提高半导体器件的稳定性，便于半导体器件进行更大功率的应用。
请参考图3和图4，图3为本发明所提供的半导体模块的封装结构示意图，图4为本发明半导体模块中结构详情示意图；氮化物芯片基岛1(用于固定氮化物芯片)，二极管基岛2(用于固定二极管)，打线盘3(图中左面的为氮化物芯片打线盘，右边为二极管打线盘)，焊盘4，管脚5，铜块6，衬底板7。
氮化物芯片和二极管通过基岛组合在一起，采用铺铜布线的方式固定在衬底板上表面，氮化物芯片和二极管之间利用打线连接，避免因外部导线长产生寄生效应，影响半导体模块的使用；打线盘通过打线连接焊盘，由管脚引出去与其他器件连接，避免连接很多导线，利用两个铜块进行支撑，具有固定作用。
氮化物芯片包括但不局限于氮化镓芯片，二极管包括但不限于硅二极管、碳化硅材料。
衬底板为双面覆铜板、PCB板或其他散热性能好的材料，将氮化物芯片和二极管产生的热量通过铜金属传递到衬底板中便于更好的散热，从而便于模块进行更大功率的应用。
打线盘包括漏极打线盘，门极打线盘，开尔文源打线盘，源极打线盘和阳极打线盘；焊盘包括漏极焊盘，门极焊盘，开门文源焊盘，源极焊盘，阳极焊盘和阴极焊盘；管脚包括漏极管脚，门极管脚，开门文源管脚，源极管脚，阳极管脚和阴极管脚，具体详情如图3所示。
氮化镓芯片的漏极打线盘通过打线连接到模块上的漏极焊盘上，由漏极管脚引出去，氮化镓芯片的门极打线盘通过打线连接到模块上的门极焊盘上，由门极管脚引出去，氮化镓芯片的开尔文源极打线盘通过打线连接到模块上的开尔文源极焊盘上，由开尔文源极管脚引出去，氮化镓芯片的源极打线盘通过打线连接到源极焊盘上，通过氮化镓芯片基岛连接到源极管脚引出去。二极管的阳极打线盘通过打线连接到模块上的阳极焊盘上，由阳极管脚引出去，二极管的阴极通过二极管基岛连接到阴极焊盘上，再由阴极管脚连出去。
本发明将氮化物芯片和二极管通过基岛共同放置于一个模块中，利用铺铜走线的方式将氮化物芯片和二极管固定在衬底板(双面覆铜板或PCB板)上表面，将产生的热量通过铜传递到衬底板(双面覆铜板或PCB板)便于更好的散热，让氮化镓芯片和二极管共同的温度大大降低，从而便于模块进行更大功率的应用。而且本发明中的连接方式均为打线连接，避免因氮化镓芯片和二极管之间的导线较长而产生寄生效应，减少了因寄生效应产生的故障。本发明通过打线和铺铜走线将芯片和二极管制备为一体，不仅避免了因氮化镓芯片和二极管之间的导线较长而产生寄生效应，还增加散热的铜和双面覆铜板或PCB板作为散热底层，增加散热，让氮化物芯片和二极管温度大大降低，便于半导体模块进行更大功率的应用。
本实施例描述了宽禁带半导体的封装方法，请参考图5，图5为本发明所提供的宽禁带半导体的封装方法的第一种具体实施例的流程图。具体步骤如下：
S501：提供一PCB板；
衬底板可以为PCB板、双面覆铜板以及其他散热材料。
S502：将氮化镓芯片和硅二极管通过铺铜走线固定到PCB板上表面，组合为半导体模块；
S503：将PCB板下表面封装在散热板上表面；
S504：将不同管脚利用焊盘固定于PCB板两端；
S505：将氮化镓芯片和硅二极管中的电极制作为打线盘，利用打线方式连接对应的焊盘；
S506：将PCB外壳封装于半导体模块上表面。
本实施例，利用铺铜走线将氮化镓芯片和硅二极管固定到PCB板上，组合为半导体模块，节省了尺寸，采用铺铜提高了散热功能，通过打线的方式连接氮化镓芯片和硅二极管，避免了因氮化镓芯片和二极管之间的导线较长而产生寄生效应，提高了宽禁带半导体的稳定性，基底、外壳都采用散热材料，便于进一步散热，让氮化镓芯片和硅二极管的温度大大降低，便于半导体器件进行更大功率的应用。
以上对本发明所提供的一种宽禁带半导体模块的封装结构进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (10)

1.一种宽禁带半导体模块的封装结构，其特征在于，包括：
半导体模块，所述半导体模块包括氮化物芯片、二极管和衬底板，所述氮化物芯片和所述二极管下表面采用铺铜走线组合到一起固定在所述衬底板上表面；
基底，所述基底上表面与所述衬底板下表面连接；
焊盘，所述焊盘设置于所述衬底板两端，用于固定并连接管脚；
打线盘，所述打线盘设置于所述氮化物芯片和所述二极管上表面，通过打线与所述焊盘连接；
外壳，所述外壳的下表面与所述半导体模块上表面连接。
2.如权利要求1所述的宽禁带半导体模块的封装结构，其特征在于，所述氮化物芯片为氮化镓芯片。
3.如权利要求1所述的宽禁带半导体模块的封装结构，其特征在于，所述二极管包括：硅二极管或碳化硅二极管。
4.如权利要求1所述的宽禁带半导体模块的封装结构，其特征在于，所述衬底板和所述外壳均为双面覆铜板或PCB板。
5.如权利要求1所述的宽禁带半导体模块的封装结构，其特征在于，所述衬底板还包括：两个铜金属块，用于支撑上层的结构。
6.如权利要求1所述的宽禁带半导体模块的封装结构，其特征在于，所述基底为散热板。
7.如权利要求1所述的宽禁带半导体模块的封装结构，其特征在于，所述打线盘包括：漏极打线盘，门极打线盘，开尔文源打线盘，源极打线盘和阳极打线盘。
8.如权利要求1所述的宽禁带半导体模块的封装结构，其特征在于，所述焊盘包括：漏极焊盘，门极焊盘，开门文源焊盘，源极焊盘，阳极焊盘和阴极焊盘。
9.如权利要求1所述的宽禁带半导体模块的封装结构，其特征在于，所述管脚包括：漏极管脚，门极管脚，开门文源管脚，源极管脚，阳极管脚和阴极管脚。
10.一种宽禁带半导体模块的封装方法，其特征在于：包括步骤提供一衬底板；
将氮化物芯片和二极管通过铺铜走线固定到所述衬底板上表面，组合为半导体模块；
将所述衬底板下表面封装在基底上表面；
将管脚利用焊盘固定于所述衬底板两端；
将所述氮化物芯片和所述二极管中的电极制作为打线盘，利用打线方式连接对应的焊盘；
将外壳封装于所述半导体模块上表面。
CN202210278514.8A 2022-03-21 2022-03-21 一种宽禁带半导体模块的封装结构以及封装方法 Pending CN114649288A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210278514.8A CN114649288A (zh) 2022-03-21 2022-03-21 一种宽禁带半导体模块的封装结构以及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210278514.8A CN114649288A (zh) 2022-03-21 2022-03-21 一种宽禁带半导体模块的封装结构以及封装方法

Publications (1)

Publication Number Publication Date
CN114649288A true CN114649288A (zh) 2022-06-21

Family

ID=81995588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210278514.8A Pending CN114649288A (zh) 2022-03-21 2022-03-21 一种宽禁带半导体模块的封装结构以及封装方法

Country Status (1)

Country Link
CN (1) CN114649288A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116093058A (zh) * 2023-02-28 2023-05-09 中科华艺(天津)科技有限公司 一种氮化镓半导体抗干扰封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116093058A (zh) * 2023-02-28 2023-05-09 中科华艺(天津)科技有限公司 一种氮化镓半导体抗干扰封装结构
CN116093058B (zh) * 2023-02-28 2024-01-09 中科华艺(天津)科技有限公司 一种氮化镓半导体抗干扰封装结构

Similar Documents

Publication Publication Date Title
US6559525B2 (en) Semiconductor package having heat sink at the outer surface
JP2006512778A (ja) 横方向伝導装置用の空間効率パッケージ
JP2008060172A (ja) 半導体装置
WO2015043499A1 (zh) 一种半导体封装结构及其成型方法
CN214043635U (zh) 一种智能功率模块及电力电子设备
TW201041097A (en) Multi-die package with improved heat dissipation
CN114649288A (zh) 一种宽禁带半导体模块的封装结构以及封装方法
CN103594433B (zh) 一种制作刚柔结合板的三维封装散热结构的方法
TW200408087A (en) Thermal enhance semiconductor package
TWI459512B (zh) 使用相互連接的三維層片將垂直封裝的ｍｏｓｆｅｔ和積體電路功率器件構建成集成模組
JP2803603B2 (ja) マルチチップパッケージ構造
TW200416989A (en) Semiconductor device and method therefor
US8288863B2 (en) Semiconductor package device with a heat dissipation structure and the packaging method thereof
CN216054669U (zh) 一种便于散热的氮化镓功率器件
JPS6188547A (ja) 半導体装置
KR20200142951A (ko) 반도체 패키지
TWI225296B (en) Chip assembly package
CN113707624A (zh) 一种氮化镓功率器件及其封装方法
WO2021047273A1 (zh) 倒装led光源
CN220796724U (zh) 一种双面半桥功率模块
CN220272469U (zh) 封装结构和电气组件
JP2004311464A (ja) 半導体装置
JP2004087700A (ja) 半導体装置およびその製造方法
CN210928116U (zh) 一种具有导热释放结构的印刷电路板
CN209232776U (zh) 一种分立器框架结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination