CN114649212A - 半导体封装方法及半导体封装结构 - Google Patents

半导体封装方法及半导体封装结构 Download PDF

Info

Publication number
CN114649212A
CN114649212A CN202011521811.8A CN202011521811A CN114649212A CN 114649212 A CN114649212 A CN 114649212A CN 202011521811 A CN202011521811 A CN 202011521811A CN 114649212 A CN114649212 A CN 114649212A
Authority
CN
China
Prior art keywords
metal layer
die
layer
forming
bare chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011521811.8A
Other languages
English (en)
Inventor
杨磊
霍炎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202011521811.8A priority Critical patent/CN114649212A/zh
Publication of CN114649212A publication Critical patent/CN114649212A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Abstract

本公开提供一种半导体封装方法及半导体封装结构。该半导体封装方法包括：形成裸片组件，裸片组件包括裸片以及围绕裸片的包封体；裸片包括相反的正面和背面以及侧面，裸片的正面设有焊垫；包封体包封裸片的侧面；裸片组件包括相反的第一表面和第二表面，裸片的背面背向第二表面；在第一表面对应于包封体的区域形成第一金属层；在包封体对应于第一金属层的区域形成贯通开口；在第二表面上形成导电结构，导电结构使第一金属层电连接于焊垫；形成覆盖导电结构以及第二表面的塑封层。本公开能够解决由于引线框架偏位所导致的封装不良的问题。

Description

半导体封装方法及半导体封装结构
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体封装方法及半导体封装结构。
背景技术
随着科技的飞速发展，半导体技术在社会生产和生活中获得了越来越广泛的应用。
在半导体技术中，半导体封装技术对半导体产业的发展起到了重要的作用。目前，在半导体封装过程中，常常将裸片安装于引线框架，并通过导电连接结构将裸片的焊垫与引线框架的引脚电连接，从而可以通过引线框架的引脚使外部电路能够电连接于裸片的焊垫。然而，该引线框架容易偏位，使焊垫与引脚无法形成电连接，产生了封装不良。
发明内容
本公开的目的在于提供一种半导体封装方法及半导体封装结构，能够解决由于引线框架偏位所导致的封装不良的问题。
根据本公开的一个方面，提供一种半导体封装方法，包括：
形成裸片组件，所述裸片组件包括裸片以及围绕所述裸片的包封体；所述裸片包括相反的正面和背面以及连接所述正面和所述背面的侧面，所述裸片的正面设有焊垫；所述包封体包封所述裸片的侧面；所述裸片组件包括相反的第一表面和第二表面，所述裸片的背面背向所述第二表面；
在所述第一表面对应于所述包封体的区域形成第一金属层；
在所述包封体对应于所述第一金属层的区域形成贯通开口；
在所述第二表面上形成导电结构，所述导电结构电连接于所述焊垫，所述导电结构延伸至所述贯通开口内，并与所述第一金属层接触，以使所述第一金属层电连接于所述焊垫；
形成覆盖所述导电结构以及所述第二表面的塑封层。
进一步地，所述半导体封装方法还包括：
在所述第一表面对应于所述裸片的区域形成第二金属层，所述第二金属层与所述第一金属层间隔设置。
进一步地，所述裸片的背面设有金属键合层，所述第二金属层覆盖所述金属键合层。
进一步地，形成所述第一金属层以及所述第二金属层包括：
在所述第一表面上形成金属材料层；
采用光刻工艺对所述金属材料层进行图案化，以形成所述第一金属层和所述第二金属层，所述光刻工艺以所述裸片作为参考靶点。
进一步地，在所述包封体对应于所述第一金属层的区域形成贯通开口包括：
采用激光切割工艺在所述包封体对应于所述第一金属层的区域形成贯通开口，所述激光切割工艺以所述裸片作为参考靶点。
进一步地，形成裸片组件包括：
在一载板上贴装所述裸片，所述裸片的正面面向所述载板；
形成覆盖所述裸片以及所述载板的包封层；
减薄所述包封层，以露出所述裸片，减薄后的所述包封层形成所述包封体。
根据本公开的一个方面，提供一种半导体封装结构，包括：
裸片组件，包括裸片以及围绕所述裸片的包封体；所述裸片包括相反的正面和背面以及连接所述正面和所述背面的侧面，所述裸片的正面设有焊垫；所述包封体包封所述裸片的侧面，所述包封体具有贯通开口；所述裸片组件包括相反的第一表面和第二表面，所述裸片的背面背向所述第二表面；
第一金属层，设于所述第一表面对应于所述包封体的区域，并覆盖所述贯通开口；
导电结构，设于所述第二表面上，所述导电结构电连接于所述焊垫，所述导电结构延伸至所述贯通开口内，并与所述第一金属层接触，以使所述第一金属层电连接于所述焊垫；
塑封层，覆盖所述导电结构以及所述第二表面。
进一步地，所述半导体封装结构还包括：
第二金属层，设于所述第一表面对应于所述裸片的区域，并与所述第一金属层间隔设置。
进一步地，所述裸片的背面设有金属键合层，所述第二金属层覆盖所述金属键合层。
进一步地，所述半导体封装结构还包括：
电路引出端，设于所述第一金属层上。
进一步地，所述导电结构的材料与所述第一金属层的材料的热膨胀系数相同。
本公开的半导体封装方法及半导体封装结构，在第二表面上形成的导电结构与裸片的焊垫电连接，由于导电结构也与第一表面上的第一金属层连接，通过导电结构将第一金属层与焊垫电连接，从而可以通过第一金属层将裸片的焊垫与其它导电结构电连接，无需采用引线框架，解决了由于引线框架偏位所导致的封装不良的问题；同时，由于本公开无需采用引线框架，从而降低了半导体封装结构的厚度；优选地，第一金属层和第二金属层可以通过气相沉积制备而成，例如溅射镀膜，使第一金属层和第二金属层的厚度可以为2μm或接近2μm，能够有效降低半导体封装结构的厚度。
附图说明
图1是一实施方式中的半导体封装结构的示意图。
图2是一实施方式实施方式的半导体封装方法的流程图。
图3是一实施方式实施方式中裸片的示意图。
图4是一实施方式实施方式的半导体封装方法中步骤S1002完成后的示意图。
图5是一实施方式实施方式的半导体封装方法中步骤S1003完成后的示意图。
图6是一实施方式实施方式的半导体封装方法中形成金属材料层后的示意图。
图7是一实施方式实施方式的半导体封装方法中步骤S110完成后的示意图。
图8是一实施方式实施方式的半导体封装方法中步骤S120完成后的示意图。
图9是一实施方式实施方式的半导体封装方法中步骤S130完成后的示意图。
图10是一实施方式实施方式的半导体封装方法中步骤S140完成后的示意图。
图11是一实施方式实施方式的半导体封装方法中形成电路引出端后的示意图。
附图标记说明：1、塑封层；2、导电结构；3、包封体；4、裸片；401、焊垫；402、保护层；403、金属键合层；5、第二金属层；6、电路引出端；7、第一金属层；8、金属材料层；9、载板；10、包封层；11、贯通开口；12、基岛；13、塑封体；14、引脚；15、导电柱；16、重布线层；17、塑封料；18、第一表面；19、第二表面。
具体实施方式
这里将详细地对示例性实施方式进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施方式中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置的例子。
在本公开使用的术语是仅仅出于描述特定实施方式的目的，而非旨在限制本公开。除非另作定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。除非另行指出，“前部”、“后部”、“下部”和/或“上部”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。在本公开说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
如图1所示，半导体封装方法可以包括：将裸片4焊接在引线框架的基岛12上；形成塑封体13，并暴露出引脚14上表面及焊垫401；在引脚14的上表面形成导电柱15；形成一层重布线层16；用塑封料17将重布线层16塑封。然而，在塑封过程中引线框架容易变形，发生偏位，降低了导电柱15与引脚14的对位精度，且裸片4与基岛12的贴装偏位也会导致导电柱15整体偏离引脚14，无法实现所需的电路连接，产生封装不良。
本公开实施方式提供了一种半导体封装方法。如图2所示，该半导体封装方法可以包括步骤S100至步骤S140，其中：
步骤S100、形成裸片组件，裸片组件包括裸片以及围绕裸片的包封体；裸片包括相反的正面和背面以及连接正面和背面的侧面，裸片的正面设有焊垫；包封体包封裸片的侧面；裸片组件包括相反的第一表面和第二表面，裸片的背面背向第二表面。
步骤S110、在第一表面对应于包封体的区域形成第一金属层。
步骤S120、在包封体对应于第一金属层的区域形成贯通开口。
步骤S130、在第二表面上形成导电结构，导电结构电连接于焊垫，导电结构延伸至贯通开口内，并与第一金属层接触，以使第一金属层电连接于焊垫。
步骤S140、形成覆盖导电结构以及第二表面的塑封层。
如图11所示，本公开实施方式的半导体封装方法，形成的导电结构2与裸片4的焊垫401电连接，由于导电结构2也与第一金属层7连接，从而通过导电结构2将第一金属层7与焊垫401电连接，从而可以通过第一金属层7将裸片4的焊垫401与外部电路电连接，无需采用引线框架，解决了由于引线框架偏位所导致的封装不良的问题。
下面对本公开实施方式的半导体封装方法的各步骤进行详细说明：
在步骤S100中，形成裸片组件，裸片组件包括裸片以及围绕裸片的包封体；裸片包括相反的正面和背面以及连接正面和背面的侧面，裸片的正面设有焊垫；包封体包封裸片的侧面；裸片组件包括相反的第一表面和第二表面，裸片的背面背向第二表面。
如图3所示，该裸片4可以通过切割硅片形成。该裸片4可以包括相反的正面和背面。该裸片4的正面可以设有焊垫401。该裸片4的正面还可以设有保护层402。该保护层402具有暴露焊垫401的窗口。该保护层402的材料可以为PI(聚酰亚胺)、PBO(聚苯并恶唑)等。如图5和图7所示，该裸片4的背面背向第二表面19。该裸片4的背面可以设有金属键合层403。该金属键合层403可以为裸片4的一部分。该金属键合层403可以包括Ti金属键合层403和Gu金属键合层403。该Ti金属键合层403可以覆盖裸片4的背面，该Gu金属键合层403覆盖Ti金属键合层403背向裸片4的表面。如图5所示，该包封体3围绕裸片4，且包封裸片4的侧面。该包封体3的材料可以为树脂，例如环氧树脂注塑化合物(epoxy molding compound，EMC)等。举例而言，步骤S100可以包括：
步骤S1001、在一载板上贴装裸片，裸片的正面面向载板。
如图4所示，该载板9可以为硬质载板9，例如玻璃载板9、不锈钢载板9等。该裸片4的正面面向载板9，其中，设于裸片4正面的保护层402贴合于载板9。
步骤S1002、形成覆盖裸片以及载板的包封层。
如图4所示，该包封层10可以通过注塑成型、热压成型等方式成型。该包封层10的材料可以为树脂，例如环氧树脂注塑化合物(epoxy molding compound，EMC)等。
步骤S1003、减薄包封层，以露出裸片，减薄后的包封层形成包封体。
如图5所示，本公开可以通过化学机械研磨工艺来减薄包封层10。以裸片4的背面设有金属键合层403为例，露出裸片4，即露出金属键合层403。其中，该金属键合层403的表面可以与包封体3的表面平齐，该金属键合层403的表面与包封体3的表面构成裸片组件的第一表面18。
在步骤S110中，在第一表面对应于包封体的区域形成第一金属层。
如图7所示，该第一金属层7的材料可以为铜等。该第一金属层7的数量可以为一个、两个、三个或更多个。以第一金属层7的数量为多个为例，多个第一金属层7均形成于第一表面18对应于包封体3的区域，且间隔设置。该第一金属层7形成于第一表面18对应于包封体3的区域，即第一金属层7仅覆盖包封体3，第一金属层7在第一表面18上的正投影位于包封体3在第一表面18上的正投影区域内。本公开的半导体封装方法还可以包括：在第一表面18对应于裸片4的区域形成第二金属层5，第二金属层5与第一金属层7间隔设置。该第二金属层5的材料可以为铜等。该第二金属层5的材料可以与第一金属层7的材料相同。该第二金属层5形成于第一表面18对应于裸片4的区域，即第二金属层5仅覆盖裸片4，第二金属层5在第一表面18上的正投影位于裸片4在第一表面18上的正投影区域内。以裸片4的背面设有金属键合层403为例，该第二金属层5可以覆盖金属键合层403，从而使第二金属层5可以牢固地设于裸片组件的第一表面18上。此外，该第二金属层5在第一表面18上的正投影可以与金属键合层403在第一表面18上的正投影重合。该第一金属层7和第二金属层5可以通过气相沉积制备而成，例如溅射镀膜，使第一金属层7和第二金属层5的厚度可以为2μm或接近2μm，能够有效降低半导体封装结构的厚度。
举例而言，形成第一金属层7以及第二金属层5可以包括：如图6所示，在第一表面18上形成金属材料层8；如图7所示，对金属材料层8进行图案化，以形成第一金属层7和第二金属层5。其中，该金属材料层8可以覆盖第一表面18的整个区域。该金属材料层8可以通过气相沉积工艺形成，但本公开实施方式对此不做特殊限定。对金属材料层8进行图案化可以包括：采用光刻工艺对金属材料层8进行图案化，光刻工艺以裸片4作为参考靶点。其中，该参考靶点即为对位标记。具体地，该图案化过程可以包括：形成覆盖金属材料层8的干膜；以裸片4作为参考靶点对干膜进行曝光，形成干膜保留区以及干膜去除区；刻蚀掉金属材料层8对应于干膜去除区的部分，该金属材料层8对应于干膜保留区的部分即为第一金属层7和第二金属层5。可知，该第一金属层7和第二金属层5可以通过一次沟图工艺制备而成，简化了半导体的封装工艺。其中，干膜对应于包封体3的区域与干膜对应于裸片4的区域存在色差，因而可以以裸片4作为参考靶点对干膜进行曝光。当然，上述的干膜也可以采用光刻胶层替代。此外，在形成第一金属层7和第二金属层5后，本公开可以去除上述步骤S1001中采用的载板9。
在步骤S120中，在包封体对应于第一金属层的区域形成贯通开口。
如图8所示，在包封体3对应于第一金属层7的区域形成贯通开口11，即第一金属层7面向包封体3的表面通过贯通开口11暴露。该贯通开口11包括相反的第一开放端和第二开放端，该第二开放端位于第一开放端远离第一金属层7的一侧。该第一开放端的面积小于第一金属层7的面积，且第一金属层7遮盖贯通开口11的第一开放端。举例而言，步骤120可以包括：采用激光切割工艺在包封体3对应于第一金属层7的区域形成贯通开口11，激光切割工艺以裸片4作为参考靶点。本公开以裸片4作为参考靶点，实现了贯通开口11与第一金属层7的精准对位。由于贯通开口11可以与第一金属层7精准对位，从而可以降低第一金属层7的面积，进而可以增加包封体3单位面积上的第一金属层7的个数。以第一金属层7的数量为多个为例，该贯通开口11的数量也为多个，且多个贯通开口11与多个第一金属层7一一对应。
在步骤S130中，在第二表面上形成导电结构，导电结构电连接于焊垫，导电结构延伸至贯通开口内，并与第一金属层接触，以使第一金属层电连接于焊垫。
如图9所示，该导电结构2可以包括再布线层。该再布线层覆盖贯通开口11的内壁，并与第一金属层7接触。该再布线层也与裸片4的焊垫401电连接。该再布线层可以采用金属溅射、电镀等方式形成。该再布线层的材料可以铜，但本公开对此不做特殊限定。该导电结构2的热膨胀系数可以与第一金属层7的热膨胀系数相同，可以防止产品发生翘曲。此外，由于导电结构2延伸至贯通开口11内，从而可以通过导电结构2增加半导体封装结构的结构强度。
在步骤S140中，形成覆盖导电结构以及第二表面的塑封层。
如图10所示，该塑封层1可以通过注塑成型、热压成型等方式成型。该塑封层1的材料可以为树脂等。
此外，如图11所示，本公开实施方式的半导体封装方法还可以包括：在第一金属层7上形成电路引出端6。当然，本公开也可以在第二金属层5上也形成电路引出端6。其中，该电路引出端6可以为锡金属，以方便连接外部电路。由于贯通开口11可以与第一金属层7精准对位，可以降低第一金属层7的面积，从而可以增加包封体3单位面积上的第一金属层7的个数，进而可以增加电路引出端6的个数。
本公开实施方式还提供一种半导体封装结构。如图7和图11所示，该半导体封装结构由上述实施方式中的半导体封装方法制备而成。该半导体封装结构可以包括裸片组件、第一金属层7、导电结构2以及塑封层1，其中：
该裸片组件包括裸片4以及围绕裸片4的包封体3。该裸片4包括相反的正面和背面以及连接正面和背面的侧面。该裸片4的正面设有焊垫401。该包封体3包封裸片4的侧面。该包封体3具有贯通开口11。该裸片组件包括相反的第一表面18和第二表面19。该裸片4的背面背向第二表面19。该第一金属层7设于第一表面18对应于包封体3的区域，并覆盖贯通开口11。该导电结构2设于第二表面19上。该导电结构2电连接于焊垫401。该导电结构2延伸至贯通开口11内，并与第一金属层7接触，以使第一金属层7电连接于焊垫401。该塑封层1覆盖导电结构2以及第二表面19。
进一步地，该半导体封装结构还可以包括第二金属层5。该第二金属层5可以设于第一表面18对应于裸片4的区域，并与第一金属层7间隔设置。
进一步地，该裸片4的背面可以设有金属键合层403。该第二金属层5覆盖金属键合层403。
进一步地，该半导体封装结构还可以包括电路引出端6。该电路引出端6可以设于第一金属层7上。
本公开实施例提供的半导体封装方法与半导体封装结构属于同一发明构思，相关细节及有益效果的描述可互相参见，不再进行赘述。
以上所述仅是本公开的较佳实施方式而已，并非对本公开做任何形式上的限制，虽然本公开已以较佳实施方式揭露如上，然而并非用以限定本公开，任何熟悉本专业的技术人员，在不脱离本公开技术方案的范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施方式所作的任何简单修改、等同变化与修饰，均仍属于本公开技术方案的范围内。

Claims (11)

1.一种半导体封装方法，其特征在于，包括：
形成裸片组件，所述裸片组件包括裸片以及围绕所述裸片的包封体；所述裸片包括相反的正面和背面以及连接所述正面和所述背面的侧面，所述裸片的正面设有焊垫；所述包封体包封所述裸片的侧面；所述裸片组件包括相反的第一表面和第二表面，所述裸片的背面背向所述第二表面；
在所述第一表面对应于所述包封体的区域形成第一金属层；
在所述包封体对应于所述第一金属层的区域形成贯通开口；
在所述第二表面上形成导电结构，所述导电结构电连接于所述焊垫，所述导电结构延伸至所述贯通开口内，并与所述第一金属层接触，以使所述第一金属层电连接于所述焊垫；
形成覆盖所述导电结构以及所述第二表面的塑封层。
2.根据权利要求1所述的半导体封装方法，其特征在于，所述半导体封装方法还包括：
在所述第一表面对应于所述裸片的区域形成第二金属层，所述第二金属层与所述第一金属层间隔设置。
3.根据权利要求2所述的半导体封装方法，其特征在于，所述裸片的背面设有金属键合层，所述第二金属层覆盖所述金属键合层。
4.根据权利要求2所述的半导体封装方法，其特征在于，形成所述第一金属层以及所述第二金属层包括：
在所述第一表面上形成金属材料层；
采用光刻工艺对所述金属材料层进行图案化，以形成所述第一金属层和所述第二金属层，所述光刻工艺以所述裸片作为参考靶点。
5.根据权利要求1所述的半导体封装方法，其特征在于，在所述包封体对应于所述第一金属层的区域形成贯通开口包括：
采用激光切割工艺在所述包封体对应于所述第一金属层的区域形成贯通开口，所述激光切割工艺以所述裸片作为参考靶点。
6.根据权利要求1所述的半导体封装方法，其特征在于，形成裸片组件包括：
在一载板上贴装所述裸片，所述裸片的正面面向所述载板；
形成覆盖所述裸片以及所述载板的包封层；
减薄所述包封层，以露出所述裸片，减薄后的所述包封层形成所述包封体。
7.一种半导体封装结构，其特征在于，包括：
裸片组件，包括裸片以及围绕所述裸片的包封体；所述裸片包括相反的正面和背面以及连接所述正面和所述背面的侧面，所述裸片的正面设有焊垫；所述包封体包封所述裸片的侧面，所述包封体具有贯通开口；所述裸片组件包括相反的第一表面和第二表面，所述裸片的背面背向所述第二表面；
第一金属层，设于所述第一表面对应于所述包封体的区域，并覆盖所述贯通开口；
导电结构，设于所述第二表面上，所述导电结构电连接于所述焊垫，所述导电结构延伸至所述贯通开口内，并与所述第一金属层接触，以使所述第一金属层电连接于所述焊垫；
塑封层，覆盖所述导电结构以及所述第二表面。
8.根据权利要求7所述的半导体封装结构，其特征在于，所述半导体封装结构还包括：
第二金属层，设于所述第一表面对应于所述裸片的区域，并与所述第一金属层间隔设置。
9.根据权利要求8所述的半导体封装结构，其特征在于，所述裸片的背面设有金属键合层，所述第二金属层覆盖所述金属键合层。
10.根据权利要求7所述的半导体封装结构，其特征在于，所述半导体封装结构还包括：
电路引出端，设于所述第一金属层上。
11.根据权利要求7-10任一项所述的半导体封装结构，其特征在于，所述导电结构的材料与所述第一金属层的材料的热膨胀系数相同。
CN202011521811.8A 2020-12-21 2020-12-21 半导体封装方法及半导体封装结构 Pending CN114649212A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011521811.8A CN114649212A (zh) 2020-12-21 2020-12-21 半导体封装方法及半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011521811.8A CN114649212A (zh) 2020-12-21 2020-12-21 半导体封装方法及半导体封装结构

Publications (1)

Publication Number Publication Date
CN114649212A true CN114649212A (zh) 2022-06-21

Family

ID=81989673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011521811.8A Pending CN114649212A (zh) 2020-12-21 2020-12-21 半导体封装方法及半导体封装结构

Country Status (1)

Country Link
CN (1) CN114649212A (zh)

Similar Documents

Publication Publication Date Title
US10658306B2 (en) Semiconductor package structure and method of manufacturing the same
US9385008B2 (en) Semiconductor component of semiconductor chip size with flip-chip-like external contacts
US10297518B2 (en) Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
US6972480B2 (en) Methods and apparatus for packaging integrated circuit devices
US7495179B2 (en) Components with posts and pads
US7193301B2 (en) Semiconductor device and manufacturing method thereof
US8105856B2 (en) Method of manufacturing semiconductor device with wiring on side surface thereof
US9595453B2 (en) Chip package method and package assembly
US8039310B2 (en) Method of manufacturing semiconductor device with improved design freedom of external terminal
US11646248B2 (en) Semiconductor device having a lead flank and method of manufacturing a semiconductor device having a lead flank
JP2010263080A (ja) 半導体装置
US20230031119A1 (en) Semiconductor device and a method of manufacturing a semiconductor device
EP2613349B1 (en) Semiconductor package with improved thermal properties
TWI588954B (zh) 晶片封裝體及其製造方法
CN114649212A (zh) 半导体封装方法及半导体封装结构
JP3744771B2 (ja) 半導体装置の製造方法
US7459376B2 (en) Dissociated fabrication of packages and chips of integrated circuits
US20220301996A1 (en) Spacers formed on a substrate with etched micro-springs
CN115148714A (zh) 半导体封装方法及半导体封装结构
CN115148715A (zh) 半导体封装方法及半导体封装结构
CN114864526A (zh) 半导体封装结构及半导体封装方法
CN114446919A (zh) Mcm封装结构及其制作方法
CN115692331A (zh) 芯片封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination