CN114649015A - 在刷新时进行冗余匹配控制以禁用字线激活的设备和方法 - Google Patents

在刷新时进行冗余匹配控制以禁用字线激活的设备和方法 Download PDF

Info

Publication number
CN114649015A
CN114649015A CN202111521108.1A CN202111521108A CN114649015A CN 114649015 A CN114649015 A CN 114649015A CN 202111521108 A CN202111521108 A CN 202111521108A CN 114649015 A CN114649015 A CN 114649015A
Authority
CN
China
Prior art keywords
row
refresh
memory cells
address
refreshed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111521108.1A
Other languages
English (en)
Inventor
荒井実成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114649015A publication Critical patent/CN114649015A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/844—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by splitting the decoders in stages
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

描述了用于在刷新时进行冗余匹配控制以禁用字线激活的设备和方法。一种示例方法包含：在刷新操作期间，确定存储器装置的存储体的多个区段中的每个区段中的预定进行刷新的相应存储器单元行；以及确定所述存储体的所述多个区段中的特定区段的预定进行刷新的所述相应存储器单元行是否已经被修复。所述示例方法进一步包含响应于确定预定进行刷新的所述存储器单元行已经被修复，使所述存储体的所述特定区段内的刷新被跳过，同时执行所述存储体的所述多个区段中要刷新的其它区段中的预定进行刷新的所述存储器单元行的刷新。

Description

在刷新时进行冗余匹配控制以禁用字线激活的设备和方法
技术领域
本申请总体上涉及动态随机存取存储器(DRAM)，包含可以用于存储数据的易失性存储器单元。
背景技术
动态随机存取存储器(DRAM)包含可以用于存储数据的易失性存储器单元。然而，为了维持所存储的数据，存储器单元定期刷新以恢复被存储的数据。存储器单元通常通过对与相应刷新地址相关联的存储器单元组进行排序来刷新。刷新地址可以在内部生成，并且响应于刷新命令而对与刷新地址相对应的存储器单元执行刷新操作。在一些实例中，刷新有缺陷的存储器单元可能导致不可预测的行为。因此，可能期望减轻与有缺陷的存储器单元相关联的不可预测的行为。
发明内容
在一方面，本申请提供了一种设备，所述设备包括：存储体，所述存储体具有多个区段；行地址控制电路，所述行地址控制电路被配置成在刷新操作期间，即在所述存储体处的刷新操作期间确定所述多个区段中的每个区段中的预定进行刷新的相应存储器单元行是否已经被修复，并且响应于确定所述多个区段中的特定区段中的所述相应存储器单元行已经被修复，使所述存储体跳过所述特定区段中的刷新，同时执行所述多个区段中的各区段的被检测为可操作的所述相应行中的刷新。
在另一方面，本申请提供了一种设备，所述设备包括：行解码器，所述行解码器被配置成基于行匹配信号在刷新操作期间对行地址进行解码，所述行地址与存储体的预定进行同时刷新的多个存储器单元行相对应；寄存器电路，所述寄存器电路被配置成存储与已经被修复的存储器单元行相对应的修复行地址，其中所述寄存器电路被配置成将与所述存储体的预定进行同时刷新的所述多个存储器单元行相对应的行地址与所述修复行地址进行比较，并且在当检测到匹配时提供匹配信号；锁存电路，所述锁存电路被配置成响应于所设置的所述匹配信号而锁存所述行匹配信号的位，其中所述行匹配信号的所述位对应于在所述刷新操作期间预定进行同时刷新的所述多个存储器单元行中的已经被修复的存储器单元行，其中所述行解码器被配置成响应于所述行匹配信号的已锁存位而在刷新操作期间跳过对所述存储体的预定进行同时刷新的所述多个存储器单元行中的存储器单元行的解码。
在另一方面，本申请提供了一种方法，所述方法包括：在刷新操作期间：确定存储器装置的存储体的多个区段中的每个区段中的预定进行刷新的相应存储器单元行；确定所述存储体的所述多个区段中的特定区段的预定进行刷新的所述相应存储器单元行是否已经被修复；以及响应于确定预定进行刷新的所述存储器单元行已经被修复，使所述存储体的所述特定区段内的刷新被跳过，同时执行所述存储体的所述多个区段中要刷新的其它区段中的预定进行刷新的所述存储器单元行的刷新。
附图说明
图1是根据本公开的实施例的设备的框图。
图2是根据本公开的实施例的行地址控制电路的示例性框图。
图3描绘了根据本公开的实施例的用于存储体的示例存储器垫的布局图。
图4是根据本公开的实施例的用于执行刷新操作的第一实施例的时时序图。
图5是根据本公开的实施例的用于执行刷新操作的第二实施例的时序图。
图6描绘了根据本公开的实施例的用于执行刷新操作的示例性方法的流程图。
具体实施方式
本公开描述了在涉及存储体的多个区段的同时刷新的刷新操作期间跳过有缺陷的存储器行的字线激活的实例。换言之，存储体可以被划分为能够同时激活字线的多个区段。在一些刷新操作期间，可以通过同时激活对应字线来同时刷新来自存储体的两个或更多个区段的存储器单元行。计数器可以用于随时间系统地逐步通过每一行，以便刷新每个区段中的同一行(例如，从每一区段中的第一行开始，随后刷新每一区段中的第二行，等等)。然而，在一些实例中，随着刷新计数器在每个区段的行中递增，其可能落在一或多个特定区段中的有缺陷的行上，并导致有缺陷的行的刷新。刷新有缺陷的行可能导致后续存储操作出现问题，因为有缺陷的行可能以不可预测的方式响应字线激活。例如，当有缺陷的行的字线被激活用于刷新操作，并且然后在刷新操作之后被去激活时，所述行可能比无缺陷的行放电更慢，使得充电的字线渗进后续存储操作中。因此，为了减轻不可预测的行为，刷新控制逻辑可以检测有缺陷的字线，并使得在刷新操作期间跳过激活与有缺陷的行对应的字线。
在一些实例中，可以在字线激活之前的刷新操作期间对有缺陷的存储器单元行执行检测。在包含行锤刷新(RHR)、随后的自动刷新(例如，双泵刷新)的刷新操作的其它实例中，可以在RHR操作期间检测到有缺陷的字线。通过跳过刷新有缺陷的存储器单元行，可以减轻后续存储操作的不可预测行为。
下面阐述了某些细节以提供对本公开的实例的充分理解。然而，对于本领域的技术人员而言将清楚的是，可以在没有这些特定细节的情况下实践本公开的实例。此外，本文所描述的本公开的特定实例不应被解释为将本公开的范围限制到这些特定实例。在其它情况下，未详细示出众所周知的电路、控制信号、时序图方案和软件操作，以避免不必要地模糊本公开的实例。另外，如“耦接(couples和coupled)”等术语意指两个组件可以直接地或间接地电耦接。间接耦接可以暗指两个组件通过一或多个中间组件耦接。
图1是根据本公开的实施例的设备的框图。所述设备可以包含半导体装置100并且将被如此指代。在一些实施例中，半导体装置100可以包含但不限于DRAM装置，如例如集成到单个半导体芯片中的双倍数据速率(DDR)存储器或低功率DDR(LPDDR)存储器。半导体装置100包含存储器阵列150。存储器阵列150包含多个存储体，每个存储体包含多个字线WL、多个位线BL和/BL和多个存储器单元MC，所述多个存储器单元布置在所述多个字线WL与所述多个位线BL的交叉点处。存储器单元MC是易失性存储器单元，需要定期刷新以维持存储在存储器阵列中的数据。
字线WL的选择由行地址控制电路140执行，并且位线BL的选择由列解码器145执行。读出放大器(SAMP)针对其对应的位线BL和/BL定位，耦接到至少一个相应本地I/O线对(LIOT/B)，而所述至少一个相应LIOT/B进而通过充当开关的传输门(TG)耦接到至少一个相应主I/O线对(MIOT/B)。
存储器阵列150可以划分为存储体BANK0-7，其中每个存储体具有规则阵列和冗余阵列。规则阵列包含通常用于存储数据的存储器单元，其中存储器单元对应于相应存储器地址。冗余阵列包含可以用于“修复”规则阵列的有缺陷的存储器单元的存储器单元。存储器单元可以被配置成存储器的冗余行和存储器的冗余列。存储器的冗余行可以用于修复规则阵列的存储器行，并且存储器的冗余列可以用于修复规则阵列的存储器列。冗余存储器用于通过将与有缺陷的存储器单元相对应的存储器地址映射到冗余阵列的存储器单元来修复规则阵列的有缺陷的存储器单元。因此，当将有缺陷的存储器位置的存储器地址提供给半导体装置100时，将对存储器地址映射到其的冗余阵列中的存储器位置，而不是与所述存储器地址相对应的规则阵列中的有缺陷的存储器位置进行存取。
半导体装置100可以采用多个外部端子，所述多个外部端子包含耦接到命令总线和地址总线以接收命令和地址的命令和/地址终止端子CA。所述多个外部端子进一步包含以接收时钟信号的时钟端子CK和CK/、数据端子DQ和数据屏蔽端子DM以及电源端子VDD、VSS、VDDQ和VSSQ。
可以为命令/地址端子CA供应例如来自存储器控制器的存储器地址。供应给命令/地址端子CA的存储器地址通过命令/地址输入电路105传输到地址解码器112。地址解码器112接收存储器地址并将经解码的行地址XADD供应给行地址控制电路140，并将经解码的列地址YADD供应给列解码器145。
可以进一步为命令/地址端子CA供应来自例如存储器控制器的命令。命令可以通过命令/地址输入电路105以内部命令信号ICMD的形式提供给命令解码器115。命令解码器115包含用于解码内部命令ICMD的电路以生成用于执行操作的内部命令和信号。例如，命令解码器115可以向行地址控制电路140提供激活命令ACT和刷新命令AREF以选择字线并且可以向列解码器145提供读取/写入命令R/W以选择位线。当要执行刷新操作时，刷新命令AREF可以由命令解码器115提供给行控制电路140。刷新命令AREF可以表示从半导体装置100接收刷新命令而产生的自动刷新命令，并且还可以表示当半导体装置100被设置为自刷新模式时内部生成的自刷新命令。
当接收到读取命令并且随着读取命令及时供应存储器地址时，可以从存储器阵列150中的由存储器地址指定的存储器单元读取读取数据。读取数据通过读取/写入放大器155和输入/输出电路160从数据端子DQ输出到外部。当接收到写入命令并且为存储器地址及时供应写入命令时，将写入数据和数据屏蔽(当适用时)供应给数据端子DQ和DM，并且将写入数据写入存储器阵列150中的由存储器地址指定的存储器单元。写入数据由输入/输出电路160中的数据接收器接收，并通过输入/输出电路160和读取/写入放大器155供应给存储器阵列150。
在读取和写入命令的存取操作期间，行地址控制电路140可以包含用于确定存储器地址是否已经映射到冗余阵列中的存储器位置的电路，例如，当与规则阵列中的有缺陷的存储器位置相对应的存储器地址已经映射到冗余阵列的存储器位置(例如，存储器的冗余行)时。存储已经重新映射的存储器地址，并将与存取操作相关联的存储器地址与所存储的存储器地址进行比较。已经映射到冗余存储器的存储器地址可以存储在非易失性存储装置中。非易失性存储装置的实例是用要存储的存储器地址进行编程的熔丝电路(以及反熔丝电路)。当与存取操作相关联的存储器地址与所存储的存储器地址相匹配时，对冗余阵列中的存储器位置而不是规则阵列中的存储器位置进行存取。
如先前所描述的，易失性存储器单元定期刷新以维持由存储器阵列存储的数据。存储器单元通常作为存储器单元行被刷新。行地址控制电路140可以包含在刷新操作期间使用的刷新控制电路。当主动刷新命令AREF被提供给行地址控制电路140时执行刷新操作。每个刷新命令AREF产生与要刷新的刷新地址相关联的存储器位置。在本公开的一些实施例中，刷新地址可以在半导体装置100内部生成。在本公开的一些实施例中，类似的电路和操作可以包含在列解码器145中。
刷新地址可以具有若干个与其相关联的存储器位置。例如，存储器的多个行可以与刷新地址相关联，其中存储器的行中的每一行对应于当与刷新地址组合时标识存储器的特定行的值。例如，存储体BANK0-7中的存储体可以划分为能够同时激活字线的多个区段。在一些刷新操作期间，可以通过同时激活对应字线来同时刷新来自存储体的两个或更多个区段的存储器单元行。此类布置可以促进更快的存取和刷新操作。
当刷新存储器时，确定刷新地址是否要映射到冗余阵列中的冗余存储器位置。可以在与有缺陷的行相关联的刷新操作期间执行所述确定。在一些实例中，可以在激活与刷新地址相对应的一组字线之前立即执行刷新操作。在双泵刷新操作(例如，RHR、随后的自动刷新)中，可以在刷新操作的RHR部分期间进行确定。在刷新地址已经被映射到冗余存储器的情况下，规则阵列中的与刷新地址相对应的存储器位置不会被刷新，由此例如当规则存储器位置有缺陷并且对应的存储器地址已经映射到冗余存储器位置时，避免与未使用的存储器位置的必要刷新操作相关联的不可预测行为。因为所述区段包含由激活的字线的缓慢放电引起的有缺陷的存储器单元行，因此跳过针对未使用的存储器位置的刷新操作可以避免不可预测的行为，如干扰字线的激活。与对所有存储器位置执行刷新操作相比，无论其用途如何，跳过此类刷新还可以降低功耗。
转向解释包含在半导体装置100中的外部端子，为时钟端子CK和/CK供应互补的外部时钟信号。外部时钟信号可以供应给时钟输入电路120。时钟输入电路120可以生成内部时钟信号ICLK。将内部时钟信号ICLK供应给内部时钟发生器电路130和命令解码器115。当由来自命令/地址输入电路105的时钟使能CKE启用时，内部时钟发生器电路130的电路基于内部时钟信号ICLK提供各种内部时钟信号LCLK。内部时钟信号LCLK可以用于对各种内部电路的操作进行定时。例如，可以将LCLK信号提供给输入/输出电路160以用于对输入/输出电路160的操作进行定时以在数据端子DQ上提供和接收数据。
为电源端子VDD和VSS供应电源电位。将这些电源电位供应给内部电压发生器电路170。内部电压发生器电路170基于提供给电源端子VDD和VSS的电源电位生成各种内部电位VPP、VOD、VARY、VPERI等。内部电位VPP主要在行地址控制电路140中使用，内部电位VOD和VARY主要在存储器阵列150中包含的读出放大器SAMP中使用，并且内部电位VPERI在许多其它外围电路块中使用。
还为电源端子VDDQ和VSSQ供应电源电位。还将电源电位供应给输入/输出电路160。在本公开的一些实施例中，提供给电源端子VDDQ和VSSQ的电源电位可以与提供给电源端子VDD和VSS的电源电位的电位相同。将专用电源电位提供给电源端子VDDQ和VSSQ，使得由输入/输出电路160生成的电源噪声不会传播到其它电路块。
图2是根据本公开的实施例的行地址控制电路200的示例性框图。在一些实施例中，图1的行地址控制电路140可以实施行地址控制电路200。行地址控制电路200可以包含地址锁存器210、预解码器212、刷新区计数器电路220、缓冲电路222、缓冲电路224、冗余匹配寄存器230、锁存器232、行选择器240、或门242、延迟电路250、触发器252、或门254、与门256和行解码器258。
地址锁存器210可以被配置成接收全局行地址GRA<15:0>并且响应于行地址锁存信号RXLATCH，可以被配置成锁存行地址RA<15:0>以提供给预解码器212并锁存冗余行地址RRP0-3<15:0>以提供给缓冲电路222和缓冲电路224。
刷新区计数器电路220可以被配置成基于刷新信号REFRESHST向缓冲电路224提供刷新地址RX0-3<15:14>和选择刷新地址SelRA信号。可以响应于刷新命令(例如，来自命令解码器，如图1的命令解码器115)来设置REFRESHST信号。在一些实例中，可以基于AREF命令(例如，图1的AREF命令)或自刷新命令来设置REFRESHST信号。刷新区计数器电路220可以包含两位计数器，所述两位计数器被配置成提供每个计数值(例如，b00、b01、b10和b11)作为RX0-3<15:14>地址中的相应一个地址。
缓冲电路222和缓冲电路224可以共同地向冗余匹配寄存器230提供RR0-3<15:0>地址。缓冲电路222可以提供RRP<13:0>位作为RR<13:0>位。缓冲电路224可以基于SelRA信号选择性地提供RRP0-3<15:14>地址或RXR0-3<15:14>地址中的一个作为RR0-3<15:14>地址。在正常存取操作期间，缓冲电路222和缓冲电路224可以向冗余匹配寄存器230提供RRP0-3<15:0>地址(例如，基于指示非刷新操作的SelRA信号)。在刷新操作期间，缓冲电路222可以被配置成提供RRP<13:0>位并且缓冲电路224可以被配置成从刷新区计数器电路220提供RX0-3<15:14>地址以共同地组成RR0-3<15:0>地址(例如，基于指示刷新操作的SelRA信号)。
预解码器212可以对RA<15:0>地址进行解码以提供预解码的行地址(例如，RXP0-3<15:14>地址位各自与RX<13:0>地址位组合)。预解码器212还可以从冗余匹配寄存器230接收冗余行地址RRAdd<8:0>，所述冗余匹配寄存器可以用于用替换行替换经解码的RA<15:0>中的一些或全部(例如，在正常存取操作期间)。
冗余匹配寄存器230可以将RR0-3<15:0>地址与存储在冗余匹配寄存器230处的地址进行比较以确定RR0-3<15:0>地址中的任何一个是否已经被冗余地址替换。响应于确定RR0-3<15:0>地址中的特定一个已经被冗余地址替换，可以设置冗余匹配信号RMATCH。进一步响应于确定RR0-3<15:0>地址中的特定一个已经被冗余地址替换，冗余匹配寄存器230还可以将冗余行地址RRAdd<8:0>提供给预解码器212。锁存器232可以锁存特定的RMATCH信号以用于激活低冗余匹配锁存信号RMLF<3:0>中的相应一个以指示匹配。在刷新操作期间，刷新区计数器电路220可以设置RMLATCH信号以使RMLF<3:0>信号中的每个位针对与RXR0-3<15:14>信号中的对应一个信号指示匹配。例如，RMLF<0>信号可以指示与RXR0<15:14>地址相对应的地址是否已经被冗余地址替换，RMLF1<1>信号可以指示与RXR1<15:14>相对应的地址是否已经被冗余地址替换等。RMLF<3:0>信号中的每一个可以对应于存储体的特定区段。
或门242可以接收AREF信号和自刷新SR信号，并且响应于其中一个被设置(例如，指示刷新操作)，可以使行选择器240选择性地提供RMLF<3:0>信号作为RX1514<3:0>信号。对于非刷新存取操作(例如，当AREF或SR信号均未设置时，行选择器240可以提供RXP1514<3:0>信号作为RX1514<3:0>信号。所提供的RX1514<3:0>信号由行解码器258解码以确定是否对对应的存储体的特定区段执行或跳过存取操作。
延迟电路(例如，延迟电路250、触发器252、或门254和与门256)可以被配置成向行解码器258提供行解码器使能信号RDEN以启动所提供的RX1514<3:0>信号和RX<13:0>地址的解码以激活与字线地址WORDRX1514<3:0>相关联的字线。因为在设置刷新REFRESHST信号并且在GRA<15:0>地址由地址锁存器210锁存之后，通过刷新区计数器电路220、缓冲电路224、冗余匹配寄存器230、锁存器232和行选择器240对刷新地址进行的冗余检查花费了一段时间，因此延迟电路250、触发器252和或门254可以延迟设置RDEN信号以启用行解码器258以允许那些组件确定是否有任何特定行已经被冗余行替换。
在操作中，可以对存储体的多个行同时执行刷新操作。为了避免激活有缺陷的存储器行上的字线，行地址控制电路200可以被配置成确定所述多个行中的任何行是否已经被冗余行替换(例如，通过冗余匹配寄存器230)，并且如果是这样，可以防止所述行的激活(例如，通过行选择器240)。
在刷新操作开始时，地址锁存器210可以接收GRA<15:0>地址，并且响应于RXLATCH信号，可以锁存RA<15:0>地址以提供给预解码器212并且可以锁存RRP<15:0>地址以提供给缓冲电路222和缓冲电路224。刷新区计数器电路220可以被配置成响应于REFRESHST信号而向缓冲电路224提供RXR0-3<15:14>地址和SelRA信号。一旦设置了REFRESHST信号，刷新区计数器电路220就可以提供RXR0-3<15:14>地址和SelRA信号。RX0-3<15:14>地址可以共同地表示每个两位计数值(例如，b00、b01、b10和b11)。
缓冲电路222和缓冲电路224可以向冗余匹配寄存器230提供RR0-3<15:0>地址，其中缓冲电路224基于SelRA信号选择性地将RRP0-3<15:14>地址或RXR0-3<15:14>地址中的一个提供作为RR0-3<15:14>地址。在正常存取操作期间，缓冲电路222和缓冲电路224可以向冗余匹配寄存器230提供RRP0-3<15:0>地址(例如，基于指示非刷新操作的SelRA信号)。在刷新操作期间，缓冲电路222可以被配置成提供RRP<13:0>位并且缓冲电路224可以被配置成从刷新区计数器电路220提供RX0-3<15:14>地址以共同地组成RR0-3<15:0>地址(例如，基于指示刷新操作的SelRA信号)。
预解码器212可以对RA<15:0>地址进行解码以提供预解码的行地址(例如，RXP0-3<15:14>地址位各自与RX<13:0>地址位组合)。预解码器212还可以从冗余匹配寄存器230接收冗余行地址RRAdd<8:0>，所述冗余匹配寄存器可以用于用替换行替换经解码的RA<15:0>中的一些或全部(例如，在正常存取操作期间)。
冗余匹配寄存器230可以将RR0-3<15:0>地址与存储在冗余匹配寄存器230处的冗余替换地址进行比较以确定RR0-3<15:0>地址是否已经被冗余地址替换。响应于确定RR0-3<15:0>地址已经被冗余地址替换，可以设置冗余匹配信号RMATCH。进一步响应于确定RR0-3<15:0>地址中的特定一个已经被冗余地址替换，冗余匹配寄存器230还可以将冗余行地址RRAdd<8:0>提供给预解码器212。锁存器232可以锁存特定的RMATCH信号以用于激活低冗余匹配锁存信号RMLF<3:0>中的相应一个以指示匹配。RMLF<3:0>信号中的每个信号可以对应于存储体的特定区段。例如，RMLF<0>信号可以指示与RXR0<15:14>地址相对应的地址是否已经被冗余地址替换，RMLF1<1>信号可以指示与RXR1<15:14>相对应的地址是否已经被冗余地址替换等。图3描绘了根据本公开的实施例的用于存储体的示例存储器垫300的布局图。如果要对与存储器单元行310、320、330和340相对应的行地址执行刷新操作，则冗余匹配寄存器230可以确定行地址中的任何行地址是否已经被冗余行替换。如存储器垫300中示出的，行330已经被行332替换。因此，冗余匹配寄存器230可以存储与行330相对应的行地址，并且当与RRP<8:0>地址组合的RR<15:0>与行330的行地址匹配时，可以产生要为所述行设置的RMATCH信号，所述RMATCH信号可以被锁存为RMLF<2>信号。
基于所设置的AREF或SR信号中的一个，或门242可以使行选择器240选择性地提供RMLF<3:0>信号作为RX1514<3:0>信号。对于非刷新存取操作，行选择器240可以提供RXP1514<3:0>信号。所提供的RX1514<3:0>信号可以由行解码器258解码以确定是否对对应的存储体的特定区段执行或跳过存取操作。
延迟电路250、触发器252、或门254和与门256可以被配置成基于RDENP、SelRA和SR信号延迟提供RDEN信号，这导致行解码器258启动对所提供的RX1514<3:0>信号和RX<13:0>地址进行解码以激活与字线地址WORDRX1514<3:0>相关联的字线，以便允许完成通过刷新区计数器电路220、缓冲电路224、冗余匹配寄存器230、锁存器232和行选择器240对刷新地址进行冗余检查。
图2中所描绘的行地址控制电路200被配置成用于基于四个行地址(例如，通过四个两位RHR0-3<15:14>地址位和RHR0-3<15:14>地址位)对4个存储器单元行进行同时刷新。应当理解，在不脱离本公开的范围的情况下，可以修改行地址控制电路200以适应多于或少于四个存储器单元行的同时刷新。行地址控制电路200检测有缺陷的行地址并防止有缺陷的行地址的字线激活的能力可以减轻由激活的有缺陷的行的不可预测行为引起的不利影响。
图4是根据本公开的实施例的用于执行刷新操作的第一实施例的时序图400。在本公开的一些实施例中，图4的刷新操作可以用于刷新图1的半导体装置100的存储器阵列150的存储器位置。在一些实例中，时序图400可以对应于图1的行地址控制电路140和/或图2的行地址控制电路200的操作。
在时间T0时，SR信号或AREF信号可以转变为激活的以启动刷新操作。SR信号或AREF信号可以基于自刷新或自动刷新命令来设置。在时间T1时，可以在REFRESH信号上提供脉冲，并且作为响应，REFRESHST信号可以在时间T2时转变为激活的。REFRESHST信号的转变可以触发图2的刷新区计数器电路220以开始提供RXR0-3<15:14>地址(例如，b00、b01、b10和b11)、SelRA信号和RMLATCH信号。
响应于SR/AREF信号，在时间T3时，用于BANKX(例如，图1的存储体BANK0-7中的任何存储体)的存储体行地址选通信号RAS_BANKX可以被激活以指示要在其上执行刷新操作的存储体。同样在时间T3时，可以在RXLATCH信号上提供脉冲以使地址锁存器210锁存接收到的GRA<15:0>地址。
在时间T4时，RXR0-3<15:14>地址开始被评估，并且响应于命中的检测(例如，在冗余匹配寄存器230处的匹配地址)，可以在RMATCH信号上提供脉冲。例如，在时序图400中，用RXR1<15:14>地址检测到匹配地址，并且因此在RMATCH信号上提供脉冲。与RXR1<15:14>地址相对应的RMATCH信号上的脉冲可能导致RMLF<1>位在RMLF<3:0>信号中清除(例如，RMLF<3:0>从hF转变为hD)。响应于RMFL<3:0>信号转变为hD，在时间T6时，RX1514<3:0>信号也可以通过图2的行选择器240和或门242转变为hD。
在时间T7时，行解码器258可以基于RX1514<3:0>信号激活与存储体的WORDRX1514<3:0>区段相关联的字线。时间T3与T7之间的延迟可以部分地基于图2的延迟电路250、触发器252、和或门254以及与门256。因此，如时序图400中所示，存储体的WORDRX1514<3、2和0>区段中的字线可以被激活，而WORDRX1514<1>区段中没有字线被激活。在时间T7与T8之间，RAS_BANKX和WORDRX1514<3:0>信号可以被清除以终止刷新操作。
时间T8-T11描绘了其中未检测到修复行的后续刷新操作，并且如此，在时间T11时，WORDRX1514<3:0>字线中的每个字线被激活以用于刷新操作。在时间T11之后，RAS_BANKX和WORDRX1514<3:0>信号可以被清除以终止后续刷新操作。
图5是根据本公开的实施例的用于执行刷新操作的第二实施例的时序图500。在本公开的一些实施例中，图5的刷新操作可以用于刷新图1的半导体装置100的存储器阵列150的存储器位置。在一些实例中，定时图500可以对应于图1的行地址控制电路140和/或图2的行地址控制电路200的操作。时序图500描绘了双泵刷新操作，由此刷新操作包含RHR、随后的正常刷新。RHR在时间T1时开始并且正常刷新在时间T4时开始。
在时间T0时，REFRESHST信号可以在时间T2时转变为激活的。REFRESH信号的转变可以触发图2的刷新区计数器电路220以开始提供RXR0-3<15:14>地址、SelRA信号和RMLATCH信号。在时间T1时，可以启动RHR。
在时间T2时，RXR0-3<15:14>地址(例如，b00、b01、b10和b11)开始被评估，并且响应于命中的检测(例如，在冗余匹配寄存器230处的匹配地址)，可以在RMATCH信号上提供脉冲。例如，在时序图500中，用RXR1<15:14>地址检测到匹配地址，并且因此在时间T3时在RMATCH信号上提供脉冲。与RXR1<15:14>地址相对应的RMATCH信号上的脉冲可能导致RMLF<1>位在RMLF<3:0>信号中清除(例如，RMLF<3:0>从hF转变为hD)。然而，由于在RHR期间既不会设置AREF信号也不会设置SR信号，所以行选择器240可以提供RXP1514<3:0>信号作为RX1514<3:0>以触发目标刷新。
在时间T4时，可以开始正常刷新，其中在时间T5时响应于RXLATCH信号上的脉冲而锁存GRA<15:0>信号。因此，RX1514<3:0>信号可以从RXR1514<3:0>信号(例如，h1)转变为RMLF<3:0>信号(例如，hD)。在时间T6时，行解码器258可以基于RX1514<3:0>信号激活与存储体的WORDRX1514<3:0>区段相关联的字线。因此，如时序图500中所示，存储体的WORDRX1514<3、2和0>区段中的字线可以被激活，而WORDRX1514<1>区段中没有字线被激活。时间T8-T11描绘了其中未检测到修复行的后续刷新操作，并且如此，在时间T11时，WORDRX1514<3:0>字线中的每个字线被激活以用于刷新操作。
申请人注意到，分别在图4和5的时序图400和500中的信号、脉冲长度等之间的相对定时是示例性的，并且实际的相对定时可以在不脱离本公开的范围的情况下改变所描述的内容。
图6描绘了根据本公开的实施例的用于执行刷新操作的示例性方法600的流程图。方法600可以由图1的行地址控制电路140和/或图2的行地址控制电路200执行。
方法600可以在刷新操作期间执行。方法600可以包含在610处，确定存储器装置的存储体的多个区段中的每个区段中的预定进行刷新的相应存储器单元行。所述确定可以通过图2的刷新区计数器电路220、地址锁存器210和预解码器212来进行。在一些实例中，方法600可以进一步包含锁存全局行地址(例如，通过图2的地址锁存器210)。所述多个区段中的每个区段中的预定进行刷新的相应存储器单元行可以基于全局行地址。在一些实例中，方法600可以进一步包含对全局行地址进行解码以提供预解码的行地址(例如，通过图2的预解码器212)。所述多个区段中的每个区段中的预定进行刷新的相应存储器单元行可以基于预解码的行地址。
方法600可以进一步包含在620处，确定所述存储体的所述多个区段中的特定区段的预定进行刷新的所述相应存储器单元行是否已经被修复。在一些实例中，方法600可以进一步包含将与预定进行刷新的所述相应存储器单元行相关联的地址和与存储在寄存器中的修复行相对应的地址进行比较。可以通过图2的冗余匹配寄存器230进行确定和比较。
方法600可以进一步包含在630处，响应于确定预定进行刷新的所述存储器单元行已经被修复，使所述存储体的特定区段内的刷新被跳过，同时执行所述存储体的所述多个区段中的要刷新的其它区段中的预定进行刷新的所述存储器单元行的刷新。可以基于从图2的行选择器240向行解码器258提供的信号跳过激活。在一些实例中，方法600可以进一步包含延迟所述多个区段中的字线的激活，直到确定所述多个区段中的所述特定区段中的预定进行刷新的所述相应存储器单元行是否已经被修复之后。在一些实例中，通过延迟电路(例如，图2的延迟电路250、触发器252、或门254以及与门256)延迟所述多个区段中的所述字线的激活，直到确定所述多个区段中的特定区段中的预定进行刷新的所述相应存储器单元行是否已经被修复之后。在一些实例中，方法600可以进一步包含通过行解码器对被检测为可操作的所述行地址进行解码，所述行地址与所述多个区段中的每个区段中的预定进行刷新的所述相应存储器单元行相对应。
在一些实例中，刷新操作包含行锤刷新、随后的正常刷新。在一些实例中，方法600可以进一步包含确定在所述刷新操作的所述行锤刷新部分期间，所述多个区段中的所述特定区段的预定进行刷新的所述相应存储器单元行是否已经被修复。
根据前述内容，将理解的是，尽管出于说明的目的本文已经描述了本公开的具体实施例，但是可以在不背离本公开的精神和范围的情况下作出各种修改。因此，本公开的范围不应受本文所描述的具体实施例中的任何具体实施例的限制。

Claims (20)

1.一种设备，其包括：
存储体，所述存储体具有多个区段；
行地址控制电路，所述行地址控制电路被配置成在刷新操作期间，即在所述存储体处的刷新操作期间确定所述多个区段中的每个区段中的预定进行刷新的相应存储器单元行是否已经被修复，并且响应于确定所述多个区段中的特定区段中的所述相应存储器单元行已经被修复，使所述存储体跳过所述特定区段中的刷新，同时执行所述多个区段中的各区段的被检测为可操作的所述相应行中的刷新。
2.根据权利要求1所述的设备，其中所述行地址控制电路包含寄存器，所述寄存器被配置成将预定进行刷新的所述相应存储器单元行与已经被修复的存储器单元行进行比较，以确定预定进行刷新的所述相应存储器单元行中的任何一行是否已经被修复。
3.根据权利要求1所述的设备，其中所述行地址控制电路进一步包含延迟电路，所述延迟电路用于延迟所述多个区段中的字线的激活，直到确定所述多个区段中的每个区段中的预定进行刷新的所述相应存储器单元行是否已经被修复之后。
4.根据权利要求3所述的设备，其中所述延迟电路包含触发器，所述触发器被配置成响应于基于所述刷新操作的启动而设置的控制信号来延迟行解码器使能信号。
5.根据权利要求1所述的设备，其中所述刷新操作包含行锤刷新、随后的正常刷新，其中所述行地址控制电路被配置成确定在所述刷新操作的所述行锤刷新部分期间，所述多个区段中的每个区段中的预定进行刷新的所述相应行是否已经被修复。
6.根据权利要求1所述的设备，其中所述行地址控制电路进一步包括行解码器，所述行解码器被配置成对被检测为可操作的行地址进行解码，所述行地址与所述多个区段中的每个区段中的预定进行刷新的所述相应存储器单元行相对应。
7.根据权利要求1所述的设备，其中所述行地址控制电路进一步包括地址锁存器，所述地址锁存器被配置成锁存全局行地址，其中所述多个区段中的每个区段中的预定进行刷新的所述相应存储器单元行基于所述全局行地址。
8.根据权利要求7所述的设备，其中所述行地址控制电路进一步包括预解码器电路，所述预解码器电路被配置成根据所述全局行地址确定预解码的行地址，其中所述多个区段中的每个区段中的预定进行刷新的所述相应存储器单元行基于所述预解码的行地址。
9.一种设备，其包括：
行解码器，所述行解码器被配置成基于行匹配信号在刷新操作期间对行地址进行解码，所述行地址与存储体的预定进行同时刷新的多个存储器单元行相对应；
寄存器电路，所述寄存器电路被配置成存储与已经被修复的存储器单元行相对应的修复行地址，其中所述寄存器电路被配置成将与所述存储体的预定进行同时刷新的所述多个存储器单元行相对应的行地址与所述修复行地址进行比较，并且在当检测到匹配时提供匹配信号；
锁存电路，所述锁存电路被配置成响应于所设置的所述匹配信号而锁存所述行匹配信号的位，其中所述行匹配信号的所述位对应于在所述刷新操作期间预定进行同时刷新的所述多个存储器单元行中的已经被修复的存储器单元行，其中所述行解码器被配置成响应于所述行匹配信号的已锁存位而在刷新操作期间跳过对所述存储体的预定进行同时刷新的所述多个存储器单元行中的存储器单元行的解码。
10.根据权利要求9所述的设备，其进一步包括延迟电路，所述延迟电路被配置成延迟启用所述行解码器直到所述寄存器电路已经将与所述存储体的预定进行同时刷新的所述多个存储器单元行相对应的所述行地址与所述修复行地址进行比较之后。
11.根据权利要求10所述的设备，其中所述延迟电路包含触发器，所述触发器被配置成延迟向所述行解码器提供使能信号。
12.根据权利要求9所述的设备，其进一步包括存储器阵列，所述存储器阵列包括包含所述存储体的多个存储体。
13.一种方法，其包括：
在刷新操作期间：
确定存储器装置的存储体的多个区段中的每个区段中的预定进行刷新的相应存储器单元行；
确定所述存储体的所述多个区段中的特定区段的预定进行刷新的所述相应存储器单元行是否已经被修复；以及
响应于确定预定进行刷新的所述存储器单元行已经被修复，使所述存储体的所述特定区段内的刷新被跳过，同时执行所述存储体的所述多个区段中要刷新的其它区段中的预定进行刷新的所述存储器单元行的刷新。
14.根据权利要求13所述的方法，其进一步包括将与预定进行刷新的所述相应存储器单元行相关联的地址和与存储在寄存器中的修复行相对应的地址进行比较。
15.根据权利要求13所述的方法，其进一步包括延迟所述多个区段中的字线的激活，直到确定所述多个区段中的所述特定区段中的预定进行刷新的所述相应存储器单元行是否已经被修复之后。
16.根据权利要求15所述的方法，其进一步包括通过触发器延迟所述多个区段中的所述字线的激活，直到确定所述多个区段中的所述特定区段中的预定进行刷新的所述相应存储器单元行是否已经被修复之后。
17.根据权利要求13所述的方法，其中所述刷新操作包含行锤刷新、随后的正常刷新，所述方法进一步包括确定在所述刷新操作的所述行锤刷新部分期间，所述多个区段中的所述特定区段的预定进行刷新的所述相应存储器单元行是否已经被修复。
18.根据权利要求13所述的方法，其进一步包括通过行解码器对被检测为可操作的所述行地址进行解码，所述行地址与所述多个区段中的每个区段中的预定进行刷新的所述相应存储器单元行相对应。
19.根据权利要求13所述的方法，其进一步包括锁存全局行地址，其中所述多个区段中的每个区段中的预定进行刷新的所述相应存储器单元行基于所述全局行地址。
20.根据权利要求19所述的方法，其进一步包括对所述全局行地址进行解码以提供预解码的行地址，其中所述多个区段中的每个区段中的预定进行刷新的所述相应存储器单元行基于所述预解码的行地址。
CN202111521108.1A 2020-12-17 2021-12-13 在刷新时进行冗余匹配控制以禁用字线激活的设备和方法 Pending CN114649015A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/125,051 US11417382B2 (en) 2020-12-17 2020-12-17 Apparatuses and methods for skipping wordline activation of defective memory during refresh operations
US17/125,051 2020-12-17

Publications (1)

Publication Number Publication Date
CN114649015A true CN114649015A (zh) 2022-06-21

Family

ID=81992614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111521108.1A Pending CN114649015A (zh) 2020-12-17 2021-12-13 在刷新时进行冗余匹配控制以禁用字线激活的设备和方法

Country Status (2)

Country Link
US (2) US11417382B2 (zh)
CN (1) CN114649015A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11579797B2 (en) * 2021-04-29 2023-02-14 Micron Technology, Inc. Memory sub-system refresh
US11670356B2 (en) 2021-07-16 2023-06-06 Micron Technology, Inc. Apparatuses and methods for refresh address masking
KR20230035881A (ko) * 2021-09-06 2023-03-14 에스케이하이닉스 주식회사 스마트 리프레쉬 동작을 수행하기 위한 메모리 장치 및 이를 포함하는 메모리 시스템

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670993A (en) 1995-06-07 1997-09-23 Alliance Semiconductor Corporation Display refresh system having reduced memory bandwidth
US6005823A (en) 1997-06-20 1999-12-21 Micron Technology, Inc. Memory device with pipelined column address path
JP2001118383A (ja) 1999-10-20 2001-04-27 Fujitsu Ltd リフレッシュを自動で行うダイナミックメモリ回路
JP2003068071A (ja) 2001-08-30 2003-03-07 Hitachi Ltd 半導体メモリ
DE10154770B4 (de) 2001-11-08 2004-11-18 Infineon Technologies Ag Dynamische Speichervorrichtung mit einer Auswahleinrichtung für das selektive Ausblenden von nicht belegten Speicherzellen beim Refresh
JP4453018B2 (ja) 2005-03-07 2010-04-21 エルピーダメモリ株式会社 半導体記憶装置
KR100925385B1 (ko) 2008-02-22 2009-11-09 주식회사 하이닉스반도체 반도체 메모리 장치의 리던던시 제어 회로 및 방법
US8208334B2 (en) 2010-02-08 2012-06-26 Micron Technology, Inc. Systems, memories, and methods for refreshing memory arrays
KR20160107979A (ko) * 2015-03-06 2016-09-19 에스케이하이닉스 주식회사 메모리 장치
US10381064B1 (en) * 2018-01-19 2019-08-13 Micron Technology, Inc. Apparatuses and methods for refreshing memory of a semiconductor device
KR102471414B1 (ko) * 2018-06-19 2022-11-29 에스케이하이닉스 주식회사 반도체 장치
US10490250B1 (en) * 2018-08-14 2019-11-26 Micron Technology, Inc. Apparatuses for refreshing memory of a semiconductor device
US11152078B1 (en) * 2020-08-28 2021-10-19 Micron Technology, Inc. Apparatuses and methods for refreshing memories with redundancy

Also Published As

Publication number Publication date
US11417382B2 (en) 2022-08-16
US20220199141A1 (en) 2022-06-23
US20220392510A1 (en) 2022-12-08

Similar Documents

Publication Publication Date Title
US11056167B2 (en) Apparatuses for refreshing memory of a semiconductor device
US10770127B2 (en) Apparatuses and methods for managing row access counts
US11380382B2 (en) Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US8379471B2 (en) Refresh operation control circuit, semiconductor memory device including the same, and refresh operation control method
US7215589B2 (en) Semiconductor memory device that requires refresh operations
US11417382B2 (en) Apparatuses and methods for skipping wordline activation of defective memory during refresh operations
JP2015219938A (ja) 半導体装置
CN106033684B (zh) 存储器件和包括存储器件的存储系统
US10910034B2 (en) Apparatuses and methods for refreshing memory of a semiconductor device
US7266032B2 (en) Memory device having low Vpp current consumption
US11605442B2 (en) Apparatuses and methods for refreshing memories with redundancy
JP5474332B2 (ja) 半導体記憶装置及びその制御方法
US10706909B2 (en) Apparatuses and methods for refresh operations including multiple refresh activations
US10923172B2 (en) Apparatuses and methods for multi-bank refresh timing
US11037616B2 (en) Apparatuses and methods for refresh operations in semiconductor memories
CN115497543A (zh) 存储器系统中的四分之一匹配并行补偿
US11942171B2 (en) Concurrent compensation in a memory system
US11386949B2 (en) Apparatuses, systems, and methods for latch reset logic
US20220406358A1 (en) Concurrent compensation in a memory system
US11670356B2 (en) Apparatuses and methods for refresh address masking
US20240029781A1 (en) Apparatuses and methods for repairing mutliple bit lines with a same column select value
KR20170127940A (ko) 반도체 장치
WO2014115601A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination