CN114640337A - 功率域改变电路以及其操作方法 - Google Patents
功率域改变电路以及其操作方法 Download PDFInfo
- Publication number
- CN114640337A CN114640337A CN202110725625.4A CN202110725625A CN114640337A CN 114640337 A CN114640337 A CN 114640337A CN 202110725625 A CN202110725625 A CN 202110725625A CN 114640337 A CN114640337 A CN 114640337A
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal
- power domain
- intermediate processed
- averaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00323—Delay compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
Abstract
本申请公开了功率域改变电路以及其操作方法。该功率域改变电路包括输入电路和输出电路。该输入电路适用于在第一功率域中操作以及产生第一中间处理信号和第二中间处理信号。该输出电路适用于在第二功率域中操作以及通过对所述第一中间处理信号和所述第二中间处理信号的转变抖动分量进行平均以及进行组合来产生最终输出信号。
Description
相关申请的交叉引用
本申请要求于2020年12月15日提交的申请号为10-2020-0175191的韩国专利申请的优先权,其全部内容通过引用合并于此。
技术领域
实施例涉及一种功率域改变电路及其操作方法,并且具体地涉及一种能够在信号处理过程中改变用于驱动信号的功率的域的功率域改变电路及其操作方法。
背景技术
通常,包括半导体器件和半导体存储器件的集成电路接收信号并执行各种信号处理过程。在信号处理过程中,依据设计,基于预定功率来驱动信号。在这种情况下,接收信号的输入电路和输出信号的输出电路以不同的功率来工作。
图1是示出根据现有技术的功率域改变电路100的配置的框图。
参考图1,功率域改变电路100包括输入电路110和输出电路120。
首先,输入电路110包括第一反相电路INV1和第二反相电路INV2。第一反相电路INV1和第二反相电路INV2均接收第一供电电源VDD1和第一接地电源VSS1,并传输输入信号SIG_IN。第一反相电路INV1和第二反相电路INV2具有相似的配置。作为代表,第一反相电路INV1包括串联耦接在第一供电电源VDD1与第一接地电源VSS1之间的第一PMOS晶体管PM1和第一NMOS晶体管NM1。因此,输入到输入电路110的输入信号SIG_IN在摆动于第一供电电源VDD1与第一接地电源VSS1之间的同时被传输。
接下来,输出电路120包括第三反相电路至第五反相电路INV3、INV4和INV5。第三反相电路至第五反相电路INV3、INV4和INV5均接收第二供电电源VDD2和第二接地电源VSS2,并传输输入电路110的输出信号。第三反相电路至第五反相电路INV3、INV4和INV5具有相似的配置。作为代表,第三反相电路INV3包括串联耦接在第二供电电源VDD2与第二接地电源VSS2之间的第二PMOS晶体管PM2和第二NMOS晶体管NM2。因此,输入到输出电路120的输入电路110的输出信号在摆动于第二供电电源VDD2与第二接地电源VSS2之间的同时被传输。
通过功率域改变电路100的这种配置,输入信号SIG_IN的功率域从第一供电电源VDD1和第一接地电源VSS1变为第二供电电源VDD2和第二接地电源VSS2。输入信号SIG_IN的功率域的变化本质上会引起转变抖动(transition jitter)。在这种情况下,转变抖动意指在输入信号SIG_IN被传输的过程中,从逻辑“高”电平转变为逻辑“低”电平的时间的延迟量被改变或者从逻辑“低”电平转变为逻辑“高”电平的时间的延迟量被改变。
结果,在功率域改变电路100的信号传输过程中发生的转变抖动被并入到功率域改变电路100的输出信号SIG_OUT中。因此,在功率域改变电路100之后的阶段中使用输出信号SIG_OUT的所有电路都不能确保稳定的电路操作时序。此外,并入了转变抖动的输出信号SIG_OUT不能校正信号的可靠性。
发明内容
在一个实施例中,一种功率域改变电路可以包括输入电路,其适用于在第一功率域中操作并且通过传输输入信号来产生第一中间处理信号和第二中间处理信号。该功率域改变电路还可以包括输出电路,其适用于在第二功率域中操作并且通过对在传输第一中间处理信号和第二中间处理信号的过程中发生的转变抖动分量进行平均以及进行组合来产生最终输出信号。
在一个实施例中,一种驱动功率域改变电路的方法可以包括:信号产生步骤,其通过在第一功率域中传输输入信号来产生第一中间处理信号和第二中间处理信号;以及域改变步骤,其将第一中间处理信号和第二中间处理信号的功率域从第一功率域改变为第二功率域,以及传输第一中间处理信号和第二中间处理信号。该方法还可以包括:平均步骤:其对在域改变步骤中发生的转变抖动分量进行平均;以及输出步骤,其通过组合平均步骤的输出信号来产生最终输出信号。
附图说明
图1是示出根据现有技术的功率域改变电路的配置的框图。
图2是示出根据本公开的实施例的功率域改变电路的配置的框图。
图3是示出根据本公开的实施例的功率域改变电路的配置的框图。
图4是示出根据本公开的实施例的功率域改变电路的配置的框图。
图5是示出图2至图4的功率域改变电路的驱动方法的流程图。
具体实施方式
本公开的描述仅仅是用于结构和/或功能描述的实施例。本公开的权利范围不应被解释为限于说明书中描述的实施例。即,本公开的权利范围应当被理解为包括可以实现技术实质的等同形式,因为实施例可以以各种方式来修改而可以具有各种形式。此外,本公开中提出的目的或效果并不意味着特定实施例应该包括所有目的或效果或仅包括这样的效果。因此,本公开的权利范围不应被理解为受其限制。
应该如下理解在本申请中使用的术语的含义。
诸如“第一”和“第二”之类的术语被用于区分一个元件与另一元件,并且本公开的范围不应受到这些术语的限制。例如,第一元件可以被命名为第二元件。同样,第二个元件可以命名为第一元件。术语“第一”和“第二”并不意味着暗示元件的特定数量或顺序。
除非在上下文中另外明确表示,否则单数的表达应该被理解为包括复数表达。诸如“包括”或“具有”之类的术语应该被理解为指示存在设定的特性、数字、步骤、操作、要素、部件或其组合,但不排除存在或增加一个或多个其他特性、数字、步骤、操作、要素、部件或其组合的可能性。
在步骤中,为了便于描述,使用符号(例如a、b和c),而这些符号并不描述步骤的顺序。除非在上下文中清楚地描述了特定的顺序,否则可以按照与上下文中描述的顺序不同的顺序来执行步骤。即,可以根据所描述的顺序来执行步骤,可以与所描述的顺序基本上同时地执行步骤,或者可以以所描述的顺序相反的顺序来执行步骤。
除非另外定义,否则本文中使用的所有术语(包括技术术语或科学术语)具有与本领域技术人员通常理解的含义相同的含义。除非在本申请中明确定义,否则常用词典中定义的术语应该被解释为与相关技术中的上下文具有相同的含义,并且不应被解释为具有理想的或过分正式的含义。
各个实施例针对能够稳定地执行包括功率域的变化的信号传输过程的功率域改变电路及其操作方法。
图2是示出根据本公开的实施例的功率域改变电路200的配置的框图。
参考图2,功率域改变电路200可以包括输入电路210和输出电路220。
首先,输入电路210可以在第一功率域中操作,并且可以是用于通过传输输入信号SIG_IN来产生第一中间处理信号SIG_M1和第二中间处理信号SIG_M2的元件。在这种情况下,在第一功率域中操作可以意指输入电路210可以通过接收第一供电电源VDD1和第一接地电源VSS1来操作。此外,第一中间处理信号SIG_M1和第二中间处理信号SIG_M2可以相互具有反相关系。更具体地描述输入电路210。输入电路210可以包括传输电路211和反转电路212。
传输电路211可以是用于接收输入信号SIG_IN并输出输入信号SIG_IN作为第一中间处理信号SIG_M1的元件。传输电路211可以包括第一反相电路INV1和第二反相电路INV2。第一反相电路INV1可以接收输入信号SIG_IN并对输入信号SIG_IN进行反相,并且输出反相信号。此外,第二反相电路INV2可以接收第一反相电路INV1的输出信号并对第一反相电路INV1的输出信号进行反相,并且输出反相输出信号作为第一中间处理信号SIG_M1。此时,因为传输电路211在第一功率域中操作,所以输入信号SIG_IN可以在摆动于第一供电电源VDD1与第一接地电源VSS1之间的同时被输出作为第一中间处理信号SIG_M1。
接下来,反转电路212可以是用于接收第一中间处理信号SIG_M1并对第一中间处理信号SIG_M1进行反相,以及输出反相信号作为第二中间处理信号SIG_M2的元件。反转电路212可以包括第三反相电路INV3。第三反相电路INV3可以接收第一中间处理信号SIG_M1并对第一中间处理信号SIG_M1进行反相,并且输出反相信号作为第二中间处理信号SIG_M2。此时,因为反转电路212在第一功率域中操作,所以第一中间处理信号SIG_M1可以在摆动于第一供电电源VDD1与第一接地电源VSS1之间的同时被输出作为第二中间处理信号SIG_M2。
通过这样的配置,输入电路210可以接收输入信号SIG_IN,并且可以产生与输入信号SIG_IN相对应的第一中间处理信号SIG_M1,以及产生与输入信号SIG_IN具有反相关系的第二中间处理信号SIG_M2。此外,第一中间处理信号SIG_M1和第二中间处理信号SIG_M2可以在摆动于第一供电电源VDD1与第一接地电源VSS1之间的同时被传输。
接下来,输出电路220可以在第二功率域中操作,并且可以是用于通过对在传输第一中间处理信号SIG_M1和第二中间处理信号SIG_M2的过程中发生的转变抖动分量进行平均以及进行组合来产生最终输出信号SIG_OUT的元件。在这种情况下,在第二功率域中操作可以意指输出电路220可以通过接收与第一功率域中的第一供电电源VDD1和第一接地电源VSS1分别不同的第二供电电源VDD2和第二接地电源VSS2来操作。
在描述输出电路220之前,第一功率域和第二功率域可以包括不同的供电电源或者可以包括不同的接地电源。更具体地,第一供电电源VDD1和第二供电电源VDD2可以具有不同的电压电平。如果第一供电电源VDD1和第二供电电源VDD2具有相同的电压电平,则第一接地电源VSS1和第二接地电源VSS2可以具有不同的电压电平。相反,第一接地电源VSS1和第二接地电源VSS2可以具有不同的电压电平。如果第一接地电源VSS1和第二接地电源VSS2具有相同的电压电平,则第一供电电源VDD1和第二供电电源VDD2可以具有不同的电压电平。
例如,第一供电电源VDD1的电压电平可以低于第二供电电源VDD2的电压电平,以及第一接地电源VSS1的电压电平可以低于第二接地电源VSS2的电压电平。在这种情况下,当输入信号SIG_IN的功率域从第一供电电源VDD1变为第二接地电源VSS2时,可能发生转变抖动。此外,当输入信号SIG_IN的功率域从第一接地电源VSS1变为第二供电电源VDD2时,可能发生转变抖动。
接下来,更具体地描述输出电路220。输出电路220可以包括平均电路221和组合电路222。
平均电路221可以是用于在第二功率域中驱动第一中间处理信号SIG_M1和第二中间处理信号SIG_M2并通过对相应的第一中间处理信号SIG_M1和第二中间处理信号SIG_M2的转变抖动分量进行平均来产生校正信号SIG_C的元件。平均电路221可以包括第一驱动电路221_1和第二驱动电路221_2。
第一驱动电路221_1可以是用于接收第一中间处理信号SIG_M1并对应于第二功率域执行第一转变操作的元件。第一驱动电路221_1可以包括第四反相电路INV4。第四反相电路INV4可以接收第一中间处理信号SIG_M1并对第一中间处理信号SIG_M1进行反相,并且输出反相信号。
在这种情况下,第一转变操作可以意指信号的电平从逻辑“高”电平转变为逻辑“低”电平或从逻辑“低”电平转变为逻辑“高”电平。第一转变操作可以具有与稍后将描述的第二转变操作相反的概念。例如,如果第一转变操作意指信号的电平从逻辑“高”电平转变为逻辑“低”电平,则第二转变操作可以意指信号的电平从逻辑“低”电平转变为逻辑“高”电平。相反,如果第一转变操作意指信号的电平从逻辑“低”电平转变为逻辑“高”电平,则第二转变操作可以意指信号的电平从逻辑“高”电平转变为逻辑“低”电平。
第二驱动电路221_2可以是用于接收第二中间处理信号SIG_M2并执行第二转变操作(即,与第一转变操作相反的操作)的元件。第二驱动电路221_2可以包括第五反相电路INV5和第六反相电路NV6。第五反相电路INV5可以接收第二中间处理信号SIG_M2并对第二中间处理信号SIG_M2进行反相,并且输出反相信号。第六反相电路INV6可以接收第五反相电路INV5的输出信号并对第五反相电路INV5的输出信号进行反相,并且输出反相信号。
接下来,第一驱动电路221_1的输出级和第二驱动电路221_2的输出级可以共同耦接到一节点。更具体地,第一驱动电路221_1中包括的第四反相电路INV4的输出级和第二驱动电路221_2中包括的第六反相电路INV6的输出级可以耦接到公共节点。此外,可以通过公共节点输出校正信号SIG_C。
以下,在描述组合电路222之前,描述平均电路221的电路操作。为了便于描述,以输入信号SIG_IN的电平为逻辑“高”电平的情况为例来进行说明。
如上所述,输入电路210可以通过接收第一供电电源VDD1和第一接地电源VSS1来执行操作。换句话说,第一反相电路至第三反相电路INV1、INV2和INV3可以在第一功率域中操作。因此,可以在第一功率域中驱动和传输第一中间处理信号SIG_M1和第二中间处理信号SIG_M2,即第二反相电路INV2的输出信号和第三反相电路INV3的输出信号。也就是说,输入电路210可以通过在第一功率域中传输输入信号SIG_IN来产生第一中间处理信号SIG_M1和第二中间处理信号SIG_M2。此时,第一中间处理信号SIG_M1的电平可以是逻辑“高”电平,而第二中间处理信号SIG_M2的电平可以是逻辑“低”电平。
接下来,输出电路220可以通过接收第二供电电源VDD2和第二接地电源VSS2来执行操作。换句话说,第四反相电路至第六反相电路INV4、INV5和INV6可以在第二功率域中操作。因此,可以在第二功率域中驱动和输出第四反相电路至第六反相电路INV4、INV5和INV6的输出信号中的每一个。在这种情况下,可以通过第四反相电路INV4来改变第一中间处理信号SIG_M1的功率域,并且可以通过第五反相电路INV5来改变第二中间处理信号SIG_M2的功率域。也就是说,输出电路220可以将具有第一功率域的第一中间处理信号SIG_M1和第二中间处理信号SIG_M2改变为具有第二功率域的信号,并且可以在第二功率域中传输第一中间处理信号SIG_M1和第二中间处理信号SIG_M2。
换句话说,在第一中间处理信号SIG_M1通过第四反相电路INV4的情况下,从逻辑“高”电平到逻辑“低”电平的转变抖动分量可以被并入到第一中间处理信号SIG_M1中。此外,在第二中间处理信号SIG_M2通过第五反相电路INV5的情况下,从逻辑“低”电平到逻辑“高”电平的转变抖动分量可以被并入到第二中间处理信号SIG_M2中。可以通过第六反相电路INV6来输出第五反相电路INV5的并入了转变抖动分量的输出信号。接下来,第四反相电路INV4的输出信号和第六反相电路INV6的输出信号可以通过公共节点被输出作为校正信号SIG_C。因此,校正信号SIG_C可以是通过对并入到第一中间处理信号SIG_M1中的从逻辑“高”电平到逻辑“低”电平的转变抖动分量和并入到第二中间处理信号SIG_M2中的从逻辑“低”电平到逻辑“高”的转变抖动分量进行平均而获得的信号。
输出电路220的组合电路222可以是用于通过组合第二中间处理信号SIG_M2和校正信号SIG_C来产生最终输出信号SIG_OUT的元件。组合电路222可以包括第三驱动电路222_1和第四驱动电路222_2。
第三驱动电路222_1可以是用于接收第二中间处理信号SIG_M2并输出所接收的信号作为最终输出信号SIG_OUT的元件。第三驱动电路222_1可以包括第七反相电路INV7。第七反相电路INV7可以接收第二中间处理信号SIG_M2并对第二中间处理信号SIG_M2进行反相,并且可以输出反相信号作为最终输出信号SIG_OUT。
第四驱动电路222_2可以是用于接收校正信号SIG_C并且输出所接收的信号作为最终输出信号SIG_OUT的元件。第四驱动电路222_2可以包括第八反相电路INV8。第八反相电路INV8可以接收校正信号SIG_C并对校正信号SIG_C进行反相,并且输出反相信号作为最终输出信号SIG_OUT。
接下来,第三驱动电路222_1的输出级和第四驱动电路222_2的输出级可以共同耦接到一节点。即,第三驱动电路222_1中包括的第七反相电路INV7的输出级和第四驱动电路222_2中包括的第八反相电路INV8的输出级可以耦接到公共节点。此外,可以通过公共节点输出最终输出信号SIG_OUT。因此,最终输出信号SIG_OUT可以是通过组合第七反相电路INV7的输出信号和第八反相电路INV8的输出信号而获得的信号。
根据本公开的实施例的功率域改变电路200可以通过对在包括功率域的改变的信号传输过程中发生的转变抖动进行平均以及进行组合来产生该转变抖动已从中被减轻或消除了的最终输出信号SIG_OUT。
图3是示出根据本公开的实施例的功率域改变电路300的配置的框图。
参考图3,功率域改变电路300可以包括输入电路310和输出电路320。
首先,输入电路310可以在第一功率域中操作,并且可以是用于通过传输输入信号SIG_IN来产生第一中间处理信号SIG_M1和第二中间处理信号SIG_M2的元件。输入电路310可以包括传输电路311和反转电路312。传输电路311可以包括第一反相电路INV1和第二反相电路INV2。反转电路312可以包括第三反相电路至第五反相电路INV3、INV4和INV5。输入电路310的元件可以分别对应于图2的输入电路210的元件。因此,输入电路310可以接收输入信号SIG_IN,并且可以产生与输入信号SIG_IN相对应的第一中间处理信号SIG_M1和与输入信号SIG_IN具有反相关系的第二中间处理信号SIG_M2。
接下来,输出电路320可以在第二功率域中操作,并且可以是用于通过对在传输第一中间处理信号SIG_M1和第二中间处理信号SIG_M2的过程中发生的转变抖动分量进行平均以及进行组合来产生最终输出信号SIG_OUT的元件。输出电路320可以包括平均电路321和组合电路322。
首先,平均电路321可以包括第一驱动电路321_1和第二驱动电路321_2。在这种情况下,第一驱动电路321_1可以包括第六反相电路INV6和第七反相电路INV7。第二驱动电路321_2可以包括第八反相电路至第十反相电路INV8、INV9和INV10。平均电路321可以对应于图2的平均电路221。因此,平均电路321可以在第二功率域中驱动第一中间处理信号SIG_M1和第二中间处理信号SIG_M2,并且可以通过对第一中间处理信号SIG_M1和第二中间处理信号SIG_M2的转变抖动分量进行平均来产生校正信号SIG_C。
接下来,组合电路322可以包括第三驱动电路322_1和第四驱动电路322_2。在这种情况下,第三驱动电路322_1可以包括第十一反相电路INV11。第四驱动电路322_2可以包括第十二反相电路INV12。组合电路322可以对应于图2的组合电路222。因此,组合电路322可以通过组合校正信号SIG_C和与第二中间处理信号SIG_M2相对应的第八反相电路INV8的输出信号来产生最终输出信号SIG_OUT。
根据本公开的实施例的功率域改变电路300可以通过对在包括功率域的改变的信号传输过程中发生的转变抖动进行平均以及进行组合来产生该转变抖动已从中被减轻或消除了的最终输出信号SIG_OUT。
图4是示出根据本公开的实施例的功率域改变电路400的配置的框图。
参考图4,功率域改变电路400可以包括输入电路410和输出电路420。
首先,输入电路410可以在第一功率域中操作,并且可以是用于通过传输输入信号SIG_IN来产生第一中间处理信号SIG_M1和第二中间处理信号SIG_M2的元件。输入电路410可以包括传输电路411和反转电路412。传输电路411可以包括第一反相电路INV1和第二反相电路INV2。反转电路412可以包括第三反相电路INV3。输入电路410的元件可以分别对应于图2的输入电路210的元件。因此,输入电路410可以接收输入信号SIG_IN,并且可以产生与输入信号SIG_IN相对应的第一中间处理信号SIG_M1以及与输入信号SIG_IN具有反相关系的第二中间处理信号SIG_M2。
接下来,输出电路420可以在第二功率域中操作,并且可以是用于通过对在传输第一中间处理信号SIG_M1和第二中间处理信号SIG_M2的过程中发生的转变抖动分量进行平均以及进行组合来产生最终输出信号SIG_OUT的元件。输出电路420可以包括第一平均电路421、第二平均电路422和组合电路423。在这种情况下,第一平均电路421可以对应于图2的平均电路221,并且组合电路423可以对应于图2的组合电路222。此外,与图2的配置相比,输出电路420还可以包括稍后将描述的第二平均电路422。
首先,第一平均电路421可以是用于在第二功率域中驱动第一中间处理信号SIG_M1和第二中间处理信号SIG_M2并且通过对相应第一中间信号处理信号SIG_M1和第二中间信号处理信号SIG_M2的转变抖动分量进行平均来产生第一校正信号SIG_C1的元件。
第一平均电路421可以包括第一驱动电路421_1和第二驱动电路421_2。在这种情况下,第一驱动电路421_1可以包括第四反相电路INV4。第二驱动电路421_2可以包括第五反相电路INV5和第六反相电路INV6。第一平均电路421可以对应于图2的平均电路221。因此,第一平均电路421可以在第二功率域中驱动第一中间处理信号SIG_M1和第二中间处理信号SIG_M2,并且可以通过对相应第一中间处理信号SIG_M1和第二中间处理信号SIG_M2的转变抖动分量进行平均来产生第一校正信号SIG_C1。
接下来,第二平均电路422可以是用于通过对第二中间处理信号SIG_M2和第一校正信号SIG_C1进行反相以及进行平均来产生第二校正信号SIG_C2的元件。第二平均电路422可以包括第三驱动电路422_1和第四驱动电路422_2。
第三驱动电路422_1可以是用于接收第二中间处理信号SIG_M2并执行第一转变操作的元件。第三驱动电路422_1可以包括第七反相电路至第九反相电路INV7、INV8和INV9。第七反相电路INV7可以接收第二中间处理信号SIG_M2并对第二中间处理信号SIG_M2进行反相,并且输出反相信号。第八反相电路INV8可以接收第七反相电路INV7的输出信号并对第七反相电路INV7的输出信号进行反相,并且输出反相信号。第九反相电路INV9可以接收第八反相电路INV8的输出信号并对第八反相电路INV8的输出信号进行反相,并且输出反相信号。
第四驱动电路422_2可以是用于接收第一校正信号SIG_C1并执行第二转变操作的元件。第四驱动电路422_2可以包括第十反相电路INV10。第十反相电路INV10可以接收第一校正信号SIG_C1并对第一校正信号SIG_C1进行反相,并且输出反相信号。
接下来,第三驱动电路422_1的输出级和第四驱动电路422_2的输出级可以共同耦接到一节点。即,第三驱动电路422_1中包括的第九反相电路INV9的输出级和第四驱动电路422_2中包括的第十反相电路INV10的输出级可以耦接到公共节点。此外,第二校正信号SIG_C2可以通过公共节点输出。
接下来,组合电路423可以是用于通过组合第二校正信号SIG_C2和从第二中间处理信号SIG_M2反相而来的第三中间处理信号SIG_M3来产生最终输出信号SIG_OUT的元件。
组合电路423可以包括第五驱动电路423_1和第六驱动电路423_2。在这种情况下,第五驱动电路423_1可以包括第十一反相电路INV11,并且第六驱动电路423_2可以包括第十二反相电路INV12。组合电路423可以对应于图2的组合电路222。因此,组合电路423可以通过组合第三中间处理信号SIG_M3和第二校正信号SIG_C2来产生最终输出信号SIG_OUT。组合电路423可以对应于图2的组合电路222。因此,组合电路423可以通过组合第三中间处理信号SIG_M3和第二校正信号SIG_C2来产生最终输出信号SIG_OUT。
图5是分别示出图2、图3和图4的功率域改变电路200、300和400的驱动方法的流程图。在下文中,为了便于描述,基本地描述图4的功率域改变电路400的驱动方法。
参考图5,功率域改变电路400的驱动方法可以包括信号产生步骤510、域改变步骤520、平均步骤530和输出步骤540。
首先,信号产生步骤510可以是用于通过在第一功率域中传输输入信号SIG_IN来产生第一中间处理信号SIG_M1和第二中间处理信号SIG_M2的步骤。信号产生步骤510可以对应于图4的输入电路410的电路操作。在下文中,为了便于描述,以输入信号SIG_IN的电平为逻辑“高”电平的情况为例进行描述。
输入电路410可以通过接收第一供电电源VDD1和第一接地电源VSS1来执行操作。即,输入电路410可以通过在第一功率域中传输输入信号SIG_IN来产生第一中间处理信号SIG_M1和第二中间处理信号SIG_M2。在这种情况下,第一中间处理信号SIG_M1的电平可以变为逻辑“高”电平,并且第二中间处理信号SIG_M2的电平可以变为逻辑“低”电平。
接下来,域改变步骤520可以是用于将第一中间处理信号SIG_M1和第二中间处理信号SIG_M2的功率域变为第二功率域并且在第二功率域中传输第一中间处理信号SIG_M1和第二中间处理信号SIG_M2的步骤。域改变步骤520可以对应于图4的第一平均电路421的电路操作。
第一平均电路421可以通过接收第二供电电源VDD2和第二接地电源VSS2来执行操作。即,第一平均电路421的第四反相电路INV4可以将具有第一功率域的第一中间处理信号SIG_M1变为具有第二功率域的信号。此外,第一平均电路421的第五反相电路INV5可以将具有第一功率域的第二中间处理信号SIG_M2变为具有第二功率域的信号。此时,第四反相电路INV4可以执行用于将输入到第一平均电路421的第一中间处理信号SIG_M1的电平从逻辑“高”电平变为逻辑“低”电平的转变操作。此外,第五反相电路INV5可以执行用于将第二中间处理信号SIG_M2的电平从逻辑“低”电平变为逻辑“高”电平的转变操作。
接下来,平均步骤530可以是用于对在域改变步骤520中发生的转变抖动分量进行平均的步骤。平均步骤530可以对应于图4的第一平均电路421和第二平均电路422的电路操作。
首先,在输入到第一平均电路421的第一中间处理信号SIG_M1通过第四反相电路INV4的情况下,从逻辑“高”电平到逻辑“低”电平的转变抖动分量可以被并入到第一中间处理信号SIG_M1中。此外,在第二中间处理信号SIG_M2通过第五反相电路INV5的情况下,从逻辑“低”电平到逻辑“高”电平的转变抖动分量可以被并入到第二中间处理信号SIG_M2中。可以通过第六反相电路INV6来输出第五反相电路INV5的已并入了转变抖动分量的输出信号。接下来,第四反相电路INV4的输出信号和第六反相电路INV6的输出信号可以通过公共节点被输出作为第一校正信号SIG_C1。因此,校正信号SIG_C1可以是通过对并入到第一中间处理信号SIG_M1中的从逻辑“高”电平到逻辑“低”电平的转变抖动分量和并入到第二中间处理信号SIG_M2中的从逻辑“低”电平到逻辑“高”电平的转变抖动分量进行平均而获得的信号。第一平均电路421的平均操作被定义为“第一平均操作”。
作为参考,第一平均操作可以对应于图2的平均电路221的电路操作。在图2的情况下,在第一平均操作之后,可以执行输出步骤540。
接下来,可以通过第七反相电路INV7来对输入到第二平均电路422的第二中间处理信号SIG_M2进行反相,并且可以将反相信号输出作为第三中间处理信号SIG_M3。第三中间处理信号SIG_M3可以通过第八反相电路INV8和第九反相电路INV9输出。此外,可以通过第十反相电路INV10来对第一校正信号SIG_C1进行反相。第九反相电路INV9的输出信号和第十反相电路IN的输出信号可以通过公共节点而输出作为第二校正信号SIG_C。因此,第二校正信号SIG_C2可以是通过对第二中间处理信号SIG_M2和第一校正信号SIG_C1的反相信号进行平均而获得的信号。第二平均电路422的平均操作被定义为“第二平均操作”。
接下来,输出步骤540可以是用于通过对平均步骤530的输出信号进行组合来产生最终输出信号SIG_OUT的步骤。输出步骤540可以对应于图4的组合电路423的电路操作。
组合电路423可以通过对第三中间处理信号SIG_M3和第二校正信号SIG_C2进行组合来产生最终输出信号SIG_OUT,即平均步骤530的输出信号。
根据本公开的实施例的功率域改变电路400可以对在包括功率域的改变的信号传输过程中发生的转变抖动执行第一平均操作。此外,功率域改变电路400可以在第一平均操作之后通过第二平均操作来从反相信号减轻或消除转变抖动。此外,功率域改变电路400可以通过对第一平均操作和第二平均操作之后的信号进行组合来产生转变抖动已从中被减轻或消除的最终输出信号SIG_OUT。
本公开的实施例具有以下效果:它可以通过稳定地改变被传输的信号的功率域来减轻或完全消除在输出信号中发生的抖动。
尽管已经出于说明性目的描述了各种实施例,但是对于本领域技术人员将显而易见的是,在不脱离如所附权利要求所限定的本公开的实质和范围的情况下,可以进行各种改变和修改。
Claims (17)
1.一种功率域改变电路,包括:
输入电路,其适用于:在第一功率域中操作,以及通过传输输入信号来产生第一中间处理信号和第二中间处理信号;以及
输出电路,其适用于:在第二功率域中操作,以及通过对在传输所述第一中间处理信号和所述第二中间处理信号的过程中出现的转变抖动分量进行平均以及进行组合来产生最终输出信号。
2.根据权利要求1所述的功率域改变电路,其中,所述第一中间处理信号和所述第二中间处理信号相互具有反相关系。
3.根据权利要求1所述的功率域改变电路,其中,所述输入电路包括:
传输电路,其适用于:接收所述输入信号,以及输出所接收的输入信号作为所述第一中间处理信号;以及
反转电路,其适用于:接收所述第一中间处理信号并对所述第一中间处理信号进行反相,以及输出所接收的并经过反相的第一中间处理信号作为所述第二中间处理信号。
4.根据权利要求1所述的功率域改变电路,其中:
所述第一功率域包括第一供电电源和第一接地电源;
所述第二功率域包括第二供电电源和第二接地电源;以及
所述第一功率域和所述第二功率域包括不同的供电电源和不同的接地电源中的至少一种。
5.根据权利要求4所述的功率域改变电路,其中:
所述第一供电电源的电压电平低于所述第二供电电源的电压电平,以及
所述第一接地电源的电压电平低于所述第二接地电源的电压电平。
6.根据权利要求1所述的功率域改变电路,其中,所述输出电路包括:
平均电路,其适用于:在所述第二功率域中驱动所述第一中间处理信号和所述第二中间处理信号,以及通过对所述第一中间处理信号和所述第二中间处理信号的转变抖动分量进行平均来产生校正信号;以及
组合电路,其适用于通过组合所述第二中间处理信号和所述校正信号来产生所述最终输出信号。
7.根据权利要求6所述的功率域改变电路,其中,所述平均电路包括:
第一驱动电路,其适用于:接收所述第一中间处理信号,以及对应于所述第二功率域执行第一转变操作;以及
第二驱动电路,其适用于:接收所述第二中间处理信号,以及执行与所述第一转变操作相反的第二转变操作,
其中,所述第一驱动电路的输出级和所述第二驱动电路的输出级共同耦接到输出所述校正信号的节点。
8.根据权利要求6所述的功率域改变电路,其中,所述组合电路包括:
第三驱动电路,其适用于:接收所述第二中间处理信号,以及输出所接收的第二中间处理信号作为所述最终输出信号;以及
第四驱动电路,其适用于:接收所述校正信号,以及输出所接收的校正信号作为所述最终输出信号。
9.根据权利要求1所述的功率域改变电路,其中,所述输出电路包括:
第一平均电路,其适用于:在所述第二功率域中驱动所述第一中间处理信号和所述第二中间处理信号,以及通过对所述第一中间处理信号的转变抖动分量和所述第二中间处理信号的转变抖动分量进行平均来产生第一校正信号;
第二平均电路,其适用于:通过对所述第二中间处理信号和所述第一校正信号进行反相以及进行平均来产生第二校正信号;以及
组合电路,其适用于:通过组合所述第二校正信号和从所述第二中间处理信号反相而来的第三中间处理信号来产生所述最终输出信号。
10.根据权利要求9所述的功率域改变电路,其中,所述第一平均电路包括:
第一驱动电路,其适用于:接收所述第一中间处理信号,以及对应于所述第二功率域执行第一转变操作;以及
第二驱动电路,其适用于:接收所述第二中间处理信号,以及执行与所述第一转变操作相反的第二转变操作,
其中,所述第一驱动电路的输出级和所述第二驱动电路的输出级共同耦接到输出所述第一校正信号的节点。
11.根据权利要求10所述的功率域改变电路,其中,所述第二平均电路包括:
第三驱动电路,其适用于:接收所述第二中间处理信号,以及执行所述第一转变操作;以及
第四驱动电路,其适用于:接收所述第一校正信号,以及执行所述第二转变操作,
其中,所述第三驱动电路的输出级和所述第四驱动电路的输出级共同耦接到输出所述第二校正信号的节点。
12.根据权利要求9所述的功率域改变电路,其中,所述组合电路包括:
第五驱动电路,其适用于:接收所述第三中间处理信号,以及输出所接收的第三中间处理信号作为所述最终输出信号;以及
第六驱动电路,其适用于:接收所述第二校正信号,以及输出所接收的第二校正信号作为所述最终输出信号。
13.一种功率域改变电路的驱动方法,包括:
信号产生步骤:其通过在第一功率域中传输输入信号来产生第一中间处理信号和第二中间处理信号;
域改变步骤:其将所述第一中间处理信号和所述第二中间处理信号的功率域从所述第一功率域改变为第二功率域,以及传输所述第一中间处理信号和所述第二中间处理信号;
平均步骤:其对在所述域改变步骤中发生的转变抖动分量进行平均;以及
输出步骤,其通过组合所述平均步骤的输出信号来产生最终输出信号。
14.根据权利要求13所述的驱动方法,其中,所述第一中间处理信号和所述第二中间处理信号相互具有反相关系。
15.根据权利要求13所述的驱动方法,其中,所述域改变步骤包括以下步骤:
接收所述第一中间处理信号并对应于所述第二功率域执行第一转变操作;以及
接收所述第二中间处理信号并对应于所述第二功率域执行第二转变操作。
16.根据权利要求15所述的驱动方法,其中,所述平均步骤包括对在执行所述第一转变操作的步骤和所述第二转变操作的步骤中并入的转变抖动分量进行平均的步骤。
17.根据权利要求15所述的驱动方法,其中,所述平均步骤包括以下步骤:
对在执行所述第一转变操作的步骤和所述第二转变操作的步骤中并入的转变抖动分量执行第一平均操作;以及
对从第一平均步骤的输出信号反相而来的信号执行第二平均操作。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2020-0175191 | 2020-12-15 | ||
KR1020200175191A KR20220085266A (ko) | 2020-12-15 | 2020-12-15 | 전원 도메인 변경 회로와 그의 동작 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114640337A true CN114640337A (zh) | 2022-06-17 |
Family
ID=81941948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110725625.4A Withdrawn CN114640337A (zh) | 2020-12-15 | 2021-06-29 | 功率域改变电路以及其操作方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US11588485B2 (zh) |
KR (1) | KR20220085266A (zh) |
CN (1) | CN114640337A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230261656A1 (en) * | 2022-02-16 | 2023-08-17 | Sandeep Kumar Gupta | Mixed Signal Device with a Plurality of Digital Cells |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7915937B2 (en) * | 2008-09-11 | 2011-03-29 | Micron Technology, Inc. | Circuitry and methods for improving differential signals that cross power domains |
KR20120051562A (ko) | 2010-11-12 | 2012-05-22 | 삼성전자주식회사 | 레벨 변환기, 그것을 포함하는 시스템-온-칩, 그리고 그것을 포함하는 멀티미디어 장치 |
US8542039B2 (en) * | 2011-11-11 | 2013-09-24 | Qualcomm Incorporated | High-speed pre-driver and voltage level converter with built-in de-emphasis for HDMI transmit applications |
-
2020
- 2020-12-15 KR KR1020200175191A patent/KR20220085266A/ko unknown
-
2021
- 2021-05-17 US US17/322,533 patent/US11588485B2/en active Active
- 2021-06-29 CN CN202110725625.4A patent/CN114640337A/zh not_active Withdrawn
-
2023
- 2023-01-13 US US18/096,866 patent/US11855628B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20220190829A1 (en) | 2022-06-16 |
US20230170905A1 (en) | 2023-06-01 |
US11855628B2 (en) | 2023-12-26 |
KR20220085266A (ko) | 2022-06-22 |
US11588485B2 (en) | 2023-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8077529B2 (en) | Circuit and method for outputting data in semiconductor memory apparatus | |
CN110932715B (zh) | 位准移位电路及操作位准移位器的方法 | |
US20090066386A1 (en) | Mtcmos flip-flop with retention function | |
JP2006287797A (ja) | レベル変換回路 | |
US9843325B2 (en) | Level shifter and parallel-to-serial converter including the same | |
JP2006101146A (ja) | レベルシフト回路 | |
TW200913473A (en) | Single signal-to-differential signal converter and converting method | |
US7427875B2 (en) | Flip-flop circuit | |
CN114640337A (zh) | 功率域改变电路以及其操作方法 | |
US7675322B2 (en) | Level shifting circuits for generating output signals having similar duty cycle ratios | |
US8754688B2 (en) | Signal output circuit and semiconductor device including the same | |
CN110971228B (zh) | 一种高速时钟驱动电路 | |
US20070052466A1 (en) | Flip-flop with improved operating speed | |
JP2010124059A (ja) | クロックイネーブラ回路およびフリップフロップ回路 | |
US8151152B2 (en) | Latch circuit including data input terminal and scan data input terminal, and semiconductor device and control method | |
KR20090006577A (ko) | 반도체메모리소자의 입력 버퍼 | |
CN111145800B (zh) | 存储器装置 | |
KR100885487B1 (ko) | 반도체메모리소자의 입력장치 | |
CN116054809A (zh) | 一种占空比恒定的高速多电压域电平转换电路 | |
US7764100B2 (en) | DFLOP circuit for an externally asynchronous-internally clocked system | |
JP2024046090A (ja) | 半導体集積回路、送信装置、及び半導体装置 | |
KR100399953B1 (ko) | 출력 버퍼 | |
CN116778987A (zh) | 数据采样电路以及数据传输器电路 | |
KR20210017209A (ko) | 레벨 쉬프터 | |
KR20010028858A (ko) | 데이터 트랜스퍼 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20220617 |
|
WW01 | Invention patent application withdrawn after publication |