CN114630059A - 显示驱动集成电路、显示装置及其操作方法 - Google Patents

显示驱动集成电路、显示装置及其操作方法 Download PDF

Info

Publication number
CN114630059A
CN114630059A CN202111502509.2A CN202111502509A CN114630059A CN 114630059 A CN114630059 A CN 114630059A CN 202111502509 A CN202111502509 A CN 202111502509A CN 114630059 A CN114630059 A CN 114630059A
Authority
CN
China
Prior art keywords
data
mode
frame buffer
processed data
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111502509.2A
Other languages
English (en)
Inventor
李钟炫
权暻奂
李钟奥
郑允硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114630059A publication Critical patent/CN114630059A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268—Signal distribution or switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/10—Display system comprising arrangements, such as a coprocessor, specific for motion video images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/121—Frame memory handling using a cache memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/128—Frame memory using a Synchronous Dynamic RAM [SDRAM]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

一种显示驱动集成电路(DDIC)，其驱动显示装置并且包括：主机接口，其被配置为从主机装置接收图像数据；接口监视器，其被配置为通过检测来自主机装置的图像数据是否通过主机接口被传送来生成指示静止图像模式或视频模式的模式信号；处理电路，其被配置为通过处理图像数据来生成经处理的数据；转换电路，其被配置为对经处理的数据执行数据转换以生成驱动显示面板的显示数据；以及路径控制器，其被配置为在静止图像模式中将经处理的数据存储在帧缓冲器中并将存储在帧缓冲器中的经处理的数据传送到转换电路，并且还被配置为在视频模式中将经处理的数据传送到转换电路而不将经处理的数据存储在帧缓冲器中。

Description

显示驱动集成电路、显示装置及其操作方法
相关技术的交叉申请
本申请要求于2020年12月11日在韩国知识产权局提交的韩国专利申请No.10-2020-0173649的优先权，所述申请的主题内容通过引用合并于此。
技术领域
本发明构思一般涉及半导体集成电路，并且更具体地，涉及与显示装置相关联的显示驱动集成电路(DDIC)，以及操作DDIC的方法。
背景技术
现代移动装置可包括需要增加的存储器容量来处理图像数据的显示装置(例如，有机发光二极管(OLED)显示装置)。然而，由于帧率大于或等于120Hz的高速驱动，此类移动装置消耗大量电力。此外，组成的DDIC的大小可由于显示面板的分辨率的增加而增加。
诸如智能电话的移动装置中的DDIC通常包括嵌入式静态随机存取存储器(SRAM)作为存储图像数据的帧缓冲器。补偿存储器也可用于提高显示图像的质量。然而，补偿存储器的大小可增加以解决某些问题，诸如老化、滞后等。因此，鉴于对各种内部存储器组件的扩展的存储器容量的需求，DDIC的大小和成本可能增加。此外，DDIC的功耗可由于对图像数据的分辨率要求的增加以及附加的数据处理要求等而增加。
发明内容
本发明构思的实施例提供了能够有效地显示静止图像和视频两者的显示驱动集成电路(DDIC)、包括DDIC的显示装置以及操作DDIC的方法。
根据本发明构思的实施例的DDIC可使用接口监视器和路径控制器来有效地实施静止图像模式和视频模式。
根据本发明构思的实施例的DDIC和显示装置可通过适当地设置帧缓冲器和补偿存储器来实现DDIC的大小和功耗的减小。
根据本发明构思的实施例的DDIC和显示装置可通过根据操作模式禁用一个或多个DDIC组件来实现DDIC的大小和功耗的减小。
在一些实施例中，显示驱动集成电路(DDIC)包括：主机接口，其被配置为从主机装置接收图像数据；接口监视器，其被配置为通过检测来自主机装置的图像数据是否通过主机接口被传送来生成指示静止图像模式或视频模式的模式信号；处理电路，其被配置为通过处理图像数据来生成经处理的数据；转换电路，其被配置为对经处理的数据执行数据转换以生成驱动显示面板的显示数据；以及路径控制器，其被配置为在静止图像模式中将经处理的数据存储在帧缓冲器中并将存储在帧缓冲器中的经处理的数据传送到转换电路，并且还被配置为在视频模式中将经处理的数据传送到转换电路而不将经处理的数据存储在帧缓冲器中。
在一些实施例中，操作显示驱动集成电路(DDIC)的方法包括：通过检测图像数据是否从主机装置通过主机接口被传送，生成指示静止图像模式或视频模式的模式信号；使用处理电路处理图像数据以生成经处理的数据；在静止图像模式中，将经处理的数据存储在帧缓冲器中，并且响应于存储在帧缓冲器中的经处理的数据来生成显示数据以驱动显示面板；以及在视频模式中，响应于从处理电路提供的经处理的数据来生成显示数据，而不将经处理的数据存储在帧缓冲器中。
在一些实施例中，显示装置包括：显示面板；以及显示驱动集成电路(DDIC)，其被配置为驱动显示面板。这里，DICC可包括：主机接口，其被配置为从主机装置接收图像数据；接口监视器，其被配置为通过检测来自主机装置的图像数据是否通过主机接口被传送，来生成指示静止图像模式或视频模式的模式信号；处理电路，其被配置为通过处理图像数据来生成经处理的数据；转换电路，其被配置为对经处理的数据执行数据转换以生成驱动显示面板的显示数据；以及路径控制器，其被配置为在静止图像模式中将经处理的数据存储在帧缓冲器中并将存储在帧缓冲器中的经处理的数据传送到转换电路，并且还被配置为在视频模式中将经处理的数据传送到转换电路而不将经处理的数据存储在帧缓冲器中。
附图说明
一起结合附图考虑以下详细描述，可更清楚地理解本发明构思的实施例，在附图中：
图1是在一个示例中示出根据本发明构思的实施例的操作显示驱动集成电路(DDIC)的方法的流程图；
图2、图4、图6、图7、图8和图9是示出根据本发明构思的各种实施例的DDIC的相应框图；
图3是进一步示出根据本发明构思的实施例的DDIC的操作的时序图；
图5是概括地示出根据本发明构思的实施例的可被包括在DDIC中的处理电路的框图；
图10和图11是进一步示出图9的DDIC的操作的相应时序图；
图12是示出根据本发明构思的实施例的显示系统的框图；
图13是在一个示例中进一步示出图11的电致发光显示装置30的框图；
图14是示出根据本发明构思的实施例的移动装置的框图；以及
图15是示出可与图14的移动装置相关地使用的(一个或多个)接口的框图。
具体实施方式
在整个书面描述和附图中，相同的附图标记和标号用于表示相同或相似的元件、组件和/或特征。
图1是示出根据本发明构思的实施例的操作显示驱动集成电路(DDIC)的方法的流程图。
参照图1，可生成指示静止图像模式或视频模式的模式信号(S100)。在一些实施例中，可通过检测图像数据是否通过主机接口从主机装置被传送来生成模式信号。将在下文中的参照图3、图10和图11的一些附加细节中描述生成模式信号的示例。
可生成经处理的数据(S200)。在一些实施例中，这可通过使用处理电路处理图像数据来实施。将在下文中的参照图5的一些附加细节中描述能够执行图像处理的示例性处理电路。
在静止图像模式中，可将经处理的数据存储在帧缓冲器中，并且可基于存储在帧缓冲器中的经处理的数据生成显示数据(例如，用于驱动显示面板的显示数据)(S300)。这里，响应于模式信号，处理电路可在静止图像模式中被禁用，从而减少DDIC的功耗。
在视频模式中，可基于由处理电路提供的经处理的数据生成显示数据，而不将经处理的数据存储在帧缓冲器中(S400)。这里，通过使用跳过(例如，不通过)帧缓冲器的数据流生成显示数据，可在视频模式中减少DDIC功耗。
如将在下文中在参照图6、图7和图8的一些附加细节中描述的，帧缓冲器可在DDIC内部或在DDIC外部。此外，用于在图像数据的处理期间存储数据的补偿存储器可在DDIC内部或在DDIC外部。
使用上述方法，根据本发明构思的实施例的DDIC可使用接口监视器和路径控制器有效地在静止图像模式或视频模式中操作。此外，根据本发明构思的实施例的DDIC和显示装置可具有减小的大小，并且通过帧缓冲器和补偿存储器的适当布置以减小的功耗来操作，从而使得能够响应于操作模式选择性地禁用(一个或多个)DDIC组件。
图2是示出根据本发明构思的实施例的DDIC 100的框图。
参照图2，DDIC 100可包括主机接口(HIF)151、控制逻辑152、接口监视器(MON)、行缓冲器(LB)153、处理电路(PRC)154、路径控制器155、帧缓冲器(FB)和转换电路(CON)156。图2中还示出了与DDIC 100相关的数据驱动器(DDRV)130和显示面板200。然而，在一些实施例中，数据驱动器130可在DDIC 100的内部。
如在下文中参照图13描述的，在一些实施例中，DDIC 100还可包括扫描驱动器、电源、伽马电路等。在类似于图2中示出的实施例的一些实施例中，帧缓冲器(FB)可在DDIC100的内部。然而，在其它的实施例中，帧缓冲器(FB)可在DDIC 100的外部。
主机接口151可从主机装置(图2中未示出)接收图像数据IMG。这里，假设主机接口151以与与(例如)移动行业处理器接口(MIPI)、显示端口(DP)和/或嵌入式显示端口(eDP)相关联的公布的技术标准一致的方式操作。
控制逻辑152可控制DDIC 100中包括的主机接口151、接口监视器(MON)、行缓冲器153、处理电路154、路径控制器155、帧缓冲器(FB)和转换电路156的整体操作。
接口监视器(MON)可连接到主机接口151。接口监视器(MON)可生成指示静止图像模式或视频模式的模式信号MD。在一些实施例中，可例如通过检测图像数据IMG是否通过主机接口151从主机装置被传送来进行静止图像模式和视频模式之间的选择。在类似于图2中示出的实施例的一些实施例中，可使用控制逻辑152来实施接口监视器(MON)。可替换地，接口监视器(MON)可单独地实施于控制逻辑152外部的硬件中。
随着与显示场(display field)相关联的数据传送的带宽增加，需要高速数据传送。结果，可与显示场相关地使用低压差分信号(LVDS)方案。因为使用LVDS方案，所以可增加数据带宽，可减少功耗，可降低制造成本，并且还可减少电磁干扰(EMI)。
由显示装置提供的图像显示可包括具有可变和高帧率的视频，或者具有固定和低帧率的静止图像。在静止图像的情况下，可使用面板自刷新(PSR)方案，从而避免重复传送图像数据的需要。然而，如果视频数据和静止图像数据两者都必须使用诸如LVDS(如常规的)的单向通信传送到DDIC，则功耗的降低可能受到限制。
因此，根据本发明构思的实施例的DDIC可通过区分视频模式或静止图像模式中的操作来有效地选择(或不选择)使用诸如LVDS的单向通信。在一些实施例中，可使用接口监视器(MON)来进行该区分确定。也就是说，图2的DDIC 100在视频模式和静止图像模式之间的模式转换期间不需要与主机装置同步。
在一些实施例中，如将在下文中在参照图3的一些附加细节中描述的，接口监视器(MON)可通过在定义的待机时间tSB内监视是否通过主机接口151从主机装置传送图像数据IMG来生成模式信号MD。
在类似于在下文中与图11相关地描述的实施例的一些实施例中，主机装置可向DDIC 100提供指示图像数据中包括的数据帧是否指示静止图像模式的特定模式转换信息，并且作为响应，接口监视器(MON)可基于模式转换信息生成模式信号MD。
行缓冲器153可布置在主机接口151和处理电路154之间。行缓冲器153可缓冲图像数据IMG，并以行为单位输出(或提供)缓冲的图像数据IMG。
处理电路154可通过处理图像数据IMG来生成经处理的数据PDT。将在下文中与图5的框图相关地描述由处理电路154执行的图像处理的一种方法。
路径控制器155可用于响应于模式信号MD来控制数据传送路径。当模式信号MD指示静止图像模式时，路径控制器155可将经处理的数据PDT存储在帧缓冲器(FB)中，并将存储在帧缓冲器(FB)中的经处理的数据PDT传送到转换电路156。可替换地，当模式信号MD指示视频模式时，路径控制器155可将经处理的数据PDT传送到转换电路156，而不将经处理的数据PDT存储在帧缓冲器(FB)中。
在一些实施例中，路径控制器155可包括第一路径选择器(PS1)和第二路径选择器(PS2)。
当模式信号MD指示静止图像模式时，第一路径选择器(PS1)可将经处理的数据PDT输出到连接至帧缓冲器(FB)的第一路径PTH1。可替换地，当模式信号MD指示视频模式时，第一路径选择器(PS1)可将经处理的数据PDT输出至未连接至帧缓冲器(FB)的第二路径PTH2。
当模式信号MD指示静止图像模式时，第二路径选择器(PS2)可将通过连接到帧缓冲器(FB)的第三路径PTH3传送的经处理的数据PDT输出到转换电路156。可替换地，当模式信号MD指示视频模式时，第二路径选择器(PS2)可将通过第二路径PTH2传送的经处理的数据PDT输出至转换电路156。
使用路径控制器155，在静止图像模式中，可将经处理的数据PDT存储在帧缓冲器(FB)中，并且可基于存储在帧缓冲器(FB)中的经处理的数据PDT生成显示数据DDT，而在视频模式中，可基于未通过帧缓冲器(FB)的经处理的数据PDT生成显示数据DDT。
因为可基于存储在帧缓冲器(FB)中的经处理的数据PDT生成显示数据DDT，所以处理电路154可在静止图像模式中被禁用。此外，主机装置不需要在静止图像模式中将图像数据IMG传送到DDIC 100。这样，通过禁用处理电路154并减少从主机装置传送的数据量，可减少DDIC 100和包括DDIC 100的显示装置的功耗。
转换电路156可针对经处理的数据PDT执行数据转换，以生成显示数据DDT来驱动显示面板200。处理电路154可执行数据处理，使得针对相同的输入提供相同的输出。可替换地，转换电路156可执行数据转换，使得通过对输入施加修改来针对相同的输入提供不同的输出。在一些实施例中，转换电路156可针对经处理的数据PDT执行抖动以生成显示数据DDT。
图像处理中的抖动指示当计算机程序不能表示所需颜色时使用不同颜色表示所需颜色的方案。可通过将不同的颜色设置到相邻点(例如，像素)来混合不同的颜色，这与表示当从远处看时所需的颜色的点彩画法(pointillism)相似。转换电路156可采用平均抖动方案、随机抖动方案、图案抖动方案、有序抖动方案等。例如，当较高分辨率的图像被转换为较低分辨率的图像时，两种或更多种不同的颜色可在不同颜色的边界区域中混合。
数据驱动器(DDRV)可用于驱动显示面板200以基于显示数据DDT显示图像。这里，将在下文中在参照图12和图13的一些附加细节中描述包括数据驱动器(DDRV)和显示面板200的显示装置的示例性配置和操作。
利用上述配置，图2的DDIC 100可使用接口监视器(MON)和路径控制器155来有效地实施静止图像模式和视频模式。
图3是在一个示例中进一步示出根据本发明构思的实施例的在DDIC中生成模式信号的方法的时序图。
参照图1、图2和图3，主机装置可将命令CMD和图像数据IMG传送到DDIC。这里，为了便于示出，各个命令CMD被示出为在时间上与图像数据IMG不同。然而，在其它实施例中，可使用定义的分组格式来组合命令和图像数据IMG，可将得到的分组从主机装置传送到DDIC100。此外，作为示例，图3中所示的实施例假设根据MIPI标准的write_memory_start命令2Ch，但是本发明构思的实施例不限于特定标准和特定命令。
因此，在图3所示的示例中，假设主机装置将数据帧F(i)与垂直同步信号Vsync同步地传送到DDIC 100，其中“i”是指示帧索引的整数。图3示出从主机装置传送到DDIC 100的与激活时间T1至T3和T6至T10同步的数据帧F(N-3)至F(N+4)的示例。
与上述一致，接口监视器(MON)可连接到主机接口151，并且通过检测图像数据IMG是否从主机装置通过主机接口151被传送，来生成指示静止图像模式或视频模式的模式信号MD。
模式信号MD可以是一位信号，并且静止图像模式和视频模式可由模式信号MD的逻辑电平来指示。例如，如图3所示，模式信号MD的逻辑低电平可指示视频模式，而模式信号MD的逻辑高电平可指示静止图像模式，但是示例实施例不限于逻辑电平的特定定义。
在一些实施例中，通过监视在待机时间tSB内图像数据IMG是否从主机装置通过主机接口151被传送，图2的接口监视器(MON)可生成模式信号MD。也就是说，接口监视器(MON)可在时间T5处将模式信号MD从逻辑低电平转变到逻辑高电平，以便在从视频模式的最后数据帧F(N-1)的传送完成时的时间T4起的待机时间tSB内图像数据IMG未从主机装置被传送的情况下，将操作模式从视频模式转换为静止图像模式。
这样，根据本发明构思的实施例的DDIC可通过使用接口监视器(MON)监视图像数据IMG的传送来有效地控制视频模式和静止图像模式之间的模式转换。
图4是示出根据本发明构思的实施例的DDIC 101的框图。
参照图4，除了增加了编码器(ENC)和解码器(DEC)之外，DDIC101可与图2的DDIC100基本相同。
这里，编码器(ENC)可设置在处理电路154和帧缓冲器(FB)之间，并且可用于压缩从处理电路154接收的经处理的数据PDT，并且将压缩后的数据存储在帧缓冲器(FB)中。解码器(DEC)可设置在帧缓冲器(FB)和转换电路156之间，并且可用于解压缩从帧缓冲器(FB)取回的压缩后的数据以将经处理的数据PDT传送到转换电路156。
如参照图2描述的，路径控制器155可包括第一路径选择器(PS1)和第二路径选择器(PS2)，以控制处理电路154、帧缓冲器(FB)和转换电路156之间的数据传送路径。
第一路径选择器(PS1)可基于模式信号MD将经处理的数据PDT输出至第一路径PTH1或第二路径PTH2。第二路径选择器(PS2)可基于模式信号MD将通过第二路径PTH2或第三路径PTH3传送的经处理的数据PDT传送至转换电路156。在这种情况下，编码器(ENC)可设置在第一路径PTH1上，解码器(DEC)可设置在第三路径PTH3上。
利用前述配置，由于包括编码器(ENC)和解码器(DEC)，帧缓冲器(FB)的大小可减小。然而，随着编码器(ENC)的压缩率增加，数据丢失可能增加。如将在下文中在参照图5的一些附加细节中描述的，处理电路154可执行子像素渲染(SPR)，并且可通过SPR减少经处理的数据PDT的量。这样，通过将帧缓冲器(FB)布置在处理电路154后面(或之后)，以与以相同的压缩率压缩图像数据IMG本身相比，压缩由于SPR而导致的减少的量的经处理的数据PDT，可减少数据损失。
图5是在一个示例中示出根据本发明构思的实施例的图2和图4的处理电路154的框图。
参照图5，处理电路154可包括显示流压缩(DSC)解码器(DSCDEC)、第一处理单元(PRCBK1)、子像素渲染单元(SPR)和第二处理单元(PRCBK2)。
与本发明构思的实施例一致的DDIC可支持使用DSC解码器(DSCDEC)的数据传送，使得主机装置可传送压缩后的图像数据IMG。此外，DSC解码器(DSCDEC)可对压缩后的图像数据IMG进行解压缩，以基本上恢复经处理的图像数据IMG。然而，在一些实施例中，可省略DSC解码器(DSCDEC)。
第一处理单元(PRCBK1)、子像素渲染单元(SPR)及第二处理单元(PRCBK2)可形成单个管线电路。例如，第一处理单元(PRCBK1)可执行一个或多个功能，诸如缩放、始终显示(AoD)、移动数字自然图像引擎(mDNIe)、圆滑(rounding)等，并且第二处理单元(PRCBK2)可执行自动电流限制(ACL)、亮度控制(BC)、IR压降补偿(IRC)、像素光学补偿(POC)等功能。
子像素渲染单元(SPR)可转换从第一处理单元(PRCBK1)输出的数据的数据格式。例如，子像素渲染单元(SPR)可将RGB格式的图像数据IMG转换成RG/BG格式的数据，并将RG/BG格式的数据提供给第二处理单元(PRCBK2)。
子像素渲染单元(SPR)可将两个RGB集群中的6个颜色像素转换成单个RG/BG集群中的4个颜色像素。如果每个颜色像素为八位，则子像素渲染单元(SPR)可将8*6＝48位的数据转换成8*4＝32位的数据，以减少数据量。
在这点上，处理电路154可需要补偿存储器来存储在数据处理期间生成的中间数据。然而，补偿存储器的存储容量可能由于由处理电路154执行的图像处理操作的增加的宽度和复杂性而扩大。因此，当补偿存储器被嵌入DDIC 100中时，DDIC的大小增加，并且用于DDIC以及包括DDIC的显示系统的设计裕量可降低。
图6、图7和图8是不同地示出根据本发明构思的实施例的DDIC102、DDIC 103和DDIC 104的相应框图。
除了补偿存储器和帧缓冲器(FB)的提供和布置之外，图6、图7和图8的DDIC 102、DDIC 103和DDIC 104与图4的DDIC 101基本相同。图6、图7和图8的DDIC 102、DDIC 103和DDIC 104中的每一个都可实施为单个半导体芯片(例如，与其它组件不同的单个封装件)。半导体芯片可通过设置在封装件的表面上的各种接触件(诸如焊盘、焊球等)与一个或多个外部装置通信。
参照图6，帧缓冲器(FB)可被包括在提供DDIC 102的单个半导体芯片中。这里，DDIC 102还可包括连接到处理电路154的存储器接口(MIF)，并且经处理的数据PDT可通过存储器接口(MIF)在DDIC 102和提供DDIC 102的单个半导体芯片的外部的外部存储器(EXMEM)之间传送。外部存储器(EXMEM)可用作补偿存储器。
参照图7，补偿存储器(EXMEM)和帧缓冲器(FB)都可在提供DDIC 103的单个半导体芯片的外部。DDIC 103还可包括连接到处理电路154的第一存储器接口(MIF1)和连接到路径控制器155的第二存储器接口(MIF2)。
DDIC 103可通过第一存储器接口(MIF1)将与处理电路154的处理相关联的数据存储在补偿存储器(EXMEM)中。此外，DDIC 103可通过第二存储器接口(MIF2)将经处理的数据PDT存储在帧缓冲器(FB)中。
根据类似于关于图9、图10和图11描述的示例实施例的示例实施例，图7的DDIC103可在视频模式中通过第二存储器接口(MIF2)将图像数据IMG存储在帧缓冲器(FB)中。
参照图8，外部存储器(EXMEM)可用于实施在提供DDIC 104的单个半导体芯片的外部的补偿存储器和帧缓冲器(FB)两者。DDIC104还可包括连接到处理电路154和路径控制器155的存储器接口(MIF)，以与外部存储器(EXMEM)交换经处理的数据PDT以及与处理电路154的处理相关联的数据。
这样，根据示例实施例的DDIC和显示装置可通过适当地设置帧缓冲器和补偿存储器来减小DDIC的大小和功耗。
图9是示出根据本发明构思的实施例的DDIC 105的框图。
参照图9，DDIC 105可再次包括主机接口(HIF)151、控制逻辑152、接口监视器(MON)、行缓冲器(LB)153、处理电路(PRC)154、路径控制器155、帧缓冲器(FB)和转换电路(CON)156。这里再次，在一些实施例中，数据驱动器130可被包括在DDIC 105中。如将在下文中在参照图13的一些附加细节中描述的，DDIC 105还可包括扫描驱动器、电源、伽马电路等。这里，帧缓冲器(FB)可如关于图2所描述的在DDIC 105的内部，或者帧缓冲器(FB)可如关于图7和图8所描述的在DDIC 105的外部。
主机接口151可从主机装置接收图像数据IMG。主机接口151可实施为满足诸如移动行业处理器接口(MIPI)、显示端口(DP)、嵌入式显示端口(eDP)等标准。
控制逻辑152可控制DDIC 105中包括的主机接口151、接口监视器(MON)、行缓冲器153、处理电路154、路径控制器155、帧缓冲器(FB)和转换电路156的整体操作。
接口监视器(MON)可连接到主机接口151。接口监视器(MON)可通过检测图像数据IMG是否从主机装置通过主机接口151被传送，来生成指示静止图像模式或视频模式的模式信号MD。在一些实施例中，接口监视器(MON)可实施在控制逻辑152中。可替换地，接口监视器(MON)可单独实施在与控制逻辑152不同的硬件中。
通过使用接口监视器(MON)将视频模式的使用和静止图像模式的使用区分，DDIC105可有效地应用于诸如LVDS的单向通信。也就是说，DDIC 105不需要与主机装置同步来执行视频模式和静止图像模式之间的模式转换。
在一些实施例中，即，在参照图3描述的实施例中，接口监视器(MON)可通过监视在待机时间tSB内图像数据IMG是否从主机装置通过主机接口151被传送，来生成模式信号MD。此外，如下文将参照图10描述的，接口监视器(MON)还可生成指示视频模式和静止图像模式之间的模式转换的模式转换信号MC。
在一些实施例中，如下文将参照图11描述的，接口监视器(MON)可从主机装置接收指示图像数据中包括的数据帧是视频模式的最后数据帧的模式转换信息，并且接口监视器(MON)可基于模式转换信息生成模式信号MD和模式转换信号MC。
行缓冲器153可被设置在主机接口151和处理电路154之间。行缓冲器153可缓冲图像数据IMG，并以行为单位输出缓冲的图像数据IMG。
处理电路154可通过处理图像数据IMG来生成经处理的数据PDT。由处理电路154执行的图像处理与参照图5描述的相同。
路径控制器155可基于模式信号MD来控制数据传送路径。当模式信号MD指示静止图像模式时，路径控制器155可将经处理的数据PDT存储在帧缓冲器(FB)中，并将存储在帧缓冲器(FB)中的经处理的数据PDT传送到转换电路156。可替换地，当模式信号MD指示视频模式时，路径控制器155可将经处理的数据PDT传送到转换电路156，而不将经处理的数据PDT存储在帧缓冲器(FB)中。
在一些实施例中，路径控制器155可包括第一路径选择器(PS1)和第二路径选择器(PS2)。
当模式信号MD指示静止图像模式时，第一路径选择器(PS 1)可将经处理的数据PDT输出到连接至帧缓冲器(FB)的第一路径PTH1。可替换地，当模式信号MD指示视频模式时，第一路径选择器(PS1)可将经处理的数据PDT输出至未连接至帧缓冲器(FB)的第二路径PTH2。
当模式信号MD指示静止图像模式时，第二路径选择器(PS2)可将通过连接到帧缓冲器(FB)的第三路径PTH3传送的经处理的数据PDT输出到转换电路156。可替换地，当模式信号MD指示视频模式时，第二路径选择器(PS2)可将通过第二路径PTH2传送的经处理的数据PDT输出至转换电路156。
使用路径控制器155，在静止图像模式中，可将经处理的数据PDT存储在帧缓冲器(FB)中，并且可基于存储在帧缓冲器(FB)中的经处理的数据PDT生成显示数据DDT，而在视频模式中，可基于未通过帧缓冲器(FB)的经处理的数据PDT来生成显示数据DDT。
因为可基于存储在帧缓冲器(FB)中的经处理的数据PDT生成显示数据DDT，所以处理电路154可在静止图像模式中被禁用。此外，主机装置不必在静止图像模式中将图像数据IMG传送到DDIC 105。这样，可通过禁用处理电路154并减少从主机装置传送的数据量来减少DDIC 105和包括DDIC 105的显示装置的功耗。
在一些实施例中，接口监视器(MON)还可生成指示从视频模式到静止图像模式的模式转换的模式转换信号MC。
在一些实施例中，如将在下文参照图10描述的，当数据帧在待机时间tSB期间未通过主机接口被传送时，接口监视器(MON)可生成指示从视频模式到静止图像模式的模式转换的模式转换信号MC。
在一些实施例中，如将在下文参照图11描述的，接口监视器(MON)可从主机装置接收指示图像数据IMG中包括的数据帧是视频模式的最后数据帧的模式转换信息，并基于模式转换信息生成指示从视频模式到静止图像模式的模式转换的模式转换信号MC。
第一路径选择器(PS1)可通过第四路径PTH4连接至行缓冲器153，而第二路径选择器(PS2)可通过第五路径PTH5连接至行缓冲器153。
第一路径选择器PS1可基于模式信号MD和模式转换信号MC，在视频模式中通过第四路径PTH4将图像数据IMG中包括的未被处理电路154处理的数据帧存储在帧缓冲器(FB)中。
第二路径选择器(PS2)可基于模式信号MD和模式转换信号MC，在操作模式从视频模式转换为静止图像模式时，通过第五路径PTH5将从帧缓冲器(FB)读取的数据帧提供给处理电路154。
将参照图10和图11进一步描述当操作模式从视频模式转换为静止图像模式时的情况。
转换电路156可针对经处理的数据PDT执行数据转换，以生成显示数据DDT来驱动显示面板200。处理电路154可执行数据处理，使得针对相同的输入提供相同的输出。可替换地，转换电路156可执行数据转换，使得通过对输入施加修改来针对相同的输入提供不同的输出。在一些实施例中，转换电路156可针对经处理的数据PDT执行抖动以生成显示数据DDT。
数据驱动器(DDRV)可驱动显示面板200基于显示数据DDT显示图像。将在下文与图12和图13相关地描述包括数据驱动器(DDRV)和显示面板200的显示装置的示例性配置和操作。
利用上述配置，图9的DDIC 105可使用接口监视器(MON)和路径控制器155来有效地实施静止图像模式和视频模式。
图10和图11是进一步示出图9的DDIC的操作的相应时序图。
参照图9、图10和图11，主机装置可将命令CMD和图像数据IMG传送到DDIC。为了描述清楚，这里进行与关于图3的时序图的描述类似的假设。
主机装置可将数据帧F(i)与垂直同步信号Vsync同步地传送到DDIC，其中，i是指示帧索引的整数。图3示出了从主机装置传送到DDIC的与激活时间T1至T3和T6至T10同步的数据帧F(N-3)至F(N+4)的示例。图10和图11也示出了存储在帧缓冲器(FB)中的数据帧。F(i)指示未经处理电路154处理的原始数据帧，PF(i)指示经处理电路154处理的经处理的数据帧。
接口监视器(MON)可连接到主机接口151，并且通过检测图像数据IMG是否从主机装置通过主机接口151被传送，来生成指示静止图像模式或视频模式的模式信号MD。此外，接口监视器(MON)可生成指示从视频模式到静止图像模式的模式转换的模式转换信号MC。
图10示出主机装置不提供指示图像数据中包括的数据帧是视频模式的最后数据帧的模式转换信息的实施例。
参照图9和图10，可基于在时间T1之前存储在帧缓冲器(FB)中的经处理的数据帧PF(N-1)来执行静止图像模式。
在时间T1至T5，可根据预定的帧率将数据帧F(N)至F(N+4)从主机装置通过主机接口151顺序地传送至DDIC 105。这里，基于指示视频模式的模式信号MD，未经处理电路154处理的数据帧F(N)至F(N+4)可经由第四路径PTH4、第一路径选择器(PS1)和第一路径PTH1顺序地存储在帧缓冲器(FB)中。
结果，在视频模式中，第二路径PTH2可被激活以将经处理的数据帧在不通过帧缓冲器(FB)的情况下传送到转换电路156，同时第四路径PTH4和第一路径PTH1可被激活以将未经处理电路154处理的视频模式的最后数据帧F(N+4)存储在帧缓冲器(FB)中。在视频模式中，第三路径PTH3和第五路径PTH5可被去激活。
接口监视器(MON)可通过监视在待机时间tSB内数据帧是否通过主机接口151从主机装置被传送，来生成模式信号MD和模式转换信号MC。
也就是说，接口监视器(MON)可在时间T7处将模式信号MD从逻辑低电平转变到逻辑高电平，以便在从视频模式的最后数据帧F(N+4)的传送完成时的时间T6起的待机时间tSB内图像数据IMG未从主机装置被传送的情况下，将操作模式从视频模式转换为静止图像模式。此外，接口监视器(MON)可在从时间T6起的待机时间tSB之后的时间T7处将模式转换信号MC从逻辑低电平转变为逻辑高电平。
第二路径选择器(PS2)可响应于模式转换信号MC的激活，在时间T7处通过第五路径PTH5将存储在帧缓冲器(FB)中的最后数据帧F(N+4)传送或反馈到处理电路154。传送的最后数据帧F(N+4)可经处理电路154处理，并且最后经处理的数据帧PF(N+4)可被覆盖写入在帧缓冲器(FB)中。之后，在时间T8至T10，可基于存储在帧缓冲器(FB)中的最后经处理的数据帧PF(N+4)执行静止图像模式。
图11示出主机装置提供指示图像数据中包括的数据帧是视频模式的最后数据帧的模式转换信息的示例实施例。
参照图9和图11，可基于在时间T1之前存储在帧缓冲器(FB)中的经处理的数据帧PF(N-1)来执行静止图像模式。
在时间T1至T4，可根据预定的帧率将数据帧F(N)至F(N+3)从主机装置通过主机接口151顺序地传送至DDIC 105。
结果，在视频模式中，第二路径PTH2可被激活以将经处理的数据帧在不通过帧缓冲器(FB)的情况下传送到转换电路156。在视频模式中，第一路径PTH1、第三路径PTH3、第四路径PTH4和第五路径PTH5可被去激活。
接口监视器(MON)可基于指示视频模式的最后数据帧F(N+4)的模式转换信息在时间T5处将模式信号MD从逻辑低电平转变为逻辑高电平，以将操作模式从视频模式转换为静止图像模式。此外，接口监视器(MON)可基于模式转换信息在时间T5处将模式转换信号MC从逻辑低电平转变为逻辑高电平。
第一路径选择器(PS1)可响应于模式信号MD和模式转换信号MC的激活，在时间T5处将最后经处理的数据帧PF(N+4)存储在帧缓冲器(FB)中。也就是说，最后数据帧F(N+4)可用于静止图像模式。之后，在时间T6至T9，可基于存储在帧缓冲器(FB)中的最后经处理的数据帧PF(N+4)执行静止图像模式。
图12是示出根据本发明构思的实施例的显示系统10的框图。
显示系统10可以是包括与图像显示相关联的功能的多种电子装置中的一种，诸如移动电话、智能电话、平板个人计算机(PC)、个人数字助理(PDA)、可穿戴装置、便携式多媒体播放器(PMP)、手持装置、手持计算机等。
参照图12，显示系统10可包括主机装置20和显示装置30。显示装置30可包括显示驱动集成电路(DDIC)100、显示面板200和DDIC 100外部的外部存储器(EXMEM)。
主机装置20可控制显示系统10的整体操作。这里，主机装置20可以是应用处理器(AP)、基带处理器(BBP)、微处理单元(MPU)等。主机装置20可向显示装置30提供输入图像数据IMG、时钟信号CLK和控制信号CTRL，例如，输入图像数据IMG可包括RGB像素值并具有(w*h)的分辨率，其中，“w”是水平方向上的像素数量，“h”是垂直方向上的像素数量。
控制信号可包括命令信号、水平同步信号、垂直同步信号、数据使能信号等。例如，输入图像数据IMG和控制信号CTRL可以以分组的形式被提供给DDIC 100。命令信号可包括控制信息、图像信息和/或显示设置信息。图像信息可包括例如输入图像数据IMG的分辨率。显示设置信息可包括例如面板信息、亮度设置值等。例如，主机装置20可向DDIC 100提供根据用户输入或根据预定设置值的信息作为显示设置信息。
DDIC 100可基于输入图像数据IMG和控制信号CTRL驱动显示面板200。DDIC 100可将数字输入图像信息IMG转换为模拟信号，并且基于模拟信号驱动显示面板200。
在一些实施例中，DDIC 100可包括接口监视器(MON)和被配置为控制显示装置30的操作模式的路径控制器(PCON)。
如上所述，接口监视器(MON)可连接到主机接口，并且通过检测图像数据IMG是否从主机装置20通过主机接口被传送来生成指示静止图像模式或视频模式的模式信号MD。路径控制器(PCON)可基于模式信号MD控制数据传送路径。在静止图像模式中，路径控制器(PCON)可将经处理的数据存储在帧缓冲器中，并将存储在帧缓冲器中的经处理的数据传送到转换电路。可替换地，在视频模式中，路径控制器(PCON)可将经处理的数据传送到转换电路，而不将经处理的数据存储在帧缓冲器中。帧缓冲器可被包括在DDIC 100中或DDIC 100外部的外部存储器(EXMEM)中。
图13是示出作为图12的显示装置30的示例的电致发光显示装置的框图。
参照图13，显示装置30可包括包括像素行211的显示面板200和驱动显示面板200的DDIC 100。DDIC 100可包括数据驱动器130、扫描驱动器140、时序控制器150、电源单元160和伽马电路170。
显示面板200可通过数据线连接到DDIC 100的数据驱动器130，并且可通过扫描线连接到DDIC 100的扫描驱动器140。显示面板200可包括像素行211。也就是说，显示面板200可包括以行和列的矩阵布置的像素PX。连接到同一扫描线的一行像素PX可被称为一个像素行211。在一些实施例中，显示面板200可以是不使用背光单元而发光的自发光显示面板。例如，显示面板200可以是有机发光二极管(OLED)显示面板。
显示面板200中包括的每个像素PX可根据显示装置30的驱动方式而具有各种构造。例如，电致发光显示装置30可利用模拟或数字驱动方法来驱动。模拟驱动方法使用对应于输入数据的可变电压电平生成灰度，而数字驱动方法使用LED发光的可变持续时间生成灰度。模拟驱动方法难以实施，因为模拟驱动方法使用驱动集成电路(IC)，如果显示器大并且具有高分辨率，则驱动集成电路(IC)制造复杂。另一方面，数字驱动方法可通过更简单的IC结构容易地实现高分辨率。随着显示面板的大小变大和分辨率增加，数字驱动方法可具有比模拟驱动方法更有利的特性。根据示例实施例的补偿亮度的方法可应用于模拟驱动方法和数字驱动方法两者。
数据驱动器130可通过数据线将数据信号施加到显示面板200。扫描驱动器140可通过扫描线将扫描信号施加到显示面板200。
时序控制器150可控制显示装置30的操作。时序控制器150可将控制信号提供至数据驱动器130与扫描驱动器140以控制显示装置30的操作。在一些实施例中，数据驱动器130、扫描驱动器140和时序控制器150可实施为一个集成电路(IC)。在其它示例实施例中，数据驱动器130、扫描驱动器140和时序控制器150可实施为两个或更多个集成电路。至少包括时序控制器150和数据驱动器130的驱动模块可被称为时序控制器嵌入式数据驱动器(TED)。
时序控制器150可从主机装置20接收输入图像数据IMG和输入控制信号。例如，输入图像数据IMG可包括红色(R)图像数据、绿色(G)图像数据和蓝色(B)图像数据。根据示例实施例，输入图像数据IMG可包括白色图像数据、品红色图像数据、黄色图像数据、青色图像数据等。输入控制信号可包括主时钟信号、数据使能信号、水平同步信号、垂直同步信号等。
电源单元160可向显示面板200提供高电源电压ELVDD和低电源电压ELVSS。此外，电源单元160可向伽马电路170提供调节器电压VREG。伽马电路170可基于调节器电压VREG生成伽马参考电压GRV。
在一些实施例中，时序控制器150可包括接口监视器(MON)和路径控制器(PCON)以控制显示装置30的操作模式。
如上所述，接口监视器(MON)可连接到主机接口，并且通过检测图像数据IMG是否从主机装置20通过主机接口被传送来生成指示静止图像模式或视频模式的模式信号MD。路径控制器(PCON)可基于模式信号MD来控制数据传送路径。在静止图像模式中，路径控制器(PCON)可将经处理的数据存储在帧缓冲器中，并将存储在帧缓冲器中的经处理的数据传送到转换电路。可替换地，在视频模式中，路径控制器(PCON)可将经处理的数据传送到转换电路，而不将经处理的数据存储在帧缓冲器中。帧缓冲器可被包括在DDIC 100中或DDIC100外部的外部存储器中。
图14是示出根据本发明构思的实施例的移动装置700的框图。
参照图14，移动装置700可包括片上系统(SoC)710以及功能模块740、750、760和770。移动装置700还可包括存储器装置720、存储装置730和电力管理装置(PMIC)780。
SoC 710控制移动装置700的整体操作。在示例实施例中，SoC710例如控制存储器装置720、存储装置730和多个功能模块740、750、760和770。SoC 710可以是包括在移动装置700中的应用处理器(AP)。
SOC 710可包括CPU 712和电力管理系统(PM系统)714。存储器装置720和存储装置730可存储用于移动装置700的操作的数据。在示例性实施例中，存储器装置720可包括易失性存储器装置，诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、移动DRAM等。在示例性实施例中，存储装置730可包括非易失性存储器装置，诸如可擦除可编程只读存储器(EPROM)、电EPROM(EEPROM)、闪速存储器、相变随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)、纳米浮栅存储器(NFGM)、聚合物随机存取存储器(PoRAM)、磁随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)等。在示例性实施例中，存储装置730还可包括固态驱动器(SSD)、硬盘驱动器(HDD)、CD-ROM等。
功能模块740、750、760和770执行移动装置700的各种功能。在示例性实施例中，例如，移动装置700可包括执行通信功能的通信模块740(例如，码分多址(CDMA)模块、长期演进(LTE)模块、射频(RF)模块、超宽带(UWB)模块、无线局域网(WLAN)模块、微波存取全球互通(WIMAX)模块等)、执行相机功能的相机模块750、执行显示功能的显示模块760、执行触摸感测功能的触摸面板模块770等。在示例性实施例中，移动装置700还可包括例如全球定位系统(GPS)模块、麦克风(MIC)模块、扬声器模块、陀螺仪模块等。然而，移动装置700中的功能模块740、750、760和770不限于此。
电力管理装置780可向SoC 710、存储器装置720、存储装置730和功能模块740、750、760和770提供操作电压。
在一些实施例中，显示模块760可包括DDIC 762，并且DDIC 762可包括接口监视器(MON)和路径控制器(PCON)以控制显示模块760的操作模式。
如上所述，接口监视器(MON)可连接到主机接口，并且通过检测图像数据IMG是否从主机装置通过主机接口被传送，来生成指示静止图像模式或视频模式的模式信号MD。路径控制器(PCON)可基于模式信号MD来控制数据传送路径。在静止图像模式中，路径控制器(PCON)可将经处理的数据存储在帧缓冲器中，并将存储在帧缓冲器中的经处理的数据传送到转换电路。可替换地，在视频模式中，路径控制器(PCON)可将经处理的数据传送到转换电路，而不将经处理的数据存储在帧缓冲器中。
图15是示出可与图14的移动装置相关地使用的各种接口的框图。
参照图15，计算系统1100可采用或支持MIPI接口，并且可包括应用处理器1110、图像传感器1140和显示器1150。应用处理器1110的CSI主机1112可使用相机串行接口(CSI)执行与图像传感器1140的CSI装置1141的串行通信。在一些实施例中，CSI主机1112可包括解串器(DES)，CSI装置1141可包括串行器(SER)。应用处理器1110的DSI主机1111可使用显示串行接口(DSI)执行与显示器1150的DSI装置1151的串行通信。在一些实施例中，DSI主机1111可包括串行器(SER)，DSI装置1151可包括解串器(DES)。
计算系统1100还可包括射频(RF)芯片1160，射频(RF)芯片1160可包括物理层(PHY)1161和DigRF从装置1162。应用处理器1110的物理层(PHY)1113可使用MIPI DigRF执行与RF芯片1160的物理层(PHY)1161的数据传送。应用处理器1110的PHY 1113可与DigRF主装置1114交互(或可替换地，通信)，以控制与RF芯片1160的PHY 1161的数据传送。
计算系统1100还可包括全球定位系统(GPS)1120、储存器1170、麦克风1180、DRAM1185和/或扬声器1190。计算系统1100可使用超宽带(UWB)通信接口1210、无线局域网(WLAN)通信接口1220、微波存取全球互通(WIMAX)通信接口1230等与外部装置通信。然而，本发明构思的实施例不仅限于图15所示的配置或接口。
在一些实施例中，显示器1150可包括接口监视器(MON)和路径控制器(PCON)。如上所述，接口监视器(MON)可连接到主机接口，并且通过检测图像数据IMG是否从主机装置通过主机接口被传送，来生成指示静止图像模式或视频模式的模式信号MD。路径控制器(PCON)可基于模式信号MD控制数据传送路径。在静止图像模式中，路径控制器(PCON)可将经处理的数据存储在帧缓冲器中，并将存储在帧缓冲器中的经处理的数据传送到转换电路。可替换地，在视频模式中，路径控制器(PCON)可将经处理的数据传送到转换电路，而不将经处理的数据存储在帧缓冲器中。
如上所述，根据示例实施例的DDIC可使用接口监视器和路径控制器来有效地实施静止图像模式和视频模式。此外，根据示例实施例的DDIC和显示装置可通过适当地设置帧缓冲器和补偿存储器并且根据操作模式禁用DDIC中包括的一部分组件来减小DDIC的大小和功耗。
本发明构思的各种实施例可应用于任何电子装置和系统。例如，本发明构思可应用于诸如移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、摄像机、个人计算机(PC)、服务器计算机、工作站、膝上型计算机、数字TV、机顶盒、便携式游戏控制台、导航系统、可穿戴装置、物联网(IoT)装置、万物互联(IoE)装置、电子书、虚拟现实(VR)装置、增强现实(AR)装置、车辆导航系统、视频电话、监视系统、自动聚焦系统、跟踪系统、运动检测系统等的系统。
前面的描述在本质上是说明性的，以便教导本发明构思的制造和使用。尽管已经具体示出和描述了一些实施例，但是本领域技术人员将容易理解，在本质上不脱离本发明构思的范围的情况下，许多修改是可能的。

Claims (20)

1.一种显示驱动集成电路，包括：
主机接口，其被配置为从主机装置接收图像数据；
接口监视器，其被配置为通过检测来自所述主机装置的所述图像数据是否通过所述主机接口被传送来生成指示静止图像模式或视频模式的模式信号；
处理电路，其被配置为通过处理所述图像数据来生成经处理的数据；
转换电路，其被配置为对所述经处理的数据执行数据转换以生成驱动显示面板的显示数据；以及
路径控制器，其被配置为在所述静止图像模式中将所述经处理的数据存储在帧缓冲器中并将存储在所述帧缓冲器中的所述经处理的数据传送到所述转换电路，并且还被配置为在所述视频模式中将所述经处理的数据传送到所述转换电路而不将所述经处理的数据存储在所述帧缓冲器中。
2.如权利要求1所述的显示驱动集成电路，还包括：
编码器，其被设置在所述处理电路与所述帧缓冲器之间，并且被配置为压缩所述经处理的数据以生成压缩后的数据，并且将所述压缩后的数据存储在所述帧缓冲器中；以及
解码器，其被设置在所述帧缓冲器与所述转换电路之间，并且被配置为将来自所述帧缓冲器的所述压缩后的数据解压缩以再次生成所述经处理的数据并将所述经处理的数据传送至所述转换电路。
3.如权利要求1所述的显示驱动集成电路，其中，所述路径控制器包括：
第一路径选择器，其被配置为响应于所述模式信号，在所述静止图像模式中将所述经处理的数据提供给连接到所述帧缓冲器的第一路径，并且在所述视频模式中将所述经处理的数据提供给未连接到所述帧缓冲器的第二路径；以及
第二路径选择器，其被配置为响应于所述模式信号，在所述静止图像模式中通过连接到所述帧缓冲器的第三路径将所述经处理的数据提供给所述转换电路，并且在所述视频模式中通过所述第二路径将所述经处理的数据提供给所述转换电路。
4.如权利要求1所述的显示驱动集成电路，其中，所述处理电路响应于所述模式信号在所述静止图像模式中被禁用。
5.如权利要求1所述的显示驱动集成电路，其中，所述路径控制器在所述视频模式中将所述图像数据中包括的数据帧存储在所述帧缓冲器中。
6.如权利要求5所述的显示驱动集成电路，其中，所述接口监视器还被配置为当在待机时间期间所述数据帧未通过所述主机接口被传送时，生成指示从所述视频模式到所述静止图像模式的模式转换的模式转换信号。
7.如权利要求6所述的显示驱动集成电路，其中，所述路径控制器还被配置为将最近存储在所述帧缓冲器中的最后数据帧传送至所述处理电路，并且将通过使用所述处理电路处理所述最后数据帧而生成的最后经处理的数据帧存储在所述帧缓冲器中，使得基于存储在所述帧缓冲器中的所述最后经处理的数据帧来执行所述静止图像模式。
8.如权利要求1所述的显示驱动集成电路，其中，所述接口监视器还被配置为从所述主机装置接收模式转换信息，其中，所述模式转换信息指示所述图像数据中包括的数据帧是所述视频模式的最后数据帧，并且响应于所述模式转换信息生成指示从所述视频模式到所述静止图像模式的模式转换的模式转换信号。
9.如权利要求8所述的显示驱动集成电路，其中，所述路径控制器还被配置为将通过由所述处理电路处理所述最后数据帧而生成的最后经处理的数据帧存储在所述帧缓冲器中，使得响应于存储在所述帧缓冲器中的所述最后经处理的数据帧执行所述静止图像模式。
10.如权利要求1所述的显示驱动集成电路，其中，所述转换电路还被配置为针对所述经处理的数据执行抖动以生成所述显示数据。
11.如权利要求1所述的显示驱动集成电路，还包括：
行缓冲器，其设置在所述主机接口与所述处理电路之间，并且被配置为通过缓冲所述图像数据来生成经缓冲的图像数据，并且以行为单位提供所述经缓冲的图像数据。
12.如权利要求1所述的显示驱动集成电路，其中，所述显示驱动集成电路的所述主机接口、所述接口监视器、所述处理电路、所述转换电路和所述路径控制器共同地实施在单个半导体芯片中。
13.如权利要求12所述的显示驱动集成电路，其中，所述帧缓冲器实施在所述单个半导体芯片中。
14.如权利要求12所述的显示驱动集成电路，还包括：
存储器接口，其实施在所述单个半导体芯片中，其中，所述存储器接口连接到所述路径控制器，使得所述经处理的数据通过所述存储器接口在所述显示驱动集成电路与设置在所述单个半导体芯片外部的所述帧缓冲器之间被传送。
15.如权利要求12所述的显示驱动集成电路，还包括：
存储器接口，其实施在所述单个半导体芯片中，其中，所述存储器接口连接到所述处理电路，使得由所述处理电路生成的中间数据通过所述存储器接口在所述显示驱动集成电路与设置在所述单个半导体芯片外部的外部存储器之间被传送。
16.一种操作显示驱动集成电路的方法，所述方法包括：
通过检测图像数据是否从主机装置通过主机接口被传送，生成指示静止图像模式或视频模式的模式信号；
使用处理电路处理所述图像数据以生成经处理的数据；
在所述静止图像模式中，将所述经处理的数据存储在帧缓冲器中，并且响应于存储在所述帧缓冲器中的所述经处理的数据来生成显示数据以驱动显示面板；以及
在所述视频模式中，响应于从所述处理电路提供的所述经处理的数据来生成所述显示数据，而不将所述经处理的数据存储在所述帧缓冲器中。
17.如权利要求16所述的方法，还包括：
压缩所述经处理的数据以生成压缩后的数据；
将所述压缩后的数据存储在所述帧缓冲器中；
解压缩来自所述帧缓冲器的所述压缩后的数据以再次提供所述经处理的数据；并且然后，
将所述经处理的数据传送到所述转换电路。
18.如权利要求16所述的方法，其中，生成所述模式信号包括：
响应于所述图像数据在待机时间内是否从所述主机装置通过所述主机接口被传送，生成所述模式信号。
19.如权利要求16所述的方法，还包括：
在所述视频模式中，将所述图像数据中包括的数据帧存储在所述帧缓冲器中；
通过处理最近存储在所述帧缓冲器中的最后数据帧来生成最后经处理的数据帧，以将所述最后经处理的数据帧存储在所述帧缓冲器中；以及
响应于存储在所述帧缓冲器中的所述最后经处理的数据帧，执行所述静止图像模式。
20.一种显示装置，包括：
显示面板；以及
显示驱动集成电路，其被配置为驱动所述显示面板，其中，所述显示驱动集成电路包括：
主机接口，其被配置为从主机装置接收图像数据；
接口监视器，其被配置为通过检测来自所述主机装置的所述图像数据是否通过所述主机接口被传送，来生成指示静止图像模式或视频模式的模式信号；
处理电路，其被配置为通过处理所述图像数据来生成经处理的数据；
转换电路，其被配置为对所述经处理的数据执行数据转换以生成驱动所述显示面板的显示数据；以及
路径控制器，其被配置为在所述静止图像模式中将所述经处理的数据存储在所述帧缓冲器中并将存储在所述帧缓冲器中的所述经处理的数据传送到所述转换电路，并且还被配置为在所述视频模式中将所述经处理的数据传送到所述转换电路而不将所述经处理的数据存储在所述帧缓冲器中。
CN202111502509.2A 2020-12-11 2021-12-09 显示驱动集成电路、显示装置及其操作方法 Pending CN114630059A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0173649 2020-12-11
KR1020200173649A KR20220083421A (ko) 2020-12-11 2020-12-11 디스플레이 장치의 디스플레이 구동 집적 회로 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
CN114630059A true CN114630059A (zh) 2022-06-14

Family

ID=81898102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111502509.2A Pending CN114630059A (zh) 2020-12-11 2021-12-09 显示驱动集成电路、显示装置及其操作方法

Country Status (3)

Country Link
US (1) US11721272B2 (zh)
KR (1) KR20220083421A (zh)
CN (1) CN114630059A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116564227A (zh) * 2023-07-10 2023-08-08 禹创半导体(深圳)有限公司 Oled驱动显示芯片及其存储器控制方法、结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115248788A (zh) * 2022-05-30 2022-10-28 北京奕斯伟计算技术股份有限公司 数据传输方法、装置、时序控制器及存储介质

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4916156A (zh) 1972-06-09 1974-02-13
JPH09238944A (ja) * 1996-03-13 1997-09-16 Fujitsu Ltd 超音波診断装置
JP2002287681A (ja) 2001-03-27 2002-10-04 Mitsubishi Electric Corp 部分ホールド型表示制御装置及び部分ホールド型表示制御方法
TWI237142B (en) * 2001-07-27 2005-08-01 Sanyo Electric Co Active matrix type display device
JP2005084459A (ja) * 2003-09-10 2005-03-31 Alpine Electronics Inc オーディオ装置およびオーディオ装置における再生方法
JP2005257725A (ja) * 2004-03-09 2005-09-22 Pioneer Electronic Corp 表示画面の焼付防止方法
KR20070014862A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 영상신호 처리장치, 액정표시장치 및 그 구동방법
US8502878B2 (en) * 2008-12-12 2013-08-06 Olympus Imaging Corp. Imaging apparatus having a changeable operating mode responsive to an inclined orientation
US20120154678A1 (en) * 2010-12-20 2012-06-21 Kuo-Lung Chang Receiving device, screen frame transmission system and method
KR101859219B1 (ko) 2011-07-25 2018-05-18 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP6046413B2 (ja) 2011-08-08 2016-12-14 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置及びその駆動方法
US9286851B2 (en) * 2011-08-16 2016-03-15 Himax Technologies Limited Display panel driving device and driving method for saving electrical energy thereof
KR101958738B1 (ko) 2011-09-26 2019-03-19 삼성디스플레이 주식회사 액정표시장치
KR102108321B1 (ko) * 2013-10-11 2020-05-08 삼성전자주식회사 영상 구동 장치, 영상 구동 장치를 포함하는 전자 장치 및 영상 구동 방법
KR102212208B1 (ko) 2014-09-11 2021-02-05 엘지디스플레이 주식회사 표시장치용 데이터 구동장치와 그를 포함하는 표시장치
WO2016175480A1 (en) * 2015-04-30 2016-11-03 Samsung Electronics Co., Ltd. Electronic device, adapter device, and video data processing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116564227A (zh) * 2023-07-10 2023-08-08 禹创半导体(深圳)有限公司 Oled驱动显示芯片及其存储器控制方法、结构
CN116564227B (zh) * 2023-07-10 2023-09-29 禹创半导体(深圳)有限公司 Oled驱动显示芯片及其存储器控制方法、结构

Also Published As

Publication number Publication date
KR20220083421A (ko) 2022-06-20
US11721272B2 (en) 2023-08-08
US20220189389A1 (en) 2022-06-16

Similar Documents

Publication Publication Date Title
US11176880B2 (en) Apparatus and method for pixel data reordering
US8970605B2 (en) Display driver with improved power consumption and operation method of improving power consumption of image data processing device
US10438526B2 (en) Display driver, and display device and system including the same
CN108877660B (zh) 一种驱动电路、显示装置和显示装置的驱动方法
CN113450717A (zh) 像素电路
CN106104668B (zh) 显示设备、显示设备的驱动器、包括显示设备和驱动器的电子设备以及显示系统
CN114630059A (zh) 显示驱动集成电路、显示装置及其操作方法
US20160335986A1 (en) Electronic device, driver for display device, communication device including the driver, and display system
US11538421B2 (en) Display device performing adaptive refresh
US11521558B2 (en) Display device, and method of operating a display device
US20210049949A1 (en) Display apparatus and a method of driving the same
US11810503B2 (en) Display device for performing a charge sharing operation
US10504417B2 (en) Low latency display system and method
US11948514B2 (en) Display device and a method of operating the display device
WO2020238855A1 (zh) 电平转换器、数据处理方法和显示装置
KR20220154575A (ko) 전하 공유 동작을 수행하는 표시 장치
KR20210151582A (ko) Ddi 칩 및 디스플레이 장치
US11705061B2 (en) Display device for low power driving and method of operating the same
CN220604307U (zh) 像素电路和包括该像素电路的显示装置
US20230237947A1 (en) Display device and method of driving the same
US20240062694A1 (en) Display system and method of driving the same
US20230136120A1 (en) Application processor for variable frame rate and display system including the same
US20230137060A1 (en) Display driver integrated circuit and method of operating the same
US20230410701A1 (en) Display device
US20230206830A1 (en) Stacked display driver integrated circuit and display device including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination