KR20220154575A - 전하 공유 동작을 수행하는 표시 장치 - Google Patents

전하 공유 동작을 수행하는 표시 장치 Download PDF

Info

Publication number
KR20220154575A
KR20220154575A KR1020210083625A KR20210083625A KR20220154575A KR 20220154575 A KR20220154575 A KR 20220154575A KR 1020210083625 A KR1020210083625 A KR 1020210083625A KR 20210083625 A KR20210083625 A KR 20210083625A KR 20220154575 A KR20220154575 A KR 20220154575A
Authority
KR
South Korea
Prior art keywords
data
pixel
charge sharing
pixel data
average
Prior art date
Application number
KR1020210083625A
Other languages
English (en)
Inventor
권택수
김지훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US17/591,001 priority Critical patent/US11810503B2/en
Priority to CN202210442867.7A priority patent/CN115346479A/zh
Publication of KR20220154575A publication Critical patent/KR20220154575A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management

Abstract

표시 장치는 제1 화소 행에서 제1 데이터 라인에 연결된 제1 화소 및 제2 데이터 라인에 연결된 제2 화소, 제1 화소 행에 인접한 제2 화소 행에서 제1 데이터 라인에 연결된 제3 화소 및 제2 데이터 라인에 연결된 제4 화소를 포함하는 표시 패널, 및 제1, 제2, 제3 및 제4 화소들에 제1, 제2, 제3 및 제4 화소 데이터들에 상응하는 제1, 제2, 제3 및 제4 데이터 전압들을 제공하는 디스플레이 드라이버를 포함한다. 디스플레이 드라이버는 제1 화소 데이터와 제2 화소 데이터의 평균 데이터를 계산하고, 제1 화소 데이터, 평균 데이터 및 제3 화소 데이터 사이의 제1 증감 조건, 및 제2 화소 데이터, 평균 데이터 및 제4 화소 데이터 사이의 제2 증감 조건이 만족되는지 여부에 따라 제1 데이터 라인과 제2 데이터 라인 사이의 전하 공유 동작을 선택적으로 수행한다.

Description

전하 공유 동작을 수행하는 표시 장치{DISPLAY DEVICE PERFORMING A CHARGE SHARING OPERATION}
본 발명은 반도체 집적 회로에 관한 것으로서, 더욱 상세하게는 전하 공유 동작을 수행하는 디스플레이 드라이버를 포함하는 표시 장치에 관한 것이다.
전계발광(electroluminescent) 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 발광 다이오드(LED; light emitting diode) 또는 유기 발광 다이오드(OLED; organic light emitting diode)를 이용하여 빠른 응답 속도와 낮은 소비전력으로 구동될 수 있다. 다만, 표시 패널의 해상도가 증가하고, 디스플레이 드라이버의 동작 주파수가 증감함에 따라, 전계발광 표시 장치 및 디스플레이 드라이버의 전력 소모가 증가될 수 있다.
디스플레이 드라이버 및 전계발광 표시 장치의 전력 소모를 감소시키도록, 데이터 라인들에 데이터 전압들을 인가하기 전에 상기 데이터 라인들을 서로 연결하여 상기 데이터 라인들의 전압들을 변경하는 전하 공유 기술이 개발되고 있다.
본 발명의 일 목적은 전력 소모를 감소시키도록 전하 공유 동작을 수행하는 표시 장치를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 표시 장치는 제1 데이터 라인 및 제2 데이터 라인을 포함하고, 제1 화소 행에서 상기 제1 데이터 라인에 연결된 제1 화소 및 상기 제2 데이터 라인에 연결된 제2 화소를 더 포함하고, 상기 제1 화소 행에 인접한 제2 화소 행에서 상기 제1 데이터 라인에 연결된 제3 화소 및 상기 제2 데이터 라인에 연결된 제4 화소를 더 포함하는 표시 패널, 및 상기 제1, 제2, 제3 및 제4 화소들에 대한 제1, 제2, 제3 및 제4 화소 데이터들을 포함하는 영상 데이터를 수신하고, 상기 제1, 제2, 제3 및 제4 화소들에 상기 제1, 제2, 제3 및 제4 화소 데이터들에 상응하는 제1, 제2, 제3 및 제4 데이터 전압들을 제공하는 디스플레이 드라이버를 포함한다. 상기 디스플레이 드라이버는, 상기 제1 화소 데이터와 상기 제2 화소 데이터의 평균 데이터를 계산하고, 상기 제1 화소 데이터, 상기 평균 데이터 및 상기 제3 화소 데이터 사이의 제1 증감 조건, 및 상기 제2 화소 데이터, 상기 평균 데이터 및 상기 제4 화소 데이터 사이의 제2 증감 조건이 만족되는지 여부에 따라 상기 제1 데이터 라인과 상기 제2 데이터 라인 사이의 전하 공유 동작을 선택적으로 수행한다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 표시 장치는 제1 데이터 라인 및 제2 데이터 라인을 포함하고, 제1 화소 행에서 상기 제1 데이터 라인에 연결된 제1 화소 및 상기 제2 데이터 라인에 연결된 제2 화소를 더 포함하고, 상기 제1 화소 행에 인접한 제2 화소 행에서 상기 제1 데이터 라인에 연결된 제3 화소 및 상기 제2 데이터 라인에 연결된 제4 화소를 더 포함하는 표시 패널, 상기 제1, 제2, 제3 및 제4 화소들에 대한 제1, 제2, 제3 및 제4 화소 데이터들을 포함하는 영상 데이터를 수신하고, 상기 제1, 제2, 제3 및 제4 화소 데이터들에 상응하는 제1, 제2, 제3 및 제4 데이터 전압들을 출력하는 출력 버퍼 회로를 포함하는 디스플레이 드라이버, 및 상기 출력 버퍼 회로를 상기 제1 데이터 라인 또는 상기 제2 데이터 라인에 선택적으로 연결하는 멀티플렉서를 포함한다. 상기 디스플레이 드라이버는, 상기 제1 화소 데이터와 상기 제2 화소 데이터의 평균 데이터를 계산하고, 상기 제1 화소 데이터, 상기 평균 데이터 및 상기 제3 화소 데이터 사이의 제1 증감 조건, 및 상기 제2 화소 데이터, 상기 평균 데이터 및 상기 제4 화소 데이터 사이의 제2 증감 조건이 만족되는지 여부에 따라 상기 멀티플렉서를 이용하여 상기 제1 데이터 라인과 상기 제2 데이터 라인 사이의 전하 공유 동작을 선택적으로 수행한다.
상기와 같은 본 발명의 실시예들에 따른 표시 장치는 제1 화소 데이터와 제2 화소 데이터의 평균 데이터를 계산하고, 상기 제1 화소 데이터, 상기 평균 데이터 및 제3 화소 데이터 사이의 제1 증감 조건, 및 상기 제2 화소 데이터, 상기 평균 데이터 및 제4 화소 데이터 사이의 제2 증감 조건이 만족되는지 여부에 따라 전하 공유 동작을 선택적으로 수행할 수 있다. 이에 따라, 본 발명의 실시예들에 따른 표시 장치에서는, 상기 전하 공유 동작에 의해 전력 소모가 감소되는 경우에만 상기 전하 공유 동작이 수행될 수 있고, 상기 전하 공유 동작의 횟수가 증가될 수 있다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 본 발명의 실시예들에 따른 표시 장치에서 수행되는 전하 공유 동작의 일 예를 설명하기 위한 타이밍도이다.
도 3은 출력 인에이블 신호와 전하 공유 제어 신호 사이의 관계의 일 예를 설명하기 위한 타이밍도이다.
도 4는 본 발명의 일 실시예에 따른 RGBG 화소 배치 구조를 가지는 표시 패널을 포함하는 표시 장치를 나타내는 블록도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다.
도 7은 본 발명의 일 실시예에 따른 전하 공유 동작을 수행하는 방법을 나타내는 순서도이다.
도 8은 차이 조건, 제1 증감 조건 및 제2 증감 조건의 일 예를 설명하기 위한 도면이다.
도 9는 전하 공유 동작이 수행되지 않는 화소 데이터들의 일 예를 나타내는 도면이다.
도 10a는 도 9의 일 예에 따른 제1 데이터 라인의 전압의 일 예를 나타내는 도면이고, 도 10b는 도 9의 일 예에 따른 제2 데이터 라인의 전압의 일 예를 나타내는 도면이다.
도 11은 전하 공유 동작이 수행되는 화소 데이터들의 일 예를 나타내는 도면이다.
도 12a는 도 11의 일 예에서의 제1 데이터 라인의 전압의 일 예를 나타내는 도면이고, 도 12b는 도 11의 일 예에서의 제2 데이터 라인의 전압의 일 예를 나타내는 도면이다.
도 13은 본 발명의 다른 실시예에 따른 전하 공유 동작을 수행하는 방법을 나타내는 순서도이다.
도 14는 화이트 패턴 조건의 일 예를 설명하기 위한 도면이다.
도 15는 본 발명의 다른 실시예에 따른 RGBG 화소 배치 구조를 가지는 표시 패널을 포함하는 표시 장치를 나타내는 블록도이다.
도 16은 도 15의 표시 장치에서 판단되는 차이 조건, 제1 증감 조건 및 제2 증감 조건의 일 예를 설명하기 위한 도면이다.
도 17은 본 발명의 또 다른 실시예에 따른 RGB 화소 배치 구조를 가지는 표시 패널을 포함하는 표시 장치를 나타내는 블록도이다.
도 18은 도 17의 표시 장치에서 판단되는 차이 조건, 제1 증감 조건 및 제2 증감 조건의 일 예를 설명하기 위한 도면이다.
도 19는 본 발명의 또 다른 실시예에 따른 RGB 화소 배치 구조를 가지는 표시 패널을 포함하는 표시 장치를 나타내는 블록도이다.
도 20은 도 19의 표시 장치에서 판단되는 차이 조건, 제1 증감 조건 및 제2 증감 조건의 일 예를 설명하기 위한 도면이다.
도 21은 본 발명의 다른 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 22는 본 발명의 또 다른 실시예에 따른 멀티플렉서를 이용하여 전하 공유 동작을 수행하는 표시 장치를 나타내는 블록도이다.
도 23은 본 발명의 또 다른 실시예에 따른 표시 장치에서 수행되는 전하 공유 동작의 일 예를 설명하기 위한 타이밍도이다.
도 24는 본 발명의 또 다른 실시예에 따른 멀티플렉서를 이용하여 전하 공유 동작을 수행하는 표시 장치를 나타내는 블록도이다.
도 25는 본 발명의 실시예들에 따른 표시 장치를 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이고, 도 2는 본 발명의 실시예들에 따른 표시 장치에서 수행되는 전하 공유 동작의 일 예를 설명하기 위한 타이밍도이고, 도 3은 출력 인에이블 신호와 전하 공유 제어 신호 사이의 관계의 일 예를 설명하기 위한 타이밍도이다.
도 1을 참조하면, 표시 장치(100)는 표시 패널(110), 및 표시 패널(110)을 구동하는 디스플레이 드라이버(120)를 포함할 수 있다. 일 실시예에서, 표시 장치(100)는 표시 패널(110) 상에 형성된 스캔 드라이버(160)를 더 포함할 수 있다.
표시 패널(110)은 복수의 데이터 라인들(DL1, DL2), 복수의 스캔 라인들(SL1, SL2), 및 복수의 데이터 라인들(DL1, DL2) 및 복수의 스캔 라인들(SL1, SL2)에 연결된 복수의 화소들(PX1, PX2, PX3, PX4)을 포함할 수 있다. 예를 들어, 표시 패널(110)은 제1 화소 행(PXR1)(예를 들어, 제1 스캔 라인(SL1)에 연결된 화소들(PX1, PX2)의 행)에서 제1 데이터 라인(DL1)에 연결된 제1 화소(PX1) 및 제2 데이터 라인(DL2)에 연결된 제2 화소(PX2)를 포함하고, 제1 화소 행(PXR1)에 인접한 제2 화소 행(PXR2)(예를 들어, 제1 스캔 라인(SL1)에 인접한 제2 스캔 라인(SL2)에 연결된 화소들(PX3, PX4)의 행)에서 제1 데이터 라인(DL1)에 연결된 제3 화소(PX3) 및 제2 데이터 라인(DL2)에 연결된 제4 화소(PX4)를 포함할 수 있다.
디스플레이 드라이버(120)는 외부의 호스트 프로세서(예를 들어, 어플리케이션 프로세서(Application Processor; AP), 그래픽 처리부(Graphic Processing Unit; GPU) 또는 그래픽 카드(Graphic Card))(200)로부터 영상 데이터(IDAT) 및 제어 신호(CTRL)를 제공받을 수 있다. 영상 데이터(IDAT)는 복수의 화소들(PX1, PX2, PX3, PX4)에 대한 복수의 화소 데이터들을 포함할 수 있다. 예를 들어, 영상 데이터(IDAT)는 제1, 제2, 제3 및 제4 화소들(PX1, PX2, PX3, PX4)에 대한 제1, 제2, 제3 및 제4 화소 데이터들을 포함할 수 있다. 일 실시예에서, 제어 신호(CTRL)는 수직 동기 신호, 수평 동기 신호(HSYNC), 입력 데이터 인에이블 신호, 마스터 클록 신호 등을 포함할 수 있으나, 이에 한정되지 않는다.
디스플레이 드라이버(120)는 제어 신호(CTRL)에 기초하여 스캔 드라이버(160)를 제어하기 위한 스캔 제어 신호(SCTRL)를 생성할 수 있다. 일 실시예에서, 스캔 제어 신호(SCTRL)는 스캔 개시 신호, 스캔 클록 신호 등을 포함할 수 있으나, 이에 한정되지 않는다. 스캔 드라이버(160)는 스캔 제어 신호(SCTRL)에 기초하여 복수의 스캔 라인들(SL1, SL2)을 통하여 복수의 화소들(PX1, PX2, PX3, PX4)에 스캔 신호들을 행 단위로 순차적으로 제공할 수 있다. 또한, 디스플레이 드라이버(120)는 영상 데이터(IDAT) 및 제어 신호(CTRL)에 기초하여 복수의 데이터 라인들(DL1, DL2)을 통하여 영상 데이터(IDAT)에 상응하는 데이터 전압들을 복수의 화소들(PX1, PX2, PX3, PX4)에 제공할 수 있다. 예를 들어, 디스플레이 드라이버(120)는 제1 및 제2 데이터 라인들(DL1, DL2)을 통하여 제1, 제2, 제3 및 제4 화소들(PX1, PX2, PX3, PX4)에 상기 제1, 제2, 제3 및 제4 화소 데이터들에 상응하는 제1, 제2, 제3 및 제4 데이터 전압들을 제공할 수 있다.
일 실시예에서, 디스플레이 드라이버(120)는 단일한 집적 회로로 구현될 수 있다. 다른 실시예에서, 디스플레이 드라이버(120)는 타이밍 컨트롤러 및 하나 이상의 데이터 드라이버들을 포함하고, 상기 타이밍 컨트롤러 및 상기 데이터 드라이버들이 각각 별개의 집적 회로들로 구현될 수 있다.
본 발명의 실시예들에 따른 표시 장치(100)에서, 두 개의 데이터 라인들(예를 들어, DL1, DL2) 사이의 전하 공유 수행 여부를 결정하도록, 디스플레이 드라이버(120)는 현재 화소 행(예를 들어, PXR1)의 상기 두 개의 데이터 라인들(예를 들어, DL1, DL2)에 연결된 화소들(예를 들어, PX1, PX2)에 대한 화소 데이터들의 평균 데이터를 계산하고, 현재 화소 행(예를 들어, PXR1)의 화소들(예를 들어, PX1, PX2)에 대한 화소 데이터, 상기 평균 데이터 및 다음 화소 행(예를 들어, PXR2)의 화소들(예를 들어, PX3, PX4)에 대한 화소 데이터들 사이의 증감 조건들을 판단할 수 있다. 예를 들어, 디스플레이 드라이버(120)는 제1 화소(PX1)에 대한 상기 제1 화소 데이터와 제2 화소(PX2)에 대한 상기 제2 화소 데이터의 평균 데이터를 계산하고, 제1 화소(PX1)에 대한 상기 제1 화소 데이터, 상기 평균 데이터 및 제3 화소(PX3)에 대한 상기 제3 화소 데이터 사이의 제1 증감 조건, 및 제2 화소(PX2)에 대한 상기 제2 화소 데이터, 상기 평균 데이터 및 제4 화소(PX4)에 대한 상기 제4 화소 데이터 사이의 제2 증감 조건이 만족되는지 여부에 따라 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2) 사이의 전하 공유 동작을 선택적으로 수행할 수 있다. 디스플레이 드라이버(120)는, 상기 제1 증감 조건 및 상기 제2 증감 조건이 만족되는 경우에만, 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2) 사이의 상기 전하 공유 동작을 수행할 수 있다.
일 실시예에서, 디스플레이 드라이버(120)는, 상기 제1 및 제2 증감 조건들뿐만 아니라, 상기 제1, 제2, 제3 및 제4 화소 데이터들 사이의 차이들이 제1 기준 차이 이상인지 여부에 대한 차이 조건을 더욱 판단할 수 있다. 디스플레이 드라이버(120)는, 상기 차이 조건, 상기 제1 증감 조건 및 상기 제2 증감 조건이 만족된 경우, 상기 전하 공유 동작을 수행할 수 있다.
다른 실시예에서, 디스플레이 드라이버(120)는 상기 제1, 제2, 제3 및 제4 화소 데이터들이 화이트 패턴에 상응하는지 여부에 대한 화이트 패턴 조건을 더욱 판단할 수 있다. 디스플레이 드라이버(120)는, 상기 차이 조건, 상기 제1 증감 조건 및 상기 제2 증감 조건이 만족되거나, 상기 화이트 패턴 조건이 만족된 경우, 상기 전하 공유 동작을 수행할 수 있다.
상술한 조건들(예를 들어, 상기 제1 증감 조건 및 상기 제2 증감 조건)이 만족된 경우, 디스플레이 드라이버(120)는, 제1 및 제2 데이터 라인들(DL1, DL2)에 상기 제1 및 제2 화소 데이터들에 상응하는 상기 제1 및 제2 데이터 전압들을 출력한 후, 및 제1 및 제2 데이터 라인들(DL1, DL2)에 상기 제3 및 제4 데이터 전압들을 출력하기 전에, 제1 및 제2 데이터 라인들(DL1, DL2) 사이의 상기 전하 공유 동작을 수행할 수 있다. 일 실시예에서, 상기 전하 공유 동작을 수행하도록, 디스플레이 드라이버(120)는 상기 제1, 제2, 제3 및 제4 데이터 전압들을 출력하는 출력 버퍼 회로(130), 출력 인에이블 신호(OES)에 응답하여 출력 버퍼 회로(130)를 제1 및 제2 데이터 라인들(DL1, DL2)에 선택적으로 연결하는 출력 스위치 회로(140), 및 전하 공유 제어 신호(CSCS)에 응답하여 제1 및 제2 데이터 라인들(DL1, DL2)을 서로 선택적으로 연결하는 전하 공유 스위치 회로(150)를 포함할 수 있다.
예를 들어, 도 2에 도시된 바와 같이, 수평 동기 신호(HSYNC)에 의해 정의되는 각 수평 시간(HT)은 상기 전하 공유 동작이 수행되는 전하 공유 시간(TCS)을 포함할 수 있다. 상기 제1 증감 조건 및 상기 제2 증감 조건이 만족된 경우, 디스플레이 드라이버(120)는 전하 공유 시간(TCS)에서 로우 레벨의 출력 인에이블 신호(OES) 및 하이 레벨의 전하 공유 제어 신호(CSCS)를 생성하고, 출력 스위치 회로(140)는 상기 로우 레벨의 출력 인에이블 신호(OES)에 응답하여 출력 버퍼 회로(130)와 제1 및 제2 데이터 라인들(DL1, DL2)을 분리하고, 전하 공유 스위치 회로(150)는 상기 하이 레벨의 전하 공유 제어 신호(CSCS)에 응답하여 제1 및 제2 데이터 라인들(DL1, DL2)을 서로 연결할 수 있다. 제1 및 제2 데이터 라인들(DL1, DL2)이 서로 연결되면, 즉, 제1 및 제2 데이터 라인들(DL1, DL2) 사이의 상기 전하 공유 동작이 수행되면, 제1 및 제2 데이터 라인들(DL1, DL2)의 전압들(V_DL1, V_DL2)은 전력 소모 없이(또는 작은 전력 소모로) 현재 데이터 전압들의 중간 전압으로 변경될 수 있다. 따라서, 상기 중간 전압이 상기 현재 데이터 전압들 각각에 비하여 다음 데이터 전압들에 근접한 경우, 상기 다음 데이터 전압들을 출력할 때 디스플레이 드라이버(120)의 동적 전류(Dynamic Current)가 (상기 전하 공유 동작이 수행되지 않는 경우에 비하여) 감소되고, 디스플레이 드라이버(120) 및 표시 장치(100)의 전력 소모가 감소될 수 있다.
일 실시예에서, 전하 공유 제어 신호(CSCS)가 하이 레벨을 가지는 구간과 출력 인에이블 신호(OES)가 하이 레벨을 가지는 구간은 서로 중첩되지 않을 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 전하 공유 제어 신호(CSCS)의 상승 에지(RE2)는 출력 인에이블 신호(OES)의 하강 에지(FE1)보다 제1 시간 간격(TI1)만큼 뒤쳐지고(lag), 전하 공유 제어 신호(CSCS)의 하강 에지(FE2)는 출력 인에이블 신호(OES)의 상승 에지(RE1)보다 제2 시간 간격(TI2)만큼 앞설(lead) 수 있다. 일 실시예에서, 디스플레이 드라이버(120)는 전하 공유 제어 신호(CSCS)의 상승 에지(RE2)와 출력 인에이블 신호(OES)의 하강 에지(FE1) 사이의 제1 시간 간격(TI1)을 저장하는 제1 시간 간격 레지스터(170), 및 전하 공유 제어 신호(CSCS)의 하강 에지(FE2)와 출력 인에이블 신호(OES)의 상승 에지(RE1) 사이의 제2 시간 간격(TI2)을 저장하는 제2 시간 간격 레지스터(180)를 더 포함할 수 있다. 디스플레이 드라이버(120)는 제1 및 제2 시간 간격 레지스터들(170, 180)에 저장된 제1 및 제2 시간 간격(TI1, TI2)을 가지도록 출력 인에이블 신호(OES) 및 전하 공유 제어 신호(CSCS)를 생성할 수 있다.
전하 공유 동작을 수행하는 종래의 표시 장치에서는, 현재 화소 행에 대한 영상 데이터와 다음 화소 행에 대한 영상 데이터 사이에서 최상위 비트들이 변경된 화소 데이터들의 개수에 따라 상기 전하 공유 동작을 수행할지 여부를 결정하였다. 또한, 상기 종래의 표시 장치에서는, 상기 전하 공유 동작이 전체 데이터 라인들에 대하여 동시에 수행되거나, 전체 데이터 라인들에 대하여 동시에 수행되지 않는다. 이러한 종래의 표시 장치에서는, 상기 전하 공유 동작에 의해 전력 소모가 감소되지 않는 데이터 라인들 사이에서도 상기 전하 공유 동작이 수행될 수 있고, 상기 전하 공유 동작에 의해 전력 소모가 감소되는 데이터 라인들 사이에서 상기 전하 공유 동작이 수행되지 않을 수 있다.
그러나, 본 발명의 실시예들에 따른 표시 장치(100)는 상기 제1 화소 데이터와 상기 제2 화소 데이터의 상기 평균 데이터를 계산하고, 상기 제1 화소 데이터, 상기 평균 데이터 및 상기 제3 화소 데이터 사이의 상기 제1 증감 조건, 및 상기 제2 화소 데이터, 상기 평균 데이터 및 상기 제4 화소 데이터 사이의 상기 제2 증감 조건이 만족되는지 여부에 따라 제1 및 제2 데이터 라인들(DL1, DL2) 사이의 상기 전하 공유 동작을 선택적으로 수행할 수 있다. 이에 따라, 본 발명의 실시예들에 따른 표시 장치(100)에서는, 상기 제1 및 제2 증감 조건들이 만족되는 데이터 라인들 사이에서 상기 전하 공유 동작이 수행되므로, 상기 전하 공유 동작에 의해 전력 소모가 감소되는 경우에만 상기 전하 공유 동작이 수행될 수 있다. 또한, 본 발명의 실시예들에 따른 표시 장치(100)에서는, 전하 공유 동작이 전체 데이터 라인들에 대하여 선택적으로 수행되는 종래의 표시 장치와 달리, 상기 전하 공유 동작이 수행될 수 있는 각 쌍의 데이터 라인들(DL1, DL2) 또는 각 쌍의 데이터 채널들 사이에서 상기 전하 공유 동작이 선택적으로 수행될 수 있다. 이에 따라, 본 발명의 실시예들에 따른 표시 장치(100)에서는, 상기 전하 공유 동작의 횟수가 증가될 수 있다.
도 4는 본 발명의 일 실시예에 따른 RGBG 화소 배치 구조를 가지는 표시 패널을 포함하는 표시 장치를 나타내는 블록도이고, 도 5는 본 발명의 일 실시예에 따른 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이고, 도 6은 본 발명의 다른 실시예에 따른 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다.
도 4를 참조하면, 표시 패널(110a)은, 홀수 번째 화소 행(예를 들어, PXR1)에서 적색 화소(예를 들어, RPX1), 녹색 화소(예를 들어, GPX1), 청색 화소(예를 들어, BPX1) 및 녹색 화소(GPX2)가 반복적으로 배치되고, 짝수 번째 화소 행(예를 들어, PXR2)에서 청색 화소(예를 들어, BPX3), 녹색 화소(예를 들어, GPX5), 적색 화소(예를 들어, RPX3) 및 녹색 화소(예를 들어, GPX6)가 반복적으로 배치되는 RGBG 화소 배치 구조를 가질 수 있다. 일 실시예에서, 상기 RGBG 화소 배치 구조는 RGBG 펜타일TM 구조라 불릴 수 있다. 예를 들어, 표시 패널(110a)의 제1 화소 행(RPX1)에서 제1 적색 화소(RPX1), 제1 녹색 화소(GPX1), 제1 청색 화소(BPX1), 제2 녹색 화소(GPX2), 제2 적색 화소(RPX2), 제3 녹색 화소(GPX3), 제2 청색 화소(BPX2) 및 제4 녹색 화소(GPX4)가 반복적으로 배치되고, 제2 화소 행(PXR2)에서 제3 청색 화소(BPX3), 제5 녹색 화소(GPX5), 제3 적색 화소(RPX3), 제6 녹색 화소(GPX6), 제4 청색 화소(BPX4), 제7 녹색 화소(GPX7), 제4 적색 화소(RPX4) 및 제8 녹색 화소(GPX8)가 반복적으로 배치될 수 있다.
일 실시예에서, 상기 적색, 녹색 및 청색 화소들 각각은 PMOS 트랜지스터로 구현된 구동 트랜지스터를 포함할 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 각 화소(PXa)는 스캔 신호(SS)에 응답하여 데이터 라인(DL)의 데이터 전압을 전송하는 스캔 트랜지스터(PT2), 스캔 트랜지스터(PT2)에 의해 전송된 상기 데이터 전압을 저장하는 저장 커패시터(CST), 저장 커패시터(CST)에 저장된 상기 데이터 전압에 기초하여 구동 전류를 생성하는 구동 트랜지스터(PT1), 및 고 전원 전압(ELVDD)의 라인으로부터 저 전원 전압(ELVSS)의 라인으로 흐르는 상기 구동 전류에 기초하여 발광하는 유기 발광 다이오드(EL)를 포함할 수 있다. 도 5에 도시된 바와 같이 구동 트랜지스터(PT1)가 PMOS 트랜지스터로 구현되는 경우, 화소 데이터의 계조가 증가할수록, 상기 데이터 전압의 전압 레벨이 감소될 수 있다.
다른 실시예에서, 상기 적색, 녹색 및 청색 화소들 각각은 NMOS 트랜지스터로 구현된 구동 트랜지스터를 포함할 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 각 화소(PXb)는 스캔 신호(SS)에 응답하여 데이터 라인(DL)의 데이터 전압을 전송하는 스캔 트랜지스터(NT2), 스캔 트랜지스터(NT2)에 의해 전송된 상기 데이터 전압을 저장하는 저장 커패시터(CST), 저장 커패시터(CST)에 저장된 상기 데이터 전압에 기초하여 구동 전류를 생성하는 구동 트랜지스터(NT1), 및 고 전원 전압(ELVDD)의 라인으로부터 저 전원 전압(ELVSS)의 라인으로 흐르는 상기 구동 전류에 기초하여 발광하는 유기 발광 다이오드(EL)를 포함할 수 있다. 도 6에 도시된 바와 같이 구동 트랜지스터(NT1)가 NMOS 트랜지스터로 구현되는 경우, 화소 데이터의 계조가 증가할수록, 상기 데이터 전압의 전압 레벨이 증가될 수 있다.
한편, 도 5 및 도 6에는 각 화소(PXa, PBb)가 두 개의 트랜지스터들 및 하나의 커패시터를 포함하는 2T1C 화소 구조를 가지는 예들이 도시되어 있으나, 본 발명의 실시예들에 따른 각 화소(PXa, PBb)의 구조는 도 5 및 도 6의 예들에 한정되지 않는다.
표시 패널(110a)은 복수의 데이터 라인들(DL1 내지 DL8)을 포함할 수 있다. 예를 들어, 표시 패널(110a)은 제1 적색 화소(RPX1) 및 제3 청색 화소(BPX3)에 연결된 제1 데이터 라인(DL1), 제1 청색 화소(BPX1) 및 제3 적색 화소(RPX3)에 연결된 제2 데이터 라인(DL2), 제2 적색 화소(RPX2) 및 제4 청색 화소(BPX4)에 연결된 제3 데이터 라인(DL3), 제2 청색 화소(BPX2) 및 제4 적색 화소(RPX4)에 연결된 제4 데이터 라인(DL4), 제1 녹색 화소(GXP1) 및 제5 녹색 화소(GXP5)에 연결된 제5 데이터 라인(DL5), 제2 녹색 화소(GXP2) 및 제6 녹색 화소(GXP6)에 연결된 제6 데이터 라인(DL6), 제3 녹색 화소(GXP3) 및 제7 녹색 화소(GXP7)에 연결된 제7 데이터 라인(DL7), 및 제4 녹색 화소(GXP4) 및 제8 녹색 화소(GXP8)에 연결된 제8 데이터 라인(DL8)을 포함할 수 있다.
디스플레이 드라이버(120a)의 출력 버퍼 회로(130a)는 복수의 데이터 전압들을 각각 출력하는 복수의 출력 버퍼들(OB)을 포함하고, 디스플레이 드라이버(120a)의 출력 스위치 회로(140a)는 출력 인에이블 신호(OES)에 응답하여 출력 버퍼 회로(130a)의 복수의 출력 버퍼들(OB)을 복수의 데이터 라인들(DL1 내지 DL8)에 선택적으로 연결하는 복수의 출력 스위치들(OSW)을 포함할 수 있다. 디스플레이 드라이버(120a)의 전하 공유 스위치 회로(150a)는 복수의 전하 공유 제어 신호들(CSCS1, CSCS2, CSCS3, CSCS4)에 응답하여 데이터 라인들(DL1, DL2, DL3, DL4)을 서로 연결하는 복수의 전하 공유 스위치들(CSSW1, CSSW2, CSSW3, CSSW4)을 포함할 수 있다.
일 실시예에서, 도 4에 도시된 바와 같이, 녹색 화소들(GPX1 내지 GPX8)에 연결된 데이터 라인들(DL5 내지 DL8) 사이에는 전하 공유 스위치가 배치되지 않고, 적색 및 청색 화소들(RPX1 내지 RPX4, 및 BPX1 내지 BPX4)에 연결된 데이터 라인들(DL1 내지 DL4) 사이에 전하 공유 스위치들(CSSW1 내지 CSSW4)이 배치될 수 있다. 예를 들어, 전하 공유 스위치 회로(150a)는 제1 전하 공유 제어 신호(CSCS1)에 응답하여 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2)을 선택적으로 연결하는 제1 전하 공유 스위치(CSSW1), 제2 전하 공유 제어 신호(CSCS2)에 응답하여 제1 데이터 라인(DL1)과 제3 데이터 라인(DL3)을 선택적으로 연결하는 제2 전하 공유 스위치(CSSW2), 제3 전하 공유 제어 신호(CSCS3)에 응답하여 제2 데이터 라인(DL2)과 제4 데이터 라인(DL4)을 선택적으로 연결하는 제3 전하 공유 스위치(CSSW3), 및 제4 전하 공유 제어 신호(CSCS4)에 응답하여 제3 데이터 라인(DL3)과 제4 데이터 라인(DL4)을 선택적으로 연결하는 제4 전하 공유 스위치(CSSW4)를 포함할 수 있다.
한편, 인접한 녹색 화소들(GPX1 내지 GPX8)에 대한 화소 데이터들의 차이는 기준 차이보다 작은 경우가 많고, 녹색 화소들(GPX1 내지 GPX8)에 연결된 데이터 라인들(DL5 내지 DL8) 사이에서는 전하 공유 동작이 필요하지 않는 경향이 있다. 이에 따라, 본 발명의 일 실시예에 따른 표시 장치에서는, 전하 공유 스위치 회로(150a)가 녹색 화소들(GPX1 내지 GPX8)에 연결된 데이터 라인들(DL5 내지 DL8)을 연결하는 전하 공유 스위치를 포함하지 않고, 따라서 전하 공유 스위치 회로(150a) 및 디스플레이 드라이버(120a)의 사이즈가 감소될 수 있다.
도 7은 본 발명의 일 실시예에 따른 전하 공유 동작을 수행하는 방법을 나타내는 순서도이고, 도 8은 차이 조건, 제1 증감 조건 및 제2 증감 조건의 일 예를 설명하기 위한 도면이고, 도 9는 전하 공유 동작이 수행되지 않는 화소 데이터들의 일 예를 나타내는 도면이고, 도 10a는 도 9의 일 예에 따른 제1 데이터 라인의 전압의 일 예를 나타내는 도면이고, 도 10b는 도 9의 일 예에 따른 제2 데이터 라인의 전압의 일 예를 나타내는 도면이고, 도 11은 전하 공유 동작이 수행되는 화소 데이터들의 일 예를 나타내는 도면이고, 도 12a는 도 11의 일 예에서의 제1 데이터 라인의 전압의 일 예를 나타내는 도면이고, 도 12b는 도 11의 일 예에서의 제2 데이터 라인의 전압의 일 예를 나타내는 도면이다.
도 4, 도 7 및 도 8을 참조하면, 디스플레이 드라이버(120a)는 제1 화소(RPX1), 제2 화소(BPX1), 제3 화소(BPX3) 및 제4 화소(RPX3)에 대한 제1, 제2, 제3 및 제4 화소 데이터들(PXD1, PXD2, PXD3, PXD4) 사이의 차이들이 제1 기준 차이(RDIF1) 이상인지 여부에 대한 차이 조건을 판단할 수 있다(S210). 도 8은 제1 내지 제4 화소들(RPX1, BPX1, BPX3, RPX3)에 대한 제1 내지 제4 화소 데이터들(PXD1, PXD2, PXD3, PXD4) 및 녹색 화소들(GPX1, GPX2, GPX5, GPX6)에 대한 화소 데이터들(PXD)을 포함하는 영상 데이터(IDAT)의 일부를 나타낸다. 일 실시예에서, 상기 차이 조건은, 제1 화소 데이터(PXD1)와 제2 화소 데이터(PXD2) 사이의 제1 차이, 제1 화소 데이터(PXD1)와 제3 화소 데이터(PXD3) 사이의 제2 차이, 및 제2 화소 데이터(PXD2)와 제4 화소 데이터 사이(PXD4)의 제3 차이의 각각이 제1 기준 차이(RDIF1) 이상인 경우 만족되고, 상기 제1 차이, 상기 제2 차이 및 상기 제3 차이 중 적어도 하나가 제1 기준 차이(RDIF1) 미만인 경우 만족되지 않을 수 있다. 예를 들어, 제1 기준 차이(RDIF1)는 127-계조, 64-계조, 32-계조, 16-계조 등일 수 있으나, 이에 한정되지 않는다. 상기 차이 조건이 만족되지 않는 경우(S220: NO), 디스플레이 드라이버(120a)는 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2) 사이의 전하 공유 동작을 수행하지 않을 수 있다(S260).
상기 차이 조건이 만족된 경우(S220: YES), 디스플레이 드라이버(120a)는 제1 화소 데이터(PXD1)와 제2 화소 데이터(PXD2)의 평균 데이터(APXD)를 계산할 수 있다(S230). 예를 들어, 평균 데이터(APXD)는 제1 화소 데이터(PXD1)의 계조와 제2 화소 데이터(PXD2)의 계조의 평균 계조를 나타낼 수 있다.
디스플레이 드라이버(120a)는 제1 화소 데이터(PXD1), 평균 데이터(APXD) 및 제3 화소 데이터(PXD3) 사이의 제1 증감 조건, 및 제2 화소 데이터(PXD2), 평균 데이터(APXD) 및 제4 화소 데이터(PXD4) 사이의 제2 증감 조건을 판단할 수 있다(S240). 상기 제1 증감 조건 및 상기 제2 증감 조건 중 적어도 하나가 만족되지 않는 경우(S250: NO), 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2) 사이의 상기 전하 공유 동작을 수행하지 않을 수 있다(S260). 이와 달리, 상기 제1 증감 조건 및 상기 제2 증감 조건 모두가 만족되는 경우(S250: YES), 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2) 사이의 상기 전하 공유 동작이 수행될 수 있다(S260).
일 실시예에서, 제1 내지 제4 화소들(RPX1, BPX1, BPX3, RPX3) 각각이 도 5에 도시된 바와 같이 PMOS 트랜지스터로 구현된 구동 트랜지스터(PT1)를 포함하는 경우, 상기 제1 증감 조건은, 평균 데이터(APXD)가 제1 화소 데이터(PXD1)로부터 증가되고, 제3 화소 데이터(PXD3)가 평균 데이터(APXD)로부터 증가된 경우, 평균 데이터(APXD)가 제1 화소 데이터(PXD1)로부터 감소되고, 제3 화소 데이터(PXD3)가 평균 데이터(APXD)로부터 감소된 경우, 또는 평균 데이터(APXD)가 제1 화소 데이터(PXD1)로부터 감소되고, 제3 화소 데이터(PXD3)가 평균 데이터(APXD)로부터 증가된 경우, 만족되고, 평균 데이터(APXD)가 제1 화소 데이터(PXD1)로부터 증가되고, 제3 화소 데이터(PXD3)가 평균 데이터(APXD)로부터 감소된 경우, 만족되지 않을 수 있다. 또한, 상기 제2 증감 조건은, 평균 데이터(APXD)가 제2 화소 데이터(PXD2)로부터 증가되고, 제4 화소 데이터(PXD4)가 평균 데이터(APXD)로부터 증가된 경우, 평균 데이터(APXD)가 제2 화소 데이터(PXD2)로부터 감소되고, 제4 화소 데이터(PXD4)가 평균 데이터(APXD)로부터 감소된 경우, 또는 평균 데이터(APXD)가 제2 화소 데이터(PXD2)로부터 감소되고, 제4 화소 데이터(PXD4)가 평균 데이터(APXD)로부터 증가된 경우, 만족되고, 평균 데이터(APXD)가 제2 화소 데이터(PXD2)로부터 증가되고, 제4 화소 데이터(PXD4)가 평균 데이터(APXD)로부터 감소된 경우, 만족되지 않을 수 있다.
예를 들어, 도 9에 도시된 바와 같이, 제1 화소 데이터(PXD1)가 255-계조를 나타내고, 제2 화소 데이터(PXD2)가 127-계조를 나타내고, 제3 화소 데이터(PXD3)가 127-계조를 나타내고, 제4 화소 데이터 사이(PXD4)가 0-계조를 나타내고, 제1 기준 차이(RDIF1)가 127-계조를 나타내는 경우, 제1 화소 데이터(PXD1)와 제2 화소 데이터(PXD2) 사이의 상기 제1 차이가 제1 기준 차이(RDIF1) 이상인 128-계조이고, 제1 화소 데이터(PXD1)와 제3 화소 데이터(PXD3) 사이의 상기 제2 차이가 제1 기준 차이(RDIF1) 이상인 128-계조이고, 제2 화소 데이터(PXD2)와 제4 화소 데이터 사이(PXD4)의 상기 제3 차이가 제1 기준 차이(RDIF1) 이상인 127-계조이므로, 상기 차이 조건이 만족된다. 또한, 제1 화소 데이터(PXD1)와 제2 화소 데이터(PXD2)의 평균 데이터(APXD)는 191-계조를 나타낼 수 있다. 191-계조를 나타내는 평균 데이터(APXD)가 255-계조를 나타내는 제1 화소 데이터(PXD1)로부터 감소되고, 127-계조를 나타내는 제3 화소 데이터(PXD3)가 191-계조를 나타내는 평균 데이터(APXD)로부터 감소되므로, 상기 제1 증감 조건이 만족될 수 있다. 그러나, 191-계조를 나타내는 평균 데이터(APXD)가 127-계조를 나타내는 제2 화소 데이터(PXD2)로부터 증가되고, 0-계조를 나타내는 제4 화소 데이터(PXD4)가 191-계조를 나타내는 평균 데이터(APXD)로부터 감소되므로, 상기 제2 증감 조건이 만족되지 않을 수 있다.
도 9에 도시된 예에서 상기 전하 공유 동작이 수행되는 경우, 도 10a에 도시된 바와 같이, 제1 데이터 라인(DL1)에 제1 화소 데이터(PXD1)에 상응하는 255-계조 전압(V255)이 인가되고, 제1 데이터 라인(DL1)의 전압(V_DL1)이 전하 공유 시간(TCS) 동안의 상기 전하 공유 동작에 의해 전력 소모 없이(또는 작은 전력 소모로) 평균 데이터(APXD)에 상응하는 191-계조 전압(V191)으로 변경되고, 제1 데이터 라인(DL1)의 전압(V_DL1)이 191-계조 전압(V191)으로부터 제3 화소 데이터(PXD3)에 상응하는 127-계조 전압(V127)으로 변경될 수 있다. 이 경우, 제1 화소 데이터(PXD1)에 상응하는 255-계조 전압(V255)을 제3 화소 데이터(PXD3)에 상응하는 127-계조 전압(V127)으로 변경할 때에 비하여, 상기 전하 공유 동작에 의한 191-계조 전압(V191)을 제3 화소 데이터(PXD3)에 상응하는 127-계조 전압(V127)으로 변경할 때의 디스플레이 드라이버(120a)의 동적 전류가 감소될 수 있다. 그러나, 도 10b에 도시된 바와 같이, 제2 데이터 라인(DL2)에 제2 화소 데이터(PXD2)에 상응하는 127-계조 전압(V127)이 인가되고, 제2 데이터 라인(DL2)의 전압(V_DL2)이 상기 전하 공유 동작에 의해 평균 데이터(APXD)에 상응하는 191-계조 전압(V191)으로 변경되고, 제2 데이터 라인(DL2)의 전압(V_DL2)이 191-계조 전압(V191)으로부터 제4 화소 데이터(PXD4)에 상응하는 0-계조 전압(V0)으로 변경될 수 있다. 이 경우, 제2 화소 데이터(PXD2)에 상응하는 127-계조 전압(V127)을 제4 화소 데이터(PXD4)에 상응하는 0-계조 전압(V0)으로 변경할 때에 비하여, 상기 전하 공유 동작에 의한 191-계조 전압(V191)을 제4 화소 데이터(PXD4)에 상응하는 0-계조 전압(V0)으로 변경할 때, 디스플레이 드라이버(120a)는 127-계조 전압(V127)과 191-계조 전압(V191)의 차이에 상응하는 추가 전압(VADD)만큼을 더욱 증가시켜야 하고, 이에 따라 디스플레이 드라이버(120a)의 동적 전류가 원치 않게 증가될 수 있다. 그러나, 본 발명의 실시예들에 따른 표시 장치에서는, 상기 제2 증감 조건이 만족되지 않았으므로, 상기 전하 공유 동작이 수행되지 않을 수 있고, 이에 따라 상기 원치 않은 동적 전류의 증가 및 전력 소모의 증가가 방지될 수 있다.
다른 예에서, 도 11에 도시된 바와 같이, 제1 화소 데이터(PXD1)가 0-계조를 나타내고, 제2 화소 데이터(PXD2)가 128-계조를 나타내고, 제3 화소 데이터(PXD3)가 128-계조를 나타내고, 제4 화소 데이터 사이(PXD4)가 255-계조를 나타내고, 제1 기준 차이(RDIF1)가 127-계조를 나타내는 경우, 제1 화소 데이터(PXD1)와 제2 화소 데이터(PXD2) 사이의 상기 제1 차이가 제1 기준 차이(RDIF1) 이상인 128-계조이고, 제1 화소 데이터(PXD1)와 제3 화소 데이터(PXD3) 사이의 상기 제2 차이가 제1 기준 차이(RDIF1) 이상인 128-계조이고, 제2 화소 데이터(PXD2)와 제4 화소 데이터 사이(PXD4)의 상기 제3 차이가 제1 기준 차이(RDIF1) 이상인 127-계조이므로, 상기 차이 조건이 만족된다. 또한, 제1 화소 데이터(PXD1)와 제2 화소 데이터(PXD2)의 평균 데이터(APXD)는 64-계조를 나타낼 수 있다. 64-계조를 나타내는 평균 데이터(APXD)가 0-계조를 나타내는 제1 화소 데이터(PXD1)로부터 증가되고, 128-계조를 나타내는 제3 화소 데이터(PXD3)가 64-계조를 나타내는 평균 데이터(APXD)로부터 증가되므로, 상기 제1 증감 조건이 만족될 수 있다. 또한, 64-계조를 나타내는 평균 데이터(APXD)가 128-계조를 나타내는 제2 화소 데이터(PXD2)로부터 감소되고, 255-계조를 나타내는 제4 화소 데이터(PXD4)가 64-계조를 나타내는 평균 데이터(APXD)로부터 증가되므로, 상기 제2 증감 조건이 만족될 수 있다.
도 11에 도시된 예에서 상기 전하 공유 동작이 수행되는 경우, 도 12a에 도시된 바와 같이, 제1 데이터 라인(DL1)에 제1 화소 데이터(PXD1)에 상응하는 0-계조 전압(V255)이 인가되고, 제1 데이터 라인(DL1)의 전압(V_DL1)이 전하 공유 시간(TCS) 동안의 상기 전하 공유 동작에 의해 전력 소모 없이(또는 작은 전력 소모로) 평균 데이터(APXD)에 상응하는 64-계조 전압(V64)으로 변경되고, 제1 데이터 라인(DL1)의 전압(V_DL1)이 64-계조 전압(V64)으로부터 제3 화소 데이터(PXD3)에 상응하는 128-계조 전압(V128)으로 변경될 수 있다. 이 경우, 상기 전하 공유 동작에 의해 디스플레이 드라이버(120a)의 전력 소모가 감소될 수 있다. 또한, 도 12b에 도시된 바와 같이, 제2 데이터 라인(DL2)에 제2 화소 데이터(PXD2)에 상응하는 128-계조 전압(V127)이 인가되고, 제2 데이터 라인(DL2)의 전압(V_DL2)이 상기 전하 공유 동작에 의해 평균 데이터(APXD)에 상응하는 64-계조 전압(V64)으로 변경되고, 제2 데이터 라인(DL2)의 전압(V_DL2)이 64-계조 전압(V64)으로부터 제4 화소 데이터(PXD4)에 상응하는 255-계조 전압(V255)으로 변경될 수 있다. 이 경우, 128-계조 전압(V128)과 255-계조 전압(V255) 사이에서 제2 데이터 라인(DL2)의 전압(V_DL2)이 증가되는 오버슈트(OVS)가 발생되나, 255-계조 전압(V255)은 64-계조 전압(V64)보다 낮은 전압 레벨을 가지므로, 64-계조 전압(V64)을 255-계조 전압(V255)로 변경시키는 데에 디스플레이 드라이버(120a)의 동적 전류가 요구되지 않고, 디스플레이 드라이버(120a)의 전력 소모가 증가되지 않을 수 있다. 따라서, 본 발명의 실시예들에 따른 표시 장치에서는, 상기 차이 조건, 상기 제1 증감 조건 및 상기 제2 증감 조건이 모두 만족되었으므로, 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2) 사이의 상기 전하 공유 동작이 수행될 수 있고, 디스플레이 드라이버(120a)의 전력 소모가 감소될 수 있다.
다른 실시예에서, 제1 내지 제4 화소들(RPX1, BPX1, BPX3, RPX3) 각각이 도 6에 도시된 바와 같이 NMOS 트랜지스터로 구현된 구동 트랜지스터(NT1)를 포함하는 경우, 상기 제1 증감 조건은, 평균 데이터(APXD)가 제1 화소 데이터(PXD1)로부터 증가되고, 제3 화소 데이터(PXD3)가 평균 데이터(APXD)로부터 증가된 경우, 평균 데이터(APXD)가 제1 화소 데이터(PXD1)로부터 감소되고, 제3 화소 데이터(PXD3)가 평균 데이터(APXD)로부터 감소된 경우, 또는 평균 데이터(APXD)가 제1 화소 데이터(PXD1)로부터 증가되고, 제3 화소 데이터(PXD3)가 평균 데이터(APXD)로부터 감소된 경우, 만족되고, 평균 데이터(APXD)가 제1 화소 데이터(PXD1)로부터 감소되고, 제3 화소 데이터(PXD3)가 평균 데이터(APXD)로부터 증가된 경우, 만족되지 않을 수 있다. 또한, 상기 제2 증감 조건은, 평균 데이터(APXD)가 제2 화소 데이터(PXD2)로부터 증가되고, 제4 화소 데이터(PXD4)가 평균 데이터(APXD)로부터 증가된 경우, 평균 데이터(APXD)가 제2 화소 데이터(PXD2)로부터 감소되고, 제4 화소 데이터(PXD4)가 평균 데이터(APXD)로부터 감소된 경우, 또는 평균 데이터(APXD)가 제2 화소 데이터(PXD2)로부터 증가되고, 제4 화소 데이터(PXD4)가 평균 데이터(APXD)로부터 감소된 경우, 만족되고, 평균 데이터(APXD)가 제2 화소 데이터(PXD2)로부터 감소되고, 제4 화소 데이터(PXD4)가 평균 데이터(APXD)로부터 증가된 경우, 만족되지 않을 수 있다.
한편, 설명의 편의상, 제1 전하 공유 스위치(CSSW1)를 이용한 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2) 사이의 상기 전하 공유 동작이 소정의 조건들(상기 차이 조건, 상기 제1 증감 조건 및 상기 제2 증감 조건)이 만족되는지 여부에 따라 선택적으로 수행되는 방법만이 상술되어 있으나, 제2 전하 공유 스위치(CSSW2)를 이용한 제1 데이터 라인(DL1)과 제3 데이터 라인(DL3) 사이의 전하 공유 동작, 제3 전하 공유 스위치(CSSW3)를 이용한 제2 데이터 라인(DL2)과 제4 데이터 라인(DL4) 사이의 전하 공유 동작, 및 제4 전하 공유 스위치(CSSW4)를 이용한 제3 데이터 라인(DL3)과 제4 데이터 라인(DL4) 사이의 전하 공유 동작 또한 상기 소정의 조건들이 만족되는지 여부에 따라 선택적으로 수행될 수 있다.
도 13은 본 발명의 다른 실시예에 따른 전하 공유 동작을 수행하는 방법을 나타내는 순서도이고, 도 14는 화이트 패턴 조건의 일 예를 설명하기 위한 도면이다.
도 13의 방법은, 차이 조건, 제1 증감 조건 및 제2 증감 조건이 만족될 때뿐만 아니라, 영상 데이터가 화이트 패턴을 나타낼 때 전하 공유 동작이 수행되는 것을 제외하고, 도 7의 방법과 유사할 수 있다.
도 4, 도 13 및 도 14를 참조하면, 차이 조건이 만족되지 않는 경우(S220: NO), 디스플레이 드라이버(120a)는 제1, 제2, 제3 및 제4 화소들(RPX1, BPX1, BPX3, RPX3)에 대한 제1, 제2, 제3 및 제4 화소 데이터들(PXD1, PXD2, PXD3, PXD4)이 상기 화이트 패턴에 상응하는지 여부에 대한 화이트 패턴 조건을 판단할 수 있다(S310, S330).
디스플레이 드라이버(120a)는 제1, 제2, 제3 및 제4 화소 데이터들(PXD1, PXD2, PXD3, PXD4) 각각이 기준 데이터(RDAT) 이상인지 여부를 판단할 수 있다(S310). 예를 들어, 기준 데이터(RDAT)는 200-계조를 나타낼 수 있으나, 이에 한정되지 않는다. 제1, 제2, 제3 및 제4 화소 데이터들(PXD1, PXD2, PXD3, PXD4) 중 적어도 하나가 기준 데이터(RDAT) 미만인 경우(S310: NO), 디스플레이 드라이버(120a)는 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2) 사이의 전하 공유 동작을 수행하지 않을 수 있다(S260).
제1, 제2, 제3 및 제4 화소 데이터들(PXD1, PXD2, PXD3, PXD4) 각각이 기준 데이터(RDAT) 이상인 경우(S310: YES), 디스플레이 드라이버(120a)는, 제1 화소 데이터(PXD1)와 제2 화소 데이터(PXD2) 사이의 제1 차이, 제1 화소 데이터(PXD1)와 제3 화소 데이터(PXD3) 사이의 제2 차이, 및 제2 화소 데이터(PXD2)와 제4 화소 데이터(PXD4) 사이의 제3 차이의 각각이 제2 기준 차이(RDIF2) 이하인지 여부를 판단할 수 있다(S330). 예를 들어, 제2 기준 차이(RDIF2)는 20-계조를 나타낼 수 있으나, 이에 한정되지 않는다. 상기 제1 차이, 상기 제2 차이 및 상기 제3 차이 중 적어도 하나가 제2 기준 차이(RDIF2)를 초과하는 경우(S330: NO), 디스플레이 드라이버(120a)는 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2) 사이의 전하 공유 동작을 수행하지 않을 수 있다(S260). 이와 달리, 상기 제1 차이, 상기 제2 차이 및 상기 제3 차이 각각이 제2 기준 차이(RDIF2) 이하인 경우(S330: YES), 디스플레이 드라이버(120a)는 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2) 사이의 전하 공유 동작을 수행할 수 있다(S350). 이에 따라, 제1, 제2, 제3 및 제4 화소들(RPX1, BPX1, BPX3, RPX3)이 화이트 영상을 표시할 때, 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2) 사이의 상기 전하 공유 동작이 수행되고, 디스플레이 드라이버(120a)의 전력 소모가 더욱 감소될 수 있다.
도 15는 본 발명의 다른 실시예에 따른 RGBG 화소 배치 구조를 가지는 표시 패널을 포함하는 표시 장치를 나타내는 블록도이고, 도 16은 도 15의 표시 장치에서 판단되는 차이 조건, 제1 증감 조건 및 제2 증감 조건의 일 예를 설명하기 위한 도면이다.
도 15를 참조하면, 표시 패널(110b)은 도 4의 표시 패널(110a)과 유사하게 RGBG 화소 배치 구조를 가질 수 있다. 디스플레이 드라이버(120b)는 출력 버퍼 회로(130b), 출력 스위치 회로(140b) 및 전하 공유 스위치 회로(150b)를 포함하고, 전하 공유 스위치 회로(150b)는, 도 4의 전하 공유 스위치 회로(150a)에 비하여, 녹색 화소들(GPX1 내지 GPX8)에 연결된 데이터 라인들(DL5 내지 DL8) 사이에 연결된 전하 공유 스위치들(CSSW5 내지 CSSW8)을 더 포함할 수 있다. 예를 들어, 전하 공유 스위치 회로(150b)는 제5 전하 공유 제어 신호(CSCS5)에 응답하여 제5 데이터 라인(DL5)과 제6 데이터 라인(DL6)을 선택적으로 연결하는 제5 전하 공유 스위치(CSSW5), 제6 전하 공유 제어 신호(CSCS6)에 응답하여 제5 데이터 라인(DL5)과 제7 데이터 라인(DL7)을 선택적으로 연결하는 제6 전하 공유 스위치(CSSW6), 제7 전하 공유 제어 신호(CSCS7)에 응답하여 제6 데이터 라인(DL6)과 제8 데이터 라인(DL8)을 선택적으로 연결하는 제7 전하 공유 스위치(CSSW7), 및 제8 전하 공유 제어 신호(CSCS8)에 응답하여 제7 데이터 라인(DL7)과 제8 데이터 라인(DL8)을 선택적으로 연결하는 제8 전하 공유 스위치(CSSW8)를 더 포함할 수 있다.
디스플레이 드라이버(120b)는, 적색 및 청색 화소들(RPX1 내지 RPX4, 및 BPX1 내지 BPX4)에 연결된 데이터 라인들(DL1 내지 DL4) 사이의 전하 공유 동작뿐만 아니라, 녹색 화소들(GPX1 내지 GPX8)에 연결된 데이터 라인들(DL5 내지 DL8) 사이의 전하 공유 동작을 수행할 수 있다. 예를 들어, 도 16에 도시된 바와 같이, 디스플레이 드라이버(120b)는, 제1 녹색 화소(GPX1)에 대한 제1 화소 데이터(PXD1)와 제2 녹색 화소(GPX2)에 대한 제2 화소 데이터(PXD2)의 제1 차이, 제1 녹색 화소(GPX1)에 대한 제1 화소 데이터(PXD1)와 제5 녹색 화소(GPX5)에 대한 제3 화소 데이터(PXD3)의 제2 차이, 및 제2 녹색 화소(GPX2)에 대한 제2 화소 데이터(PXD2)와 제6 녹색 화소(GPX6)에 대한 제4 화소 데이터(PXD4)의 제3 차이 각각이 제1 기준 차이(RDIF1) 이상인 경우, 즉 차이 조건이 만족된 경우, 제1 화소 데이터(PXD1)와 제2 화소 데이터(PXD2)의 평균 데이터(APXD)를 계산할 수 있다. 또한, 제1 화소 데이터(PXD1), 평균 데이터(APXD) 및 제3 화소 데이터(PXD3) 사이의 제1 증감 조건, 및 제2 화소 데이터(PXD2), 평균 데이터(APXD) 및 제4 화소 데이터(PXD4) 사이의 제2 증감 조건이 만족되는 경우, 디스플레이 드라이버(120b)는 제5 데이터 라인(DL5)과 제6 데이터 라인(DL6) 사이의 전하 공유 동작을 수행할 수 있다. 이에 따라, 디스플레이 드라이버(120b)의 전력 소모가 더욱 감소될 수 있다.
도 17은 본 발명의 또 다른 실시예에 따른 RGB 화소 배치 구조를 가지는 표시 패널을 포함하는 표시 장치를 나타내는 블록도이고, 도 18은 도 17의 표시 장치에서 판단되는 차이 조건, 제1 증감 조건 및 제2 증감 조건의 일 예를 설명하기 위한 도면이다.
도 17을 참조하면, 표시 패널(110c)은, 각 화소 행(예를 들어, PXR1)에서 적색 화소(예를 들어, RPX1), 녹색 화소(예를 들어, GPX1), 청색 화소(예를 들어, BPX1)가 반복적으로 배치되는 RGB 화소 배치 구조를 가질 수 있다. 일 실시예에서, 상기 RGB 화소 배치 구조는 RGBG 스트라이프 구조라 불릴 수 있다. 예를 들어, 표시 패널(110c)의 제1 화소 행(RPX1)에서 제1 적색 화소(RPX1), 제1 녹색 화소(GPX1), 제1 청색 화소(BPX1), 제2 적색 화소(RPX2), 제2 녹색 화소(GPX2) 및 제2 청색 화소(BPX2)가 반복적으로 배치되고, 제2 화소 행(PXR2)에서 제3 적색 화소(RPX3), 제3 녹색 화소(GPX3), 제3 청색 화소(BPX3), 제4 적색 화소(RPX4), 제4 녹색 화소(GPX4) 및 제4 청색 화소(BPX4)가 반복적으로 배치될 수 있다.
표시 패널(110c)은 복수의 데이터 라인들(DL1 내지 DL6)을 포함할 수 있다. 예를 들어, 표시 패널(110a)은 제1 적색 화소(RPX1) 및 제3 적색 화소(RPX3)에 연결된 제1 데이터 라인(DL1), 제1 청색 화소(BPX1) 및 제3 청색 화소(BPX3)에 연결된 제2 데이터 라인(DL2), 제2 적색 화소(RPX2) 및 제4 적색 화소(RPX4)에 연결된 제3 데이터 라인(DL3), 제2 청색 화소(BPX2) 및 제4 청색 화소(BPX4)에 연결된 제4 데이터 라인(DL4), 제1 녹색 화소(GXP1) 및 제3 녹색 화소(GXP3)에 연결된 제5 데이터 라인(DL5), 및 제2 녹색 화소(GXP2) 및 제4 녹색 화소(GXP4)에 연결된 제6 데이터 라인(DL6)을 포함할 수 있다.
디스플레이 드라이버(120c)는 출력 버퍼 회로(130c), 출력 스위치 회로(140c) 및 전하 공유 스위치 회로(150c)를 포함하고, 전하 공유 스위치 회로(150c)는 녹색 화소들(GPX1 내지 GPX4)에 연결된 데이터 라인들(DL5 및 DL6)에 연결된 전하 공유 스위치를 포함하지 않고, 적색 및 청색 화소들(RPX1 내지 RPX4, 및 BPX1 내지 BPX4)에 연결된 데이터 라인들(DL1 내지 DL4)에 연결된 전하 공유 스위치들(CSSW1 내지 CSSW4)을 포함할 수 있다.
디스플레이 드라이버(120c)는, 적색 및 청색 화소들(RPX1 내지 RPX4, 및 BPX1 내지 BPX4)에 연결된 데이터 라인들(DL1 내지 DL4) 사이의 전하 공유 동작을 수행할 수 있다. 예를 들어, 도 18에 도시된 바와 같이, 디스플레이 드라이버(120c)는, 제1 적색 화소(RPX1)에 대한 제1 화소 데이터(PXD1)와 제1 청색 화소(BPX1)에 대한 제2 화소 데이터(PXD2)의 제1 차이, 제1 적색 화소(RPX1)에 대한 제1 화소 데이터(PXD1)와 제3 적색 화소(RPX3)에 대한 제3 화소 데이터(PXD3)의 제2 차이, 및 제1 청색 화소(BPX1)에 대한 제2 화소 데이터(PXD2)와 제3 청색 화소(BPX3)에 대한 제4 화소 데이터(PXD4)의 제3 차이 각각이 제1 기준 차이(RDIF1) 이상인 경우, 즉 차이 조건이 만족된 경우, 제1 화소 데이터(PXD1)와 제2 화소 데이터(PXD2)의 평균 데이터(APXD)를 계산할 수 있다. 또한, 제1 화소 데이터(PXD1), 평균 데이터(APXD) 및 제3 화소 데이터(PXD3) 사이의 제1 증감 조건, 및 제2 화소 데이터(PXD2), 평균 데이터(APXD) 및 제4 화소 데이터(PXD4) 사이의 제2 증감 조건이 만족되는 경우, 디스플레이 드라이버(120c)는 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2) 사이의 전하 공유 동작을 수행할 수 있다. 이에 따라, 디스플레이 드라이버(120c)의 전력 소모가 감소될 수 있다.
도 19는 본 발명의 또 다른 실시예에 따른 RGB 화소 배치 구조를 가지는 표시 패널을 포함하는 표시 장치를 나타내는 블록도이고, 도 20은 도 19의 표시 장치에서 판단되는 차이 조건, 제1 증감 조건 및 제2 증감 조건의 일 예를 설명하기 위한 도면이다.
도 19를 참조하면, 표시 패널(110d)은 도 17의 표시 패널(110c)과 유사하게 RGB 화소 배치 구조를 가질 수 있다. 디스플레이 드라이버(120d)는 출력 버퍼 회로(130d), 출력 스위치 회로(140d) 및 전하 공유 스위치 회로(150d)를 포함하고, 전하 공유 스위치 회로(150d)는, 도 17의 전하 공유 스위치 회로(150c)에 비하여, 녹색 화소들(GPX1 내지 GPX4)에 연결된 데이터 라인들(DL5 및 DL6) 사이에 연결된 전하 공유 스위치(CSSW5)를 더 포함할 수 있다. 예를 들어, 전하 공유 스위치 회로(150d)는 제5 전하 공유 제어 신호(CSCS5)에 응답하여 제5 데이터 라인(DL5)과 제6 데이터 라인(DL6)을 선택적으로 연결하는 제5 전하 공유 스위치(CSSW5)를 더 포함할 수 있다.
디스플레이 드라이버(120d)는, 적색 및 청색 화소들(RPX1 내지 RPX4, 및 BPX1 내지 BPX4)에 연결된 데이터 라인들(DL1 내지 DL4) 사이의 전하 공유 동작뿐만 아니라, 녹색 화소들(GPX1 내지 GPX4)에 연결된 데이터 라인들(DL5 및 DL6) 사이의 전하 공유 동작을 수행할 수 있다. 예를 들어, 도 20에 도시된 바와 같이, 디스플레이 드라이버(120d)는, 제1 녹색 화소(GPX1)에 대한 제1 화소 데이터(PXD1)와 제2 녹색 화소(GPX2)에 대한 제2 화소 데이터(PXD2)의 제1 차이, 제1 녹색 화소(GPX1)에 대한 제1 화소 데이터(PXD1)와 제3 녹색 화소(GPX3)에 대한 제3 화소 데이터(PXD3)의 제2 차이, 및 제2 녹색 화소(GPX2)에 대한 제2 화소 데이터(PXD2)와 제4 녹색 화소(GPX4)에 대한 제4 화소 데이터(PXD4)의 제3 차이 각각이 제1 기준 차이(RDIF1) 이상인 경우, 즉 차이 조건이 만족된 경우, 제1 화소 데이터(PXD1)와 제2 화소 데이터(PXD2)의 평균 데이터(APXD)를 계산할 수 있다. 또한, 제1 화소 데이터(PXD1), 평균 데이터(APXD) 및 제3 화소 데이터(PXD3) 사이의 제1 증감 조건, 및 제2 화소 데이터(PXD2), 평균 데이터(APXD) 및 제4 화소 데이터(PXD4) 사이의 제2 증감 조건이 만족되는 경우, 디스플레이 드라이버(120d)는 제5 데이터 라인(DL5)과 제6 데이터 라인(DL6) 사이의 전하 공유 동작을 수행할 수 있다. 이에 따라, 디스플레이 드라이버(120d)의 전력 소모가 더욱 감소될 수 있다.
도 21은 본 발명의 다른 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 21을 참조하면, 표시 장치(400)는 표시 패널(410), 디스플레이 드라이버(420), 스캔 드라이버(460) 및 멀티플렉서(490)를 포함할 수 있다. 디스플레이 드라이버(420)는 출력 버퍼 회로(430) 및 출력 스위치 회로(440)를 포함할 수 있다. 도 21의 표시 장치(400)는, 디스플레이 드라이버(420)가 전하 공유 스위치 회로를 포함하지 않고, 표시 장치(400)가 표시 패널(410) 상에 형성된 멀티플렉서(490)를 더 포함하는 것을 제외하고, 도 1의 표시 장치(100)와 유사한 구성 및 유사한 동작을 가질 수 있다.
멀티플렉서(490)는 디스플레이 드라이버(420)로부터 스위치 제어 신호(SCS)를 수신하고, 스위치 제어 신호(SCS)에 응답하여 출력 버퍼 회로(430)를 제1 데이터 라인(DL1) 또는 제2 데이터 라인(DL2)에 선택적으로 연결할 수 있다.
디스플레이 드라이버(420)는 제1 화소(PX1)에 대한 제1 화소 데이터와 제2 화소(PX2)에 대한 제2 화소 데이터의 평균 데이터를 계산하고, 상기 제1 화소 데이터, 상기 평균 데이터 및 제3 화소(PX3)에 대한 제3 화소 데이터 사이의 제1 증감 조건, 및 상기 제2 화소 데이터, 상기 평균 데이터 및 제4 화소(PX4)에 대한 제4 화소 데이터 사이의 제2 증감 조건이 만족되는지 여부에 따라 멀티플렉서(490)를 이용하여 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2) 사이의 전하 공유 동작을 선택적으로 수행할 수 있다. 이에 따라, 상기 전하 공유 동작이 효율적으로 수행될 수 있다.
도 22는 본 발명의 또 다른 실시예에 따른 멀티플렉서를 이용하여 전하 공유 동작을 수행하는 표시 장치를 나타내는 블록도이고, 도 23은 본 발명의 또 다른 실시예에 따른 표시 장치에서 수행되는 전하 공유 동작의 일 예를 설명하기 위한 타이밍도이다.
도 22를 참조하면, 표시 패널(410a)는 RGBG 화소 배치 구조를 가질 수 있다. 예를 들어, 표시 패널(410a)의 제1 화소 행(PXR1)에는 제1 적색 화소(RPX1), 제1 녹색 화소(GPX1), 제1 청색 화소(BPX1) 및 제2 녹색 화소(GPX2)가 반복적으로 배치되고, 표시 패널(410a)의 제2 화소 행(PXR2)에는 제2 청색 화소(BPX2), 제3 녹색 화소(GPX3), 제2 적색 화소(RPX2) 및 제4 녹색 화소(GPX4)가 반복적으로 배치될 수 있다. 제1 적색 화소(RPX1) 및 제2 청색 화소(BPX2)는 제1 데이터 라인(DL1)에 연결되고, 제1 녹색 화소(GPX1) 및 제3 녹색 화소(GPX3)는 제2 데이터 라인(DL2)에 연결되고, 제1 청색 화소(BPX1) 및 제2 적색 화소(RPX2)는 제3 데이터 라인(DL3)에 연결되고, 제2 녹색 화소(GPX2) 및 제4 녹색 화소(GPX4)는 제4 데이터 라인(DL4)에 연결될 수 있다. 한편, 도 22에는 표시 패널(410a)가 상기 RGBG 화소 배치 구조를 가지는 예가 도시되어 있으나, 표시 패널(410a)의 화소 배치 구조는 도 22의 예에 한정되지 않는다. 예를 들어, 표시 패널(410a)은 RGB 화소 배치 구조를 가질 수 있다.
디스플레이 드라이버(420a)의 출력 버퍼 회로(430a)는 복수의 출력 버퍼들(OB)을 포함하고, 디스플레이 드라이버(420a)의 출력 스위치 회로(440a)는 복수의 출력 스위치들(OSW)을 포함할 수 있다. 일 실시예에서, 도 22에 도시된 바와 같이, 디스플레이 드라이버(420a)의 데이터 채널들의 개수, 즉 출력 버퍼들(OB)의 개수 및 출력 스위치들(OSW)의 개수는 표시 패널(410a)의 데이터 라인들(DL1 내지 DL4)의 개수의 절반에 상응할 수 있으나, 이에 한정되지 않는다.
멀티플렉서(490a)는 스위치 제어 신호들(SCS1 내지 SCS4)에 응답하여 출력 버퍼 회로(430a)를 데이터 라인들(DL1 내지 DL4)의 일부 또는 데이터 라인들(DL1 내지 DL4)의 다른 일부에 선택적으로 연결할 수 있다. 예를 들어, 멀티플렉서(490a)는 제1 스위치 제어 신호(SCS1)에 응답하여 제1 데이터 채널 내의 출력 버퍼(OB)를 제1 데이터 라인(DL1)에 연결하는 제1 스위치(SW1), 제2 스위치 제어 신호(SCS2)에 응답하여 상기 제1 데이터 채널 내의 출력 버퍼(OB)를 제2 데이터 라인(DL2)에 연결하는 제2 스위치(SW2), 제3 스위치 제어 신호(SCS3)에 응답하여 제2 데이터 채널 내의 출력 버퍼(OB)를 제3 데이터 라인(DL3)에 연결하는 제3 스위치(SW3), 및 제4 스위치 제어 신호(SCS4)에 응답하여 상기 제2 데이터 채널 내의 출력 버퍼(OB)를 제4 데이터 라인(DL4)에 연결하는 제4 스위치(SW4)를 포함할 수 있다.
디스플레이 드라이버(420a)는 제1 적색 화소(RPX1)에 대한 제1 화소 데이터와 제1 녹색 화소(GPX1)에 대한 제2 화소 데이터의 평균 데이터를 계산하고, 상기 제1 화소 데이터, 상기 평균 데이터 및 제2 청색 화소(BPX2)에 대한 제3 화소 데이터 사이의 제1 증감 조건, 및 상기 제2 화소 데이터, 상기 평균 데이터 및 제3 녹색 화소(GPX3)에 대한 제4 화소 데이터 사이의 제2 증감 조건이 만족되는 경우, 멀티플렉서(490a)를 이용하여 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2) 사이의 전하 공유 동작을 수행할 수 있다. 예를 들어, 도 23에 도시된 바와 같이, 수평 동기 신호(HSYNC)에 의해 정의되는 각 수평 시간(HT)은 각 출력 버퍼(OB)가 홀수 번째 데이터 라인(예를 들어, 제1 데이터 라인(DL1))에 데이터 전압을 출력하는 제1 구간(P1), 각 출력 버퍼(OB)가 짝수 번째 데이터 라인(예를 들어, 제2 데이터 라인(DL2))에 데이터 전압을 출력하는 제2 구간(P2), 및 상기 전하 공유 동작이 수행되는 전하 공유 시간(TCS)을 포함할 수 있다. 제1 구간(P1)에서 제1 스위치 제어 신호(SCS1)가 하이 레벨을 가지고, 제2 구간(P2)에서 제2 스위치 제어 신호(SCS2)가 하이 레벨을 가지고, 전하 공유 시간(TCS)에서 제1 스위치 제어 신호(SCS1) 및 제2 스위치 제어 신호(SCS2)가 하이 레벨을 가질 수 있다. 전하 공유 시간(TCS) 동안, 출력 스위치 회로(440a)는 로우 레벨의 출력 인에이블 신호(OES)에 응답하여 출력 버퍼 회로(430a)와 데이터 라인들(DL1 내지 DL4)을 분리하고, 제1 스위치(SW1) 및 제2 스위치(SW2)는 상기 하이 레벨을 가지는 제1 및 제2 스위치 제어 신호들(SCS1, SCS2)에 응답하여 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2)을 서로 연결할 수 있다. 이에 따라, 멀티플렉서(490a)를 이용하여 상기 전하 공유 동작이 수행될 수 있고, 디스플레이 드라이버(420a)의 전력 소모가 감소될 수 있다.
도 24는 본 발명의 또 다른 실시예에 따른 멀티플렉서를 이용하여 전하 공유 동작을 수행하는 표시 장치를 나타내는 블록도이다.
도 24를 참조하면, 표시 패널(410b)에서, 제1 적색 화소(RPX1) 및 제2 청색 화소(BPX2)는 제1 데이터 라인(DL1)에 연결되고, 제1 녹색 화소(GPX1) 및 제3 녹색 화소(GPX3)는 제3 데이터 라인(DL3)에 연결되고, 제1 청색 화소(BPX1) 및 제2 적색 화소(RPX2)는 제2 데이터 라인(DL2)에 연결되고, 제2 녹색 화소(GPX2) 및 제4 녹색 화소(GPX4)는 제4 데이터 라인(DL4)에 연결될 수 있다.
디스플레이 드라이버(420b)는 출력 버퍼 회로(430b) 및 출력 스위치 회로(440b)를 포함할 수 있다. 디스플레이 드라이버(420b)는 멀티플렉서(490b)의 제1 및 제2 스위치들(SW1, SW2)을 이용하여 제1 적색 화소(RPX1) 및 제2 청색 화소(BPX2)에 연결된 제1 데이터 라인(DL1)과 제1 청색 화소(BPX1) 및 제2 적색 화소(RPX2)에 연결된 제2 데이터 라인(DL2) 사이의 전하 공유 동작을 수행하고, 멀티플렉서(490b)의 제3 및 제4 스위치들(SW3, SW4)을 이용하여 제1 녹색 화소(GPX1) 및 제3 녹색 화소(GPX3)에 연결된 제3 데이터 라인(DL3)과 제2 녹색 화소(GPX2) 및 제4 녹색 화소(GPX4)에 연결된 제4 데이터 라인(DL4) 사이의 전하 공유 동작을 수행할 수 있다.
도 25는 본 발명의 실시예들에 따른 표시 장치를 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
도 25를 참조하면, 컴퓨팅 시스템(1100)은 MIPI 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치로 구현될 수 있고, 어플리케이션 프로세서(1110), 이미지 센서(1140) 및 표시 장치(1150) 등을 포함할 수 있다.
어플리케이션 프로세서(1110)의 CSI 호스트(1112)는 카메라 시리얼 인터페이스(Camera Serial Interface; CSI)를 통하여 이미지 센서(1140)의 CSI 장치(1141)와 시리얼 통신을 수행할 수 있다.
일 실시예에서, CSI 호스트(1112)는 디시리얼라이저(DES)를 포함할 수 있고, CSI 장치(1141)는 시리얼라이저(SER)를 포함할 수 있다. 어플리케이션 프로세서(1110)의 DSI 호스트(1111)는 디스플레이 시리얼 인터페이스(Display Serial Interface; DSI)를 통하여 표시 장치(1150)의 DSI 장치(1151)와 시리얼 통신을 수행할 수 있다.
일 실시예에서, DSI 호스트(1111)는 시리얼라이저(SER)를 포함할 수 있고, DSI 장치(1151)는 디시리얼라이저(DES)를 포함할 수 있다. 나아가, 컴퓨팅 시스템(1100)은 어플리케이션 프로세서(1110)와 통신을 수행할 수 있는 알에프(Radio Frequency; RF) 칩(1160)을 더 포함할 수 있다.
컴퓨팅 시스템(1100)의 PHY(1113)와 RF 칩(1160)의 PHY(1161)는 MIPI(Mobile Industry Processor Interface) DigRF에 따라 데이터 송수신을 수행할 수 있다. 또한, 어플리케이션 프로세서(1110)는 PHY(1161)의 MIPI DigRF에 따른 데이터 송수신을 제어하는 DigRF MASTER(1114)를 더 포함할 수 있다.
한편, 컴퓨팅 시스템(1100)은 지피에스(Global Positioning System; GPS)(1120), 스토리지(1170), 마이크(1180), 디램(Dynamic Random Access Memory; DRAM)(1185) 및 스피커(1190)를 포함할 수 있다. 또한, 컴퓨팅 시스템(1100)은 초광대역(Ultra WideBand; UWB)(1210), 무선 랜(Wireless Local Area Network; WLAN)(1220) 및 와이맥스(Worldwide Interoperability for Microwave Access; WIMAX)(1230) 등을 이용하여 통신을 수행할 수 있다. 다만, 컴퓨팅 시스템(1100)의 구조 및 인터페이스는 하나의 예시로서 이에 한정되는 것이 아니다.
본 발명의 실시예들에 따라서, 표시 장치(1150)는 전하 공유 동작을 선택적으로 수행할 수 있다. 전술한 바와 같이, 표시 장치(1150)의 디스플레이 드라이버는 제1 화소 데이터와 제2 화소 데이터의 평균 데이터를 계산하고, 상기 제1 화소 데이터, 상기 평균 데이터 및 제3 화소 데이터 사이의 제1 증감 조건, 및 상기 제2 화소 데이터, 상기 평균 데이터 및 제4 화소 데이터 사이의 제2 증감 조건이 만족되는지 여부에 따라 상기 전하 공유 동작을 선택적으로 수행할 수 있다. 이에 따라, 본 발명의 실시예들에 따른 표시 장치(1150)에서는, 상기 전하 공유 동작에 의해 전력 소모가 감소되는 경우에만 상기 전하 공유 동작이 수행될 수 있고, 상기 전하 공유 동작의 횟수가 증가될 수 있다.
본 발명의 실시예들은 표시 장치 및 표시 장치를 포함하는 시스템에 유용하게 이용될 수 있다. 예를 들어, 본 발명의 실시예들은 컴퓨터(computer), 노트북(laptop), 핸드폰(cellular phone), 스마트폰(smart phone), 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console), 내비게이션(navigation) 기기, 웨어러블(wearable) 기기, IoT(internet of things) 기기, IoE(internet of everything) 기기, e-북(e-book), VR(virtual reality) 기기, AR(augmented reality) 기기, 차량용 내비게이션, 비디오 폰, 감시 시스템, 자동 포커스 시스템, 추적 시스템, 동작 감지 시스템 등과 같은 전자 기기에 더욱 유용하게 적용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 제1 데이터 라인 및 제2 데이터 라인을 포함하고, 제1 화소 행에서 상기 제1 데이터 라인에 연결된 제1 화소 및 상기 제2 데이터 라인에 연결된 제2 화소를 더 포함하고, 상기 제1 화소 행에 인접한 제2 화소 행에서 상기 제1 데이터 라인에 연결된 제3 화소 및 상기 제2 데이터 라인에 연결된 제4 화소를 더 포함하는 표시 패널; 및
    상기 제1, 제2, 제3 및 제4 화소들에 대한 제1, 제2, 제3 및 제4 화소 데이터들을 포함하는 영상 데이터를 수신하고, 상기 제1, 제2, 제3 및 제4 화소들에 상기 제1, 제2, 제3 및 제4 화소 데이터들에 상응하는 제1, 제2, 제3 및 제4 데이터 전압들을 제공하는 디스플레이 드라이버를 포함하고,
    상기 디스플레이 드라이버는,
    상기 제1 화소 데이터와 상기 제2 화소 데이터의 평균 데이터를 계산하고,
    상기 제1 화소 데이터, 상기 평균 데이터 및 상기 제3 화소 데이터 사이의 제1 증감 조건, 및 상기 제2 화소 데이터, 상기 평균 데이터 및 상기 제4 화소 데이터 사이의 제2 증감 조건이 만족되는지 여부에 따라 상기 제1 데이터 라인과 상기 제2 데이터 라인 사이의 전하 공유 동작을 선택적으로 수행하는 표시 장치.
  2. 제1 항에 있어서, 상기 제1 증감 조건 및 상기 제2 증감 조건이 만족된 경우, 상기 디스플레이 드라이버는, 상기 제1 및 제2 데이터 전압들을 출력한 후 및 상기 제3 및 제4 데이터 전압들을 출력하기 전에, 상기 전하 공유 동작을 수행하는 표시 장치.
  3. 제1 항에 있어서, 상기 제1, 제2, 제3 및 제4 화소들 각각은 PMOS 트랜지스터로 구현된 구동 트랜지스터를 포함하고,
    상기 제1 증감 조건은, 상기 평균 데이터가 상기 제1 화소 데이터로부터 증가되고, 상기 제3 화소 데이터가 상기 평균 데이터로부터 증가된 경우, 상기 평균 데이터가 상기 제1 화소 데이터로부터 감소되고, 상기 제3 화소 데이터가 상기 평균 데이터로부터 감소된 경우, 또는 상기 평균 데이터가 상기 제1 화소 데이터로부터 감소되고, 상기 제3 화소 데이터가 상기 평균 데이터로부터 증가된 경우, 만족되고, 상기 평균 데이터가 상기 제1 화소 데이터로부터 증가되고, 상기 제3 화소 데이터가 상기 평균 데이터로부터 감소된 경우, 만족되지 않고,
    상기 제2 증감 조건은, 상기 평균 데이터가 상기 제2 화소 데이터로부터 증가되고, 상기 제4 화소 데이터가 상기 평균 데이터로부터 증가된 경우, 상기 평균 데이터가 상기 제2 화소 데이터로부터 감소되고, 상기 제4 화소 데이터가 상기 평균 데이터로부터 감소된 경우, 또는 상기 평균 데이터가 상기 제2 화소 데이터로부터 감소되고, 상기 제4 화소 데이터가 상기 평균 데이터로부터 증가된 경우, 만족되고, 상기 평균 데이터가 상기 제2 화소 데이터로부터 증가되고, 상기 제4 화소 데이터가 상기 평균 데이터로부터 감소된 경우, 만족되지 않는 표시 장치.
  4. 제1 항에 있어서, 상기 제1, 제2, 제3 및 제4 화소들 각각은 NMOS 트랜지스터로 구현된 구동 트랜지스터를 포함하고,
    상기 제1 증감 조건은, 상기 평균 데이터가 상기 제1 화소 데이터로부터 증가되고, 상기 제3 화소 데이터가 상기 평균 데이터로부터 증가된 경우, 상기 평균 데이터가 상기 제1 화소 데이터로부터 감소되고, 상기 제3 화소 데이터가 상기 평균 데이터로부터 감소된 경우, 또는 상기 평균 데이터가 상기 제1 화소 데이터로부터 증가되고, 상기 제3 화소 데이터가 상기 평균 데이터로부터 감소된 경우, 만족되고, 상기 평균 데이터가 상기 제1 화소 데이터로부터 감소되고, 상기 제3 화소 데이터가 상기 평균 데이터로부터 증가된 경우, 만족되지 않고,
    상기 제2 증감 조건은, 상기 평균 데이터가 상기 제2 화소 데이터로부터 증가되고, 상기 제4 화소 데이터가 상기 평균 데이터로부터 증가된 경우, 상기 평균 데이터가 상기 제2 화소 데이터로부터 감소되고, 상기 제4 화소 데이터가 상기 평균 데이터로부터 감소된 경우, 또는 상기 평균 데이터가 상기 제2 화소 데이터로부터 증가되고, 상기 제4 화소 데이터가 상기 평균 데이터로부터 감소된 경우, 만족되고, 상기 평균 데이터가 상기 제2 화소 데이터로부터 감소되고, 상기 제4 화소 데이터가 상기 평균 데이터로부터 증가된 경우, 만족되지 않는 표시 장치.
  5. 제1 항에 있어서, 상기 디스플레이 드라이버는,
    상기 제1, 제2, 제3 및 제4 화소 데이터들 사이의 차이들이 제1 기준 차이 이상인지 여부에 대한 차이 조건을 판단하고,
    상기 차이 조건, 상기 제1 증감 조건 및 상기 제2 증감 조건이 만족된 경우, 상기 전하 공유 동작을 수행하고,
    상기 차이 조건은, 상기 제1 화소 데이터와 상기 제2 화소 데이터 사이의 제1 차이, 상기 제1 화소 데이터와 상기 제3 화소 데이터 사이의 제2 차이, 및 상기 제2 화소 데이터와 상기 제4 화소 데이터 사이의 제3 차이의 각각이 상기 제1 기준 차이 이상인 경우, 만족되고,
    상기 차이 조건은, 상기 제1 차이, 상기 제2 차이 및 상기 제3 차이 중 적어도 하나가 상기 제1 기준 차이 미만인 경우, 만족되지 않는 표시 장치.
  6. 제1 항에 있어서, 상기 디스플레이 드라이버는,
    상기 제1, 제2, 제3 및 제4 화소 데이터들이 화이트 패턴에 상응하는지 여부에 대한 화이트 패턴 조건을 판단하고,
    상기 제1 증감 조건 및 상기 제2 증감 조건이 만족되거나, 상기 화이트 패턴 조건이 만족된 경우, 상기 전하 공유 동작을 수행하고,
    상기 화이트 패턴 조건은, 상기 제1, 제2, 제3 및 제4 화소 데이터들 각각이 기준 데이터 이상이고, 상기 제1 화소 데이터와 상기 제2 화소 데이터 사이의 제1 차이, 상기 제1 화소 데이터와 상기 제3 화소 데이터 사이의 제2 차이, 및 상기 제2 화소 데이터와 상기 제4 화소 데이터 사이의 제3 차이의 각각이 제2 기준 차이 이하인 경우, 만족되고,
    상기 화이트 패턴 조건은, 상기 제1, 제2, 제3 및 제4 화소 데이터들 중 적어도 하나가 상기 기준 데이터 미만이거나, 상기 제1 차이, 상기 제2 차이 및 상기 제3 차이 중 적어도 하나가 상기 제2 기준 차이 초과인 경우, 만족되지 않는 표시 장치.
  7. 제1 항에 있어서, 상기 디스플레이 드라이버는,
    상기 제1, 제2, 제3 및 제4 데이터 전압들을 출력하는 출력 버퍼 회로;
    출력 인에이블 신호에 응답하여 상기 출력 버퍼 회로를 상기 제1 및 제2 데이터 라인들에 선택적으로 연결하는 출력 스위치 회로; 및
    전하 공유 제어 신호에 응답하여 상기 제1 및 제2 데이터 라인들을 서로 선택적으로 연결하는 전하 공유 스위치 회로를 포함하는 표시 장치.
  8. 제7 항에 있어서, 상기 디스플레이 드라이버는, 상기 제1 증감 조건 및 상기 제2 증감 조건이 만족된 경우, 로우 레벨의 상기 출력 인에이블 신호 및 하이 레벨의 상기 전하 공유 제어 신호를 생성하고,
    상기 출력 스위치 회로는 상기 로우 레벨의 상기 출력 인에이블 신호에 응답하여 상기 출력 버퍼 회로와 상기 제1 및 제2 데이터 라인들을 분리하고,
    상기 전하 공유 스위치 회로는 상기 하이 레벨의 상기 전하 공유 제어 신호에 응답하여 상기 제1 및 제2 데이터 라인들을 서로 연결하고,
    상기 전하 공유 제어 신호가 상기 하이 레벨을 가지는 구간과 상기 출력 인에이블 신호가 하이 레벨을 가지는 구간은 서로 중첩되지 않는 표시 장치.
  9. 제1 항에 있어서, 상기 표시 패널은, 홀수 번째 화소 행에서 제1 적색 화소, 제1 녹색 화소, 제1 청색 화소, 제2 녹색 화소, 제2 적색 화소, 제3 녹색 화소, 제2 청색 화소 및 제4 녹색 화소가 반복적으로 배치되고, 짝수 번째 화소 행에서 제3 청색 화소, 제5 녹색 화소, 제3 적색 화소, 제6 녹색 화소, 제4 청색 화소, 제7 녹색 화소, 제4 적색 화소 및 제8 녹색 화소가 반복적으로 배치되는 RGBG 화소 배치 구조를 가지고,
    상기 제1 화소는 상기 제1 적색 화소이고, 상기 제2 화소는 상기 제1 청색 화소이고, 상기 제3 화소는 상기 제3 청색 화소이고, 상기 제4 화소는 상기 제3 적색 화소이고, 상기 제1 데이터 라인은 상기 제1 적색 화소 및 상기 제3 청색 화소에 연결되고, 상기 제2 데이터 라인은 상기 제1 청색 화소 및 상기 제3 적색 화소에 연결되고,
    상기 표시 패널은 상기 제2 적색 화소 및 상기 제4 청색 화소에 연결된 제3 데이터 라인, 및 상기 제2 청색 화소 및 상기 제4 적색 화소에 연결된 제4 데이터 라인을 더 포함하고,
    상기 디스플레이 드라이버는 전하 공유 스위치 회로를 포함하고, 상기 전하 공유 스위치 회로는,
    제1 전하 공유 제어 신호에 응답하여 상기 제1 데이터 라인과 상기 제2 데이터 라인을 선택적으로 연결하는 제1 전하 공유 스위치;
    제2 전하 공유 제어 신호에 응답하여 상기 제1 데이터 라인과 상기 제3 데이터 라인을 선택적으로 연결하는 제2 전하 공유 스위치;
    제3 전하 공유 제어 신호에 응답하여 상기 제2 데이터 라인과 상기 제4 데이터 라인을 선택적으로 연결하는 제3 전하 공유 스위치; 및
    제4 전하 공유 제어 신호에 응답하여 상기 제3 데이터 라인과 상기 제4 데이터 라인을 선택적으로 연결하는 제4 전하 공유 스위치를 포함하는 표시 장치.
  10. 제1 데이터 라인 및 제2 데이터 라인을 포함하고, 제1 화소 행에서 상기 제1 데이터 라인에 연결된 제1 화소 및 상기 제2 데이터 라인에 연결된 제2 화소를 더 포함하고, 상기 제1 화소 행에 인접한 제2 화소 행에서 상기 제1 데이터 라인에 연결된 제3 화소 및 상기 제2 데이터 라인에 연결된 제4 화소를 더 포함하는 표시 패널;
    상기 제1, 제2, 제3 및 제4 화소들에 대한 제1, 제2, 제3 및 제4 화소 데이터들을 포함하는 영상 데이터를 수신하고, 상기 제1, 제2, 제3 및 제4 화소 데이터들에 상응하는 제1, 제2, 제3 및 제4 데이터 전압들을 출력하는 출력 버퍼 회로를 포함하는 디스플레이 드라이버; 및
    상기 출력 버퍼 회로를 상기 제1 데이터 라인 또는 상기 제2 데이터 라인에 선택적으로 연결하는 멀티플렉서를 포함하고,
    상기 디스플레이 드라이버는,
    상기 제1 화소 데이터와 상기 제2 화소 데이터의 평균 데이터를 계산하고,
    상기 제1 화소 데이터, 상기 평균 데이터 및 상기 제3 화소 데이터 사이의 제1 증감 조건, 및 상기 제2 화소 데이터, 상기 평균 데이터 및 상기 제4 화소 데이터 사이의 제2 증감 조건이 만족되는지 여부에 따라 상기 멀티플렉서를 이용하여 상기 제1 데이터 라인과 상기 제2 데이터 라인 사이의 전하 공유 동작을 선택적으로 수행하는 표시 장치.
KR1020210083625A 2021-05-13 2021-06-28 전하 공유 동작을 수행하는 표시 장치 KR20220154575A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/591,001 US11810503B2 (en) 2021-05-13 2022-02-02 Display device for performing a charge sharing operation
CN202210442867.7A CN115346479A (zh) 2021-05-13 2022-04-25 用于执行电荷共享操作的显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210061887 2021-05-13
KR1020210061887 2021-05-13

Publications (1)

Publication Number Publication Date
KR20220154575A true KR20220154575A (ko) 2022-11-22

Family

ID=84236245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210083625A KR20220154575A (ko) 2021-05-13 2021-06-28 전하 공유 동작을 수행하는 표시 장치

Country Status (1)

Country Link
KR (1) KR20220154575A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116805474A (zh) * 2023-05-25 2023-09-26 惠科股份有限公司 像素驱动方法、显示面板以及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116805474A (zh) * 2023-05-25 2023-09-26 惠科股份有限公司 像素驱动方法、显示面板以及显示装置

Similar Documents

Publication Publication Date Title
US10971077B2 (en) Organic light emitting diode display device performing low frequency driving
US20210287605A1 (en) Pixel circuit
US20210256911A1 (en) Pixel and related organic light emitting diode display device
US11574594B2 (en) Display panel of an organic light emitting diode display device, and organic light emitting diode display device including pixels differing in terms of size of at least one of a transistor and a capacitor
US11257431B2 (en) Pixel of an organic light emitting diode display device, and organic light emitting diode display device
US11521558B2 (en) Display device, and method of operating a display device
KR20200019307A (ko) 센싱 동작을 수행하는 표시 장치
CN115346479A (zh) 用于执行电荷共享操作的显示装置
KR20210149944A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
US11482181B2 (en) Display device, and method of operating a display device
US11908420B2 (en) Display apparatus having improved display quality and method of operating the same
US11869400B2 (en) Display apparatus and method of driving the same
US11721272B2 (en) Display driving integrated circuit, display device and method of operating same
KR20220154575A (ko) 전하 공유 동작을 수행하는 표시 장치
US20240046881A1 (en) Organic light emitting diode display system
US11176881B2 (en) Organic light emitting diode display device capable of performing low frequency driving, and method of operating the same
US11727864B2 (en) Pixel circuit boosted by a boost capacitor
US11600229B2 (en) Pixel and organic light emitting diode display device
US11776473B2 (en) Display device performing charge sharing
US20240021165A1 (en) Scan driver for applying a bias voltage and display device including the same
US20230298519A1 (en) Display device for low power driving and method of operating the same
US20220068194A1 (en) Display device having a variable driving frequency