CN114628413A - 一种降低触控线电容的像素结构及其制备方法 - Google Patents

一种降低触控线电容的像素结构及其制备方法 Download PDF

Info

Publication number
CN114628413A
CN114628413A CN202210368973.5A CN202210368973A CN114628413A CN 114628413 A CN114628413 A CN 114628413A CN 202210368973 A CN202210368973 A CN 202210368973A CN 114628413 A CN114628413 A CN 114628413A
Authority
CN
China
Prior art keywords
layer
metal layer
pixel
insulating layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210368973.5A
Other languages
English (en)
Inventor
张桂瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CPT Technology Group Co Ltd
Original Assignee
CPT Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CPT Technology Group Co Ltd filed Critical CPT Technology Group Co Ltd
Priority to CN202210368973.5A priority Critical patent/CN114628413A/zh
Publication of CN114628413A publication Critical patent/CN114628413A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Abstract

本发明公开一种降低触控线电容的像素结构及其制备方法，其包括基板以及由下至上依次设置在基板上的第一金属层、栅极绝缘层、半导体层、第二金属层、第一绝缘层、第三金属层、有机层、第二绝缘层、共通电极、第三绝缘层和像素电极；将有机层制备在第三金属层之后,使得作为触控线的第三层金属与共通电极之间设有有机层和第二绝缘层，有机层较厚为第二绝缘层的厚度的5~10倍，使得触控线（第三层金属）与共通电极之间的距离增大，触控线（第三层金属）与共通电极之间的电容减小，触控线（TP线）的总电容也减小。本发明触控线总电容减小了38.7%。提高触控的灵敏性。

Description

一种降低触控线电容的像素结构及其制备方法
技术领域
本发明涉及显示技术领域，尤其涉及一种降低触控线电容的像素结构及其制备方法。
背景技术
对于TIC（Touch in Panel）的产品，即触控屏线（touch panel，简称TP线）在面板上，采用三层金属的设计，即触控线用第三层金属（M3）制备。对于先前的这种设计，M3制备在有机层（Organic，简称OC）之后，如图1，Top COM与Mid COM架构的像素均适用。以Mid COM架构的像素为例。对于MID COM架构，触控线与共通电极只夹了一层绝缘层，厚度在0.2um~0.5um；对于TOP COM架构，触控线与共通电极只夹了两层绝缘层以及一层像素电极，厚度在0.4um~1um，触控线与共通电极距离太近，导致触控线与共同电极之间的电容太大。
发明内容
本发明的目的在于提供一种降低触控线电容的像素结构及其制备方法。
本发明采用的技术方案是：
一种降低触控线电容的像素结构，其包括基板以及由下至上依次设置在基板上的第一金属层、栅极绝缘层、半导体层、第二金属层、第一绝缘层、第三金属层、有机层、第二绝缘层、共通电极、第三绝缘层和像素电极；第一金属层覆盖基板上表面部分区域，第一金属层作为薄膜晶体管的栅极，即扫描线；栅极绝缘层完全覆盖第一金属层以及基板上非第一金属层覆盖区域；半导体层设置在栅极绝缘层上对应第一金属层位置，半导体层作为薄膜晶体管的沟道；半导体层上设有第二金属层，第二金属层在半导体层两侧上表面分别形成薄膜晶体管的源极和漏极，薄膜晶体管的源极即为数据线，第一绝缘层设置第二金属层上并隔离第二金属层；
第三金属层设在第一绝缘层上表面，第三金属层即为触控线；共通电极设在第二绝缘层的上表面对应第三金属层区域；
位于像素电极与第二金属层之间的第三绝缘层、第二绝缘层、有机层和第一绝缘层的竖直方向对应设置像素过孔，像素电极布置在像素过孔内并藉由像素过孔与第二金属层中作为薄膜晶体管漏极的区域接触。
进一步地，薄膜晶体管的漏极部分覆盖半导体层一侧上表面区域，薄膜晶体管的漏极的另一部分覆盖栅极绝缘层。
进一步地，栅极绝缘层的材料为氧化硅、氮化硅、氮氧化硅、氧化铝中的一种。
一种降低触控线电容的像素结构的制备方法，其包括以下步骤：
步骤1、提供基板，在基板上表面部分区域制作第一金属层；
步骤2、制作栅极绝缘层完全覆盖第一金属层以及基板上非第一金属层覆盖区域；
步骤3、在栅极绝缘层上对应第一金属层位置制作半导体层；
步骤4、在半导体层上制作第二金属层，并在第二金属层蚀刻出图案，以在半导体层两侧上表面分别形成薄膜晶体管的源极和漏极；
步骤5、在第二金属层上制作第一绝缘层，完全覆盖并隔离第二金属层，且在第一绝缘层对应薄膜晶体管的漏极位置制作像素过孔；
步骤6、在第一绝缘层上制作第三金属层；
步骤7、制作有机层覆盖在第三金属层和第一绝缘层上表面，并在有机层上显影暴露出像素过孔；
步骤8，在有机层上对应像素过孔的两侧区域制作第二绝缘层；
步骤9，在第二绝缘层上表面对应第三金属层区域制作共通电极；
步骤10，在像素过孔的两侧区域制作第三绝缘层，第三绝缘层层叠于第二绝缘层上并覆盖共通电极；
步骤11，在像素过孔内制作像素电极，像素电极部分穿过像素过孔与第二金属层中作为薄膜晶体管漏极的区域接触。
进一步地，第一绝缘层的材料采用氧化硅(SiOx)或氮化硅(SiNx)或二者的组合。
进一步地，步骤8中第二绝缘层对应像素过孔的两侧部分覆盖在第一绝缘层上。
一种降低触控线电容的像素结构，其包括基板以及由下至上依次设置在基板上的第一金属层、栅极绝缘层、半导体层、第二金属层、第一绝缘层、第三金属层、第二绝缘层、有机层、共通电极、第三绝缘层和像素电极；第一金属层覆盖基板上表面部分区域，第一金属层作为薄膜晶体管的栅极，即扫描线；栅极绝缘层完全覆盖第一金属层以及基板上非第一金属层覆盖区域；半导体层设置在栅极绝缘层上对应第一金属层位置，半导体层作为薄膜晶体管的沟道；半导体层上设有第二金属层，第二金属层在半导体层两侧上表面分别形成薄膜晶体管的源极和漏极，薄膜晶体管的源极即为数据线，第一绝缘层设置第二金属层上并隔离第二金属层；
第三金属层设在第一绝缘层上表面，第三金属层即为触控线；共通电极设在有机层上表面对应第三金属层区域；
位于像素电极与第二金属层之间的第三绝缘层、第二绝缘层、有机层和第一绝缘层的竖直方向对应设置像素过孔，像素电极布置在像素过孔内并藉由像素过孔与第二金属层中作为薄膜晶体管漏极的区域接触。
进一步地，薄膜晶体管的漏极部分覆盖半导体层一侧上表面区域，薄膜晶体管的漏极的另一部分覆盖栅极绝缘层。
进一步地，栅极绝缘层的材料为氧化硅、氮化硅、氮氧化硅、氧化铝中的一种。
一种降低触控线电容的像素结构的制备方法，其包括以下步骤：
步骤1、提供基板，在基板上表面部分区域制作第一金属层；
步骤2、制作栅极绝缘层完全覆盖第一金属层以及基板上非第一金属层覆盖区域；
步骤3、在栅极绝缘层上对应第一金属层位置制作半导体层；
步骤4、在半导体层上制作第二金属层，并在第二金属层蚀刻出图案，以在半导体层两侧上表面分别形成薄膜晶体管的源极和漏极；
步骤5、在第二金属层上制作第一绝缘层，完全覆盖并隔离第二金属层，且在第一绝缘层对应薄膜晶体管的漏极位置制作像素过孔；
步骤6、在第一绝缘层上制作第三金属层；
步骤7、制作第二绝缘层覆盖在第三金属层和第一绝缘层上表面；
步骤8、第二绝缘层上制作有机层，并在有机层上显影暴露出像素过孔；
步骤9，在有机层上表面对应第三金属层区域制作共通电极；
步骤10，在像素过孔的两侧区域制作第三绝缘层，第三绝缘层层叠于有机层上并覆盖共通电极；
步骤11，在像素过孔内制作像素电极，像素电极部分穿过像素过孔与第二金属层中作为薄膜晶体管漏极的区域接触。
进一步地，第一绝缘层的材料采用氧化硅(SiOx)或氮化硅(SiNx)或二者的组合。
进一步地，步骤10中第三绝缘层对应像素过孔的两侧部分覆盖在第二绝缘层上。
本发明采用以上技术方案，互换有机层与第三金属层的制程顺序，将有机层制备在第三金属层之后,使得触控线与共通电极之间增加一层有机层，并且有机层一般较厚，在2um左右，绝缘层的厚度一般在0.2~0.5um,有机层厚度为一层绝缘层的5~10倍。这样使得触控线与共通电极之间的距离增大，触控线与共通电极之间的电容减小，触控线的总电容也减小。
附图说明
以下结合附图和具体实施方式对本发明做进一步详细说明；
图1为现有技术的像素结构剖面结构示意图；
图2为本发明实施例1的像素结构剖面示意图；
图3为本发明实施例2的像素结构剖面示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图对本申请实施例中的技术方案进行清楚、完整地描述。
实施例1：如图2所示，本发明公开了一种降低触控线电容的像素结构，其包括基板以及由下至上依次设置在基板1上的第一金属层2、栅极绝缘层3、半导体层4、第二金属层、第一绝缘层7、第三金属层9、有机层8、第二绝缘层10、共通电极11、第三绝缘层12和像素电极13；第一金属层2覆盖基板1上表面部分区域，第一金属层2作为薄膜晶体管的栅极，即扫描线；栅极绝缘层3完全覆盖第一金属层2以及基板1上非第一金属层2覆盖区域；半导体层4设置在栅极绝缘层3上对应第一金属层2位置，半导体层4作为薄膜晶体管的沟道；半导体层4上设有第二金属层，第二金属层在半导体层4两侧上表面分别形成薄膜晶体管的源极5和漏极6，薄膜晶体管的源极5即为数据线，第一绝缘层7设置第二金属层上并隔离第二金属层；
第三金属层9设在第一绝缘层7上表面，第三金属层9即为触控线；共通电极11设在第二绝缘层10的上表面对应第三金属层9区域。
位于像素电极13与第二金属层之间的第三绝缘层12、第二绝缘层10、有机层8和第一绝缘层7的竖直方向对应设置像素过孔，像素电极13布置在像素过孔内并藉由像素过孔与第二金属层中作为薄膜晶体管漏极6的区域接触。
进一步地，薄膜晶体管的漏极6部分覆盖半导体层4一侧上表面区域，薄膜晶体管的漏极6的另一部分覆盖栅极绝缘层3。
进一步地，栅极绝缘层3的材料为氧化硅、氮化硅、氮氧化硅、氧化铝中的一种。
一种降低触控线电容的像素结构的制备方法，其包括以下步骤：
步骤1、提供基板1，在基板1上表面部分区域制作第一金属层2；
步骤2、制作栅极绝缘层3完全覆盖第一金属层2以及基板1上非第一金属层2覆盖区域；
步骤3、在栅极绝缘层3上对应第一金属层2位置制作半导体层4；
步骤4、在半导体层4上制作第二金属层，并在第二金属层蚀刻出图案，以在半导体层4两侧上表面分别形成薄膜晶体管的源极5和漏极6；
步骤5、在第二金属层上制作第一绝缘层7，完全覆盖并隔离第二金属层，且在第一绝缘层7对应薄膜晶体管的漏极6位置制作像素过孔；
步骤6、在第一绝缘层7上制作第三金属层9；
步骤7、制作有机层8覆盖在第三金属层9和第一绝缘层7上表面，并在有机层8上显影暴露出像素过孔；
步骤8，在有机层8上对应像素过孔的两侧区域制作第二绝缘层10；
步骤9，在第二绝缘层10上表面对应第三金属层9区域制作共通电极11；
步骤10，在像素过孔的两侧区域制作第三绝缘层12，第三绝缘层12层叠于第二绝缘层10上并覆盖共通电极11；
步骤11，在像素过孔内制作像素电极，像素电极部分穿过像素过孔与第二金属层中作为薄膜晶体管漏极6的区域接触。
进一步地，第一绝缘层7的材料采用氧化硅(SiOx)或氮化硅(SiNx)或二者的组合。
进一步地，步骤8中第二绝缘层10对应像素过孔的两侧部分覆盖在第一绝缘层7上。
实施例2：如图3所示，一种降低触控线电容的像素结构，其包括基板1以及由下至上依次设置在基板1上的第一金属层2、栅极绝缘层3、半导体层4、第二金属层、第一绝缘层7、第三金属层9、第二绝缘层10、有机层8、共通电极11、第三绝缘层12和像素电极13；第一金属层2覆盖基板1上表面部分区域，第一金属层2作为薄膜晶体管的栅极，即扫描线；栅极绝缘层3完全覆盖第一金属层2以及基板1上非第一金属层2覆盖区域；半导体层4设置在栅极绝缘层3上对应第一金属层2位置，半导体层4作为薄膜晶体管的沟道；半导体层4上设有第二金属层，第二金属层在半导体层4两侧上表面分别形成薄膜晶体管的源极5和漏极6，薄膜晶体管的源极即为数据线，第一绝缘层7设置第二金属层上并隔离第二金属层；
第三金属层9设在第一绝缘层7上表面对应薄膜晶体管的源极5区域，第三金属层9即为触控线；共通电极11设在有机层8上表面对应第三金属层9区域；
位于像素电极13与第二金属层之间的第三绝缘层12、第二绝缘层10、有机层8和第一绝缘层7的竖直方向对应设置像素过孔，像素电极13布置在像素过孔内并藉由像素过孔与第二金属层中作为薄膜晶体管漏极6的区域接触。实现像素电极13与薄膜晶体管的漏极6连接。
进一步地，薄膜晶体管的漏极6部分覆盖半导体层4一侧上表面区域，薄膜晶体管的漏极6的另一部分覆盖栅极绝缘层3。
进一步地，栅极绝缘层3的材料为氧化硅、氮化硅、氮氧化硅、氧化铝中的一种。
一种降低触控线电容的像素结构的制备方法，其包括以下步骤：
步骤1、提供基板1，在基板1上表面部分区域制作第一金属层2；
步骤2、制作栅极绝缘层3完全覆盖第一金属层2以及基板1上非第一金属层2覆盖区域；
步骤3、在栅极绝缘层3上对应第一金属层2位置制作半导体层4；
步骤4、在半导体层4上制作第二金属层，并在第二金属层蚀刻出图案，以在半导体层4两侧上表面分别形成薄膜晶体管的源极5和漏极6；
步骤5、在第二金属层上制作第一绝缘层7，完全覆盖并隔离第二金属层，且在第一绝缘层7对应薄膜晶体管的漏极6位置制作像素过孔；
步骤6、在第一绝缘层7上制作第三金属层9；
步骤7、制作第二绝缘层10覆盖在第三金属层9和第一绝缘层7上表面；
步骤8、第二绝缘层10上制作有机层8，并在有机层8上显影暴露出像素过孔；
步骤9，在有机层8上表面对应第三金属层9区域制作共通电极11；
步骤10，在像素过孔的两侧区域制作第三绝缘层12，第三绝缘层12层叠于有机层8上并覆盖共通电极11；
步骤11，在像素过孔内制作像素电极，像素电极部分穿过像素过孔与第二金属层中作为薄膜晶体管漏极6的区域接触。
进一步地，第一绝缘层7的材料采用氧化硅(SiOx)或氮化硅(SiNx)或二者的组合。
进一步地，步骤10中第三绝缘层12对应像素过孔的两侧部分覆盖在第二绝缘层10上。
本发明对于TIC（Touch in Panel）的产品，即触控屏线（touch panel，简称TP线）在面板上，采用三层金属的设计，即触控线用第三层金属制备的架构。Top COM与Mid COM架构的像素均适用。以11吋面板为例，本发明相对于先前例的触控线总电容减小了38.7%。可提高触控的灵敏性。
本发明采用以上技术方案中，互换有机层8与第三金属层M3的制程顺序，将有机层8制备在第三金属层之后,使得触控线与共通电极11之间增加一层有机层8，并且有机层8一般较厚，在2μm左右，绝缘层的厚度一般在0.2~0.5μm,有机层8厚度为一层绝缘层的5~10倍，厚度在2.2~2.5μm，这样使得触控线与共通电极11之间的距离增大，触控线与共通电极11之间的电容减小，触控线的总电容也减小。
显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

Claims (10)

1.一种降低触控线电容的像素结构，其特征在于：其包括基板以及由下至上依次设置在基板上的第一金属层、栅极绝缘层、半导体层、第二金属层、第一绝缘层、第三金属层、有机层、第二绝缘层、共通电极、第三绝缘层和像素电极；第一金属层覆盖基板上表面部分区域，第一金属层作为薄膜晶体管的栅极，即扫描线；栅极绝缘层完全覆盖第一金属层以及基板上非第一金属层覆盖区域；半导体层设置在栅极绝缘层上对应第一金属层位置，半导体层作为薄膜晶体管的沟道；半导体层上设有第二金属层，第二金属层在半导体层两侧上表面分别形成薄膜晶体管的源极和漏极，薄膜晶体管的源极即为数据线，第一绝缘层设置第二金属层上并隔离第二金属层；
第三金属层设在第一绝缘层上表面，第三金属层即为触控线；共通电极设在第二绝缘层的上表面对应第三金属层区域；
位于像素电极与第二金属层之间的第三绝缘层、第二绝缘层、有机层和第一绝缘层的竖直方向对应设置像素过孔，像素电极布置在像素过孔内并藉由像素过孔与第二金属层中作为薄膜晶体管漏极的区域接触。
2.根据权利要求1所述的一种降低触控线电容的像素结构，其特征在于：薄膜晶体管的漏极部分覆盖半导体层一侧上表面区域，薄膜晶体管的漏极的另一部分覆盖栅极绝缘层。
3.根据权利要求1所述的一种降低触控线电容的像素结构，其特征在于：栅极绝缘层的材料为氧化硅、氮化硅、氮氧化硅、氧化铝中的一种。
4.一种降低触控线电容的像素结构的制备方法，采用权利要求1至3任一项所述的一种降低触控线电容的像素结构，其特征在于：方法包括以下步骤：
步骤1、提供基板，在基板上表面部分区域制作第一金属层；
步骤2、制作栅极绝缘层完全覆盖第一金属层以及基板上非第一金属层覆盖区域；
步骤3、在栅极绝缘层上对应第一金属层位置制作半导体层；
步骤4、在半导体层上制作第二金属层，并在第二金属层蚀刻出图案，以在半导体层两侧上表面分别形成薄膜晶体管的源极和漏极；
步骤5、在第二金属层上制作第一绝缘层，完全覆盖并隔离第二金属层，且在第一绝缘层对应薄膜晶体管的漏极位置制作像素过孔；
步骤6、在第一绝缘层上制作第三金属层；
步骤7、制作有机层覆盖在第三金属层和第一绝缘层上表面，并在有机层上显影暴露出像素过孔；
步骤8，在有机层上对应像素过孔的两侧区域制作第二绝缘层；
步骤9，在第二绝缘层上表面对应第三金属层区域制作共通电极；
步骤10，在像素过孔的两侧区域制作第三绝缘层，第三绝缘层层叠于第二绝缘层上并覆盖共通电极；
步骤11，在像素过孔内制作像素电极，像素电极部分穿过像素过孔与第二金属层中作为薄膜晶体管漏极的区域接触。
5.根据权利要求4所述的一种降低触控线电容的像素结构的制备方法，其特征在于：步骤8中第二绝缘层对应像素过孔的两侧部分覆盖在第一绝缘层上。
6.一种降低触控线电容的像素结构，其特征在于：其包括基板以及由下至上依次设置在基板上的第一金属层、栅极绝缘层、半导体层、第二金属层、第一绝缘层、第三金属层、第二绝缘层、有机层、共通电极、第三绝缘层和像素电极；第一金属层覆盖基板上表面部分区域，第一金属层作为薄膜晶体管的栅极，即扫描线；栅极绝缘层完全覆盖第一金属层以及基板上非第一金属层覆盖区域；半导体层设置在栅极绝缘层上对应第一金属层位置，半导体层作为薄膜晶体管的沟道；半导体层上设有第二金属层，第二金属层在半导体层两侧上表面分别形成薄膜晶体管的源极和漏极，薄膜晶体管的源极即为数据线，第一绝缘层设置第二金属层上并隔离第二金属层；
第三金属层设在第一绝缘层上表面，第三金属层即为触控线；共通电极设在有机层上表面对应第三金属层区域；
位于像素电极与第二金属层之间的第三绝缘层、第二绝缘层、有机层和第一绝缘层的竖直方向对应设置像素过孔，像素电极布置在像素过孔内并藉由像素过孔与第二金属层中作为薄膜晶体管漏极的区域接触。
7.根据权利要求6所述的一种降低触控线电容的像素结构，其特征在于：薄膜晶体管的漏极部分覆盖半导体层一侧上表面区域，薄膜晶体管的漏极的另一部分覆盖栅极绝缘层。
8.根据权利要求6所述的一种降低触控线电容的像素结构，其特征在于：栅极绝缘层的材料为氧化硅、氮化硅、氮氧化硅、氧化铝中的一种。
9.一种降低触控线电容的像素结构的制备方法，采用权利要求6至8任一项所述的一种降低触控线电容的像素结构，其特征在于：方法包括以下步骤：
步骤1、提供基板，在基板上表面部分区域制作第一金属层；
步骤2、制作栅极绝缘层完全覆盖第一金属层以及基板上非第一金属层覆盖区域；
步骤3、在栅极绝缘层上对应第一金属层位置制作半导体层；
步骤4、在半导体层上制作第二金属层，并在第二金属层蚀刻出图案，以在半导体层两侧上表面分别形成薄膜晶体管的源极和漏极；
步骤5、在第二金属层上制作第一绝缘层，完全覆盖并隔离第二金属层，且在第一绝缘层对应薄膜晶体管的漏极位置制作像素过孔；
步骤6、在第一绝缘层上制作第三金属层；
步骤7、制作第二绝缘层覆盖在第三金属层和第一绝缘层上表面；
步骤8、第二绝缘层上制作有机层，并在有机层上显影暴露出像素过孔；
步骤9，在有机层上表面对应第三金属层区域制作共通电极；
步骤10，在像素过孔的两侧区域制作第三绝缘层，第三绝缘层层叠于有机层上并覆盖共通电极；
步骤11，在像素过孔内制作像素电极，像素电极部分穿过像素过孔与第二金属层中作为薄膜晶体管漏极的区域接触。
10.根据权利要求9所述的一种降低触控线电容的像素结构的制备方法，其特征在于：步骤10中第三绝缘层对应像素过孔的两侧部分覆盖在第二绝缘层上。
CN202210368973.5A 2022-04-08 2022-04-08 一种降低触控线电容的像素结构及其制备方法 Pending CN114628413A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210368973.5A CN114628413A (zh) 2022-04-08 2022-04-08 一种降低触控线电容的像素结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210368973.5A CN114628413A (zh) 2022-04-08 2022-04-08 一种降低触控线电容的像素结构及其制备方法

Publications (1)

Publication Number Publication Date
CN114628413A true CN114628413A (zh) 2022-06-14

Family

ID=81905791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210368973.5A Pending CN114628413A (zh) 2022-04-08 2022-04-08 一种降低触控线电容的像素结构及其制备方法

Country Status (1)

Country Link
CN (1) CN114628413A (zh)

Similar Documents

Publication Publication Date Title
CN109920818B (zh) 显示面板及其制造方法、显示装置
CN110212113B (zh) 电致发光显示基板及其制备方法、电致发光显示装置
US11271187B2 (en) Array substrate, OLED display panel and display device
KR20110119963A (ko) 반도체 장치 및 그 제조 방법
JP2000162646A (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
TWI406420B (zh) 主動矩陣基板、顯示裝置及主動矩陣基板之製造方法
CN110137222B (zh) 显示面板及显示装置
WO2018209761A1 (zh) 阵列基板及其制造方法、液晶显示面板
CN112563308B (zh) 显示基板及其制备方法、显示装置
CN113471257B (zh) 显示面板及移动终端
US11385732B2 (en) Array substrate, manufacturing method thereof, touch display panel and touch display device
CN109427848B (zh) Oled显示面板及其制备方法、oled显示装置
US11133488B2 (en) Display substrate, display apparatus, and method of fabricating display substrate having enclosure ring in buffer area
US20200403179A1 (en) Oled display panel and oled display device
CN113835557B (zh) 显示面板及其制造方法
WO2024001430A1 (zh) 显示面板及显示装置
CN114628413A (zh) 一种降低触控线电容的像素结构及其制备方法
WO2024036766A1 (zh) 阵列基板及显示面板
CN217114392U (zh) 一种降低触控线电容的像素结构
CN115275044B (zh) 显示面板
US20040160544A1 (en) Multilayer storage capacitors for a liquid crystal display panel and the method for fabricating the same
KR100903791B1 (ko) 표시 장치와 그 제조 방법
CN112992951A (zh) 显示面板及其制备方法、显示装置
JPH11218782A (ja) アクティブマトリックス型液晶表示装置
TWI443811B (zh) 光電元件、顯示單元及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination