CN114627915A - 使用芯片启用引脚进行状态检查 - Google Patents

使用芯片启用引脚进行状态检查 Download PDF

Info

Publication number
CN114627915A
CN114627915A CN202111497208.5A CN202111497208A CN114627915A CN 114627915 A CN114627915 A CN 114627915A CN 202111497208 A CN202111497208 A CN 202111497208A CN 114627915 A CN114627915 A CN 114627915A
Authority
CN
China
Prior art keywords
memory device
pin
voltage
state
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111497208.5A
Other languages
English (en)
Inventor
金哲凡
M·A·赫尔姆
Y·温博格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114627915A publication Critical patent/CN114627915A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本申请涉及使用芯片启用引脚进行状态检查。设备可包含：存储器装置；引脚，其与所述存储器装置耦合；以及驱动器，其与所述引脚耦合且配置成基于所述存储器装置的状态而将所述引脚偏置到第一电压或第二电压。所述状态可指示例如所述存储器装置是否可用于接收命令。所述驱动器可基于所述存储器装置的指示所述存储器装置忙碌的第一状态而将所述引脚偏置到第一电压。另外或替代地，所述驱动器可基于所述存储器装置的指示所述存储器装置可用于接收所述命令的第二状态而将所述引脚偏置到第二电压。在一些情况下，所述引脚可为芯片启用引脚的实例。

Description

使用芯片启用引脚进行状态检查
交叉引用
本专利申请案主张金(Kim)等人2020年12月10日提交的标题为“使用芯片启用引脚进行状态检查(STATUS CHECK USING CHIP ENABLE PIN)”的美国专利申请案第17/117,933号的优先权，所述申请案转让给本受让人，且明确地以全文引用的方式并入本文中。
技术领域
技术领域涉及使用芯片启用引脚进行状态检查。
背景技术
存储器装置广泛用以将信息存储于例如计算机、无线通信装置、摄影机、数字显示器和类似物的各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。举例来说，二进制存储器单元可编程为常常对应于逻辑1或逻辑0的两个支持状态中的一个。在一些实例中，单个存储器单元可支持两个以上可能状态，可由存储器单元存储所述两个可能状态中的任一个。为了存取由存储器装置存储的信息，组件可读取或感测存储器装置内的一或多个存储器单元的状态。为了存储信息，组件可将存储器装置内的一或多个存储器单元写入或编程到对应状态。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、3维交叉点存储器(3D交叉点)、“或非”(NOR)和“与非”(NAND)存储器装置等。存储器装置可为易失性或非易失性的。除非由外部电源周期性更新，否则易失性存储器单元(例如，DRAM单元)可随时间推移而丢失其编程状态。非易失性存储器单元(例如，NAND存储器单元)即使在不存在外部电源的情况下仍可在很长一段时间内维持其编程状态。
发明内容
描述一种设备。设备可包含：存储器装置；引脚，其与存储器装置耦合且配置成接收用于存储器装置的芯片启用信号；和驱动器，其与引脚耦合且配置成至少部分地基于存储器装置的状态而将引脚偏置到第一电压或第二电压，所述状态指示存储器装置是否可用于接收命令。
描述另一种设备。设备可包含：存储器装置；引脚，其与存储器装置耦合且配置成接收用于存储器装置的芯片启用信号；和控制器，其与存储器装置和引脚耦合，其中控制器可操作以使得设备进行以下操作：至少部分地基于接收芯片启用信号而确定存储器装置的状态，所述状态指示存储器装置是否可用于接收命令；且至少部分地基于确定存储器装置的状态而将引脚偏置到电压。
描述一种由存储器装置进行的方法。方法可包含：经由配置成接收芯片启用信号的引脚来接收芯片启用信号；至少部分地基于接收芯片启用信号而确定存储器装置的状态，所述状态指示存储器装置是否可用于接收命令；和至少部分地基于确定存储器装置的状态而将引脚偏置到指示状态的电压。
描述另一种设备。设备可包含：存储器装置；引脚，其与存储器装置耦合；和驱动器，其与引脚耦合且配置成至少部分地基于存储器装置的状态而将引脚偏置到第一电压或第二电压，所述状态指示存储器装置是否可用于接收命令。
附图说明
图1说明根据本文所公开的实例的支持使用芯片启用引脚进行状态检查的系统的实例。
图2说明根据本文所公开的实例的支持使用芯片启用引脚进行状态检查的系统的实例。
图3说明根据本文所公开的实例的支持使用芯片启用引脚进行状态检查的过程流程的实例。
图4展示根据本文所公开的实例的支持使用芯片启用引脚进行状态检查的存储器装置的框图。
图5展示说明根据本文所公开的实例的支持使用芯片启用引脚进行状态检查的一或多种方法的流程图。
具体实施方式
存储器装置可提供指示关于存储器装置的信息的一或多个状态。举例来说，状态(例如，就绪/忙碌(R/B)状态、合格/不合格状态或一些其他状态)可指示存储器装置是否可用于接收命令(例如，来自主机装置)。在一些情况下，与存储器装置(例如，主机装置、控制器或一些其他装置)耦合的装置可轮询存储器装置(例如，经由轮询命令)以确定存储器装置的状态。在一些情况下，装置可周期性地且盲目地轮询存储器装置，直到状态(例如，就绪状态)指示存储器装置就绪(即，可用于接收命令)。然而，由于周期性地轮询存储器装置，故在当存储器装置变得就绪时与当装置已知存储器装置就绪时之间可存在延迟，由此增加与存储器装置通信的等待时间。此外，轮询存储器装置可增加与存储器装置通信的开销和等待时间，且由于发送、处理和响应轮询命令而降低总线利用效率。在一些其它情况下，存储器装置可包含专用于传送存储器装置的R/B状态的额外引脚，但额外引脚可增加存储器装置的成本，且在一些情况下，可能无法在不轮询命令的情况下指示存储器装置的个别存储器管芯的R/B状态。
本文描述通过使用引脚用信号发出状态来确定存储器装置的状态的技术、系统和装置，所述引脚配置成还传送其他信息(例如，芯片启用引脚)。在一些情况下，电路可在不使用轮询命令或将引脚添加到存储器装置的情况下来确定存储器装置的状态。举例来说，存储器装置可与引脚耦合，所述引脚配置成接收用于存储器装置的芯片启用(CE)信号。驱动器可与引脚耦合且配置成基于存储器装置的状态而将引脚偏置到电压。举例来说，如果存储器装置忙碌(即，不可用于接收命令)，那么驱动器可将引脚偏置到指示存储器装置忙碌的第一电压。如果存储器装置就绪，那么驱动器可将引脚偏置到指示存储器装置就绪的第二电压。与引脚耦合的电路(例如，包含于主机装置、控制器或一些其他组件中)可配置成监测引脚(例如，引脚的电压、引脚的电流)以确定存储器装置的状态。因此，当存储器装置变得就绪时，驱动器可将引脚偏置到第二电压，且电路可确定存储器装置的就绪状态。这一方法可使得电路能够用比使用轮询以确定存储器装置的状态的一些配置更少的等待时间来检测存储器装置何时从忙碌转变到就绪。这种技术、系统和装置可改良与状态信令相关的等待时间、开销、成本和其它优势。
首先在如参考图1到2所描述的系统、装置和电路的上下文中描述本公开的特征。在如参考图3所描述的过程流程的上下文中描述本公开的特征。通过如参考图4和5所描述的关于使用芯片启用引脚进行状态检查的设备图和流程图进一步说明且参考所述设备图和流程图进一步说明本公开的这些和其它特征。
图1为根据本文所公开的实例的支持使用芯片启用引脚进行状态检查的系统100的实例。系统100包含与存储器系统110耦合的主机系统105。
存储器系统110可为或包含任何装置或装置的集合，其中装置或装置的集合包含至少一个存储器阵列。举例来说，存储器系统110可为或包含通用快闪存储(UFS)装置、嵌入式多媒体控制器(eMMC)装置、快闪装置、通用串行总线(USB)快闪装置、安全数字(SD)卡、固态驱动器(SSD)、硬盘驱动器(HDD)、双列直插式存储器模块(DIMM)、小型外形DIMM(SO-DIMM)，或非易失性DIMM(NVDIMM)，以及其它可能性。
系统100可包含于计算装置中，所述计算装置例如台式计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如，飞机、无人机、火车、汽车或其它运输工具)、具有物联网(IoT)功能的装置、嵌入式计算机(例如，交通工具、工业设备或联网商业装置中包含的嵌入式计算机)，或包含存储器和处理装置的任何其它计算装置。
系统100可包含可与存储器系统110耦合的主机系统105。在一些实例中，这一耦合可包含与主机系统控制器106的接口，所述主机系统控制器106可为配置成使得主机系统105根据如本文所描述的实例进行各种操作的控制组件的实例。主机系统105可包含一或多个装置，且在一些情况下，可包含处理器芯片组和由处理器芯片组进行的软件堆叠。举例来说，主机系统105可包含配置成用于与存储器系统110或其中的装置通信的应用程序。处理器芯片组可包含一或多个核心、一或多个高速缓存器(例如，在主机系统105本地的或包含在所述主机系统中的存储器)、存储器控制器(例如，NVDIMM控制器)和存储协议控制器(例如，PCIe控制器、串行高级技术附件(SATA)控制器)。主机系统105可使用存储器系统110，例如，将数据写入到存储器系统110且从存储器系统110读取数据。尽管在图1中展示一个存储器系统110，但主机系统105可与任何数量的存储器系统110耦合。
主机系统105可经由至少一个物理主机接口与存储器系统110耦合。在一些情况下，主机系统105和存储器系统110可配置成使用相关联协议经由物理主机接口通信(例如，以在存储器系统110与主机系统105之间交换或以其它方式传送控制、地址、数据和其它信号)。物理主机接口的实例可包含但不限于SATA接口、UFS接口、eMMC接口、外围组件互连高速(PCIe)接口、USB接口、光纤通道接口、小型计算机系统接口(SCSI)、串行附接SCSI(SAS)、双数据速率(DDR)接口、DIMM接口(例如，支持DDR的DIMM套接接口)、开放NAND快闪接口(ONFI)和低功率双数据速率(LPDDR)接口。在一些实例中，一或多个这种接口可包含于主机系统105的主机系统控制器106与存储器系统110的存储器系统控制器115中或以其它方式在其间得到支持。在一些实例中，主机系统105可经由用于包含于存储器系统110中的每个存储器装置130的相应物理主机接口，或经由用于包含于存储器系统110中的每种类型的存储器装置130的相应物理主机接口与存储器系统110耦合(例如，主机系统控制器106可与存储器系统控制器115耦合)。
存储器系统110可包含存储器系统控制器115和一或多个存储器装置130。存储器装置130可包含任何类型的存储器单元(例如，非易失性存储器单元、易失性存储器单元，或其任何组合)的一或多个存储器阵列。尽管在图1的实例中展示两个存储器装置130-a和130-b，但存储器系统110可包含任何数量的存储器装置130。此外，其中存储器系统110包含一个以上存储器装置130，存储器系统110内的不同存储器装置130可包含相同或不同类型的存储器单元。
存储器系统控制器115可与主机系统105耦合且与主机系统105通信(例如，经由物理主机接口)，且可为配置成使得存储器系统110根据如本文所描述的实例进行各种操作的控制组件的实例。存储器系统控制器115还可与存储器装置130耦合且通信以在存储器装置130处进行一般可称为存取操作的操作，例如读取数据、写入数据、擦除数据，或更新数据，和其它这种操作。在一些情况下，存储器系统控制器115可从主机系统105接收命令且与一或多个存储器装置130通信以执行这种命令(例如，在一或多个存储器装置130内的存储器阵列处)。举例来说，存储器系统控制器115可接收来自主机系统105的命令或操作，且可将命令或操作转换成指令或适当的命令以实现对存储器装置130的所要存取。且在一些情况下，存储器系统控制器115可与主机系统105和与一或多个存储器装置130交换数据(例如，响应于或以其它方式结合来自主机系统105的命令)。举例来说，存储器系统控制器115可将与存储器装置130相关联的响应(例如，数据包或其它信号)转换成用于主机系统105的对应信号。
存储器系统控制器115可配置以用于与存储器装置130相关联的其它操作。举例来说，存储器系统控制器115可执行或管理操作，例如，耗损均衡操作、垃圾收集操作、例如错误检测操作或错误校正操作的错误控制操作、加密操作、高速缓存操作、媒体管理操作、后台更新、健康监测，和与来自主机系统105的命令相关联的逻辑地址(例如，逻辑块地址(LBA))与同存储器装置130内的存储器单元相关联的物理地址(例如，物理块地址)之间的地址转换。
存储器系统控制器115可包含硬件，例如一或多个集成电路或离散组件、缓冲存储器，或其组合。硬件可包含具有专用(例如，硬译码)逻辑的电路，以进行本文中属于存储器系统控制器115的操作。存储器系统控制器115可为或包含微控制器、专用逻辑电路(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)、数字信号处理器(DSP))，或任何其它合适的处理器或处理电路。
存储器系统控制器115还可包含本地存储器120。在一些情况下，本地存储器120可包含只读存储器(ROM)或其它存储器，其可存储可由存储器系统控制器115执行的操作代码(例如，可执行指令)以进行本文中属于存储器系统控制器115的功能。在一些情况下，本地存储器120可另外或替代地包含静态随机存取存储器(SRAM)或其它存储器，其可由存储器系统控制器115用于例如与本文中属于存储器系统控制器115的功能有关的内部存储或运算。另外或替代地，本地存储器120可充当用于存储器系统控制器115的高速缓存。举例来说，当从存储器装置130读取或写入到存储器装置130时，数据可存储于本地存储器120中，且所述数据可在本地存储器120内可用于由主机系统105根据高速缓存策略(例如，以相对于存储器装置130的减少的等待时间)的后续检索或操纵(例如，更新)。
尽管图1中的存储器系统110的实例已说明为包含存储器系统控制器115，但在一些情况下，存储器系统110可不包含存储器系统控制器115。举例来说，存储器系统110可另外或替代地依赖于外部控制器(例如，由主机系统105实施)或可分别在存储器装置130内部的一或多个本地控制器135，以进行本文中属于存储器系统控制器115的功能。一般来说，本文中属于存储器系统控制器115的一或多个功能可在一些情况下改为由主机系统105、本地控制器135或其任何组合进行。在一些情况下，至少部分由存储器系统控制器115管理的存储器装置130可称为受管理存储器装置。受管理存储器装置的实例为受管理NAND(MNAND)装置。
存储器装置130可包含非易失性存储器单元的一或多个阵列。举例来说，存储器装置130可包含NAND(例如，NAND快闪)存储器、ROM、相变存储器(PCM)、自选存储器、其它硫族化物类的存储器、铁电RAM(FeRAM)、磁性RAM(MRAM)、NOR(例如，NOR快闪)存储器、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻式随机存取存储器(RRAM)、氧化物类RRAM(OxRAM)和电可擦除可编程ROM(EEPROM)。另外或替代地，存储器装置130可包含易失性存储器单元的一或多个阵列。举例来说，存储器装置130可包含随机存取存储器(RAM)存储器单元，例如动态RAM(DRAM)存储器单元和同步DRAM(SDRAM)存储器单元。
在一些实例中，存储器装置130可分别包含本地控制器135(例如，处于同一管芯上或同一封装内)，所述本地控制器135可在存储器装置130的一或多个存储器单元上执行操作。本地控制器135可结合存储器系统控制器115操作，或可进行本文中属于存储器系统控制器115的一或多个功能。
在一些情况下，存储器装置130可为或包含NAND装置(例如，NAND快闪装置)。存储器装置130可为或包含存储器管芯160。举例来说，在一些情况下，存储器装置130可为包含一或多个管芯160的封装。在一些实例中，管芯160可为从晶片切割的一块电子级半导体(例如，从硅晶片切割的硅管芯)。每个管芯160可包含一或多个平面165，且每个平面165可包含相应块170的集，其中每个块170可包含相应页175的集，且每个页175可包含存储器单元集。
在一些情况下，NAND存储器装置130可包含配置成各自存储一个信息位的存储器单元，其可称为单层级单元(SLC)。另外或替代地，NAND存储器装置130可包含配置成各自存储多个信息位的存储器单元，如果配置成各自存储两个信息位，那么其可称为多层级单元(MLC)，如果配置成各自存储三个信息位，那么其可称为三层级单元(TLC)，如果配置成各自存储四个信息位，那么其可称为四层级单元(QLC)，或更一般地称为多层级存储器单元。多层级存储器单元可相对于SLC存储器单元提供更大的存储密度，但在一些情况下，可涉及用于支持电路系统的更窄读取或写入容限或更大复杂性。
在一些情况下，平面165可指块170的群组，且在一些情况下，可在不同平面165内发生并行操作。举例来说，可对不同块170内的存储器单元进行并行操作，只要不同块170处于不同平面165中即可。在一些情况下，在不同平面165中进行并行操作可受制于一或多个限制，例如对不同页175内的存储器单元进行相同操作，所述存储器单元在其相应平面165内具有相同页地址(例如，关于命令解码、页地址解码电路系统，及跨越平面165共享的其它电路)。
在一些情况下，块170可包含组织成行(页175)和列(例如串，未展示)的存储器单元。举例来说，同一页面175中的存储器单元可共享共同字线(例如，与其耦合)，且同一串中的存储器单元可共享共同数字线(其可替代地称为位线)(例如，与其耦合)。
对于一些NAND架构，存储器单元可以第一级别的粒度(例如，以页级别的粒度)读取及编程(例如，写入)，但可以第二级别的粒度(例如，以块级别的粒度)擦除。也就是说，页175可为可独立地编程或读取(例如，作为单个编程或读取操作的部分同时编程或读取)的存储器的最小单元(例如，存储器单元集合)，且块170可为可独立地擦除(例如，作为单个擦除操作的部分同时擦除)的存储器的最小单元(例如，存储器单元集)。此外，在一些情况下，NAND存储器单元可在其可用新数据重新写入之前被擦除。因此，举例来说，在一些情况下，可直到包含页175的整个块170已被擦除才更新已使用的页175。
存储器装置130可提供指示关于存储器装置130的信息的状态(例如，R/B状态、合格/不合格状态、正常状态或一些其它状态)。在一些实例中，为了指示存储器装置130的状态，存储器装置130可与引脚耦合，所述引脚配置成接收用于存储器装置130的CE信号(例如，指示存储器装置130是否可用于存取)。存储器装置130的引脚可与驱动器耦合，所述驱动器配置成基于存储器装置130的状态而将引脚偏置到电压。举例来说，如果存储器装置130具有第一状态，那么驱动器可将引脚偏置到第一电压，且如果存储器装置130具有第二状态那么驱动器可将引脚偏置到第二电压。在一些实例中，状态的通信可配置成避免与经由同一引脚传送的芯片启用信号产生冲突，由此使得引脚能够将芯片启用信号两者传送到存储器装置且将状态传送到电路。与引脚耦合的电路(例如，包含于主机系统控制器106、存储器系统控制器115或主机系统105或存储器系统110的一些其它组件中)可配置成监测引脚(例如，引脚的电压、引脚的电流)以确定存储器装置130的状态。当存储器装置130从第一状态转变到第二状态或反之亦然时，驱动器可偏置引脚，且因此电路可确定存储器装置130的新状态。如本文所描述，这一方法可实现存储器装置130何时转变状态的精确时序的检测，由此提供等待时间、开销、成本以及其它优势。
系统100可包含支持使用芯片启用引脚进行状态检查的任何数量的非暂时性计算机可读媒体。举例来说，主机系统105、存储器系统控制器115或存储器装置130可包含或以其它方式可存取一或多个非暂时性计算机可读媒体，所述非暂时性计算机可读媒体存储指令(例如，固件)以进行本文中属于主机系统105、存储器系统控制器115或存储器装置130的功能。举例来说，当由主机系统105(例如，由主机系统控制器106)、由存储器系统控制器115，或由存储器装置130(例如，由本地控制器135)执行时，这种指令可使得主机系统105、存储器系统控制器115或存储器装置130进行如本文所描述的一或多个相关联功能。
图2说明根据本文所公开的实例的支持使用芯片启用引脚进行状态检查的系统200的实例。系统200可为如参考图1或其方面所描述的系统100的实例。举例来说，系统200可包含电路205及存储器装置210-a、210-b，其可为存储器系统控制器115或主机系统控制器106或二者和存储器装置130的实例，如分别参考图1所描述。出于说明性目的，图2描绘两个存储器装置210，然而，以下所公开的原理也可适合于且应用于包含任何数量的存储器装置。
电路205可与存储器装置210耦合且通信以进行例如存取操作的操作。在一些情况下，电路205可为与存储器装置210(例如，存储器系统控制器115、主机系统控制器106或一些其它控制器)耦合的ASIC的实例。存储器装置210可将状态信息传送到电路205，例如存储器装置210是否可用于接收命令。在一些情况下，电路205可周期性地轮询存储器装置210以检查存储器装置210的状态，然而，轮询存储器装置210可在当存储器装置210变得可用于接收命令时与当电路205变得察觉存储器装置210可用于接收命令时之间产生延迟。另外，在一些情况下，电路205可为CE驱动器且引脚215可为CE引脚。在此，存储器装置210可使用存储器装置210的除引脚215(例如，地址启用锁存引脚、命令锁存启用引脚、数据引脚或一些其它引脚)以外的引脚轮询，且引脚215可在轮询期间保持低电平(例如，偏置到低于指示存储器装置210是否可用于存取的电压的电压)。因此，通过轮询存储器装置210传送状态信息可增加存储器装置210的其他引脚上的流量，由此增加等待时间。
为了在不轮询命令的情况下传送状态信息，存储器装置210可基于存储器装置210的状态而将与存储器装置210和电路205耦合的引脚215偏置到电压。举例来说，存储器装置210-a可在存储器装置210-a忙碌(即，不可用于接收命令)时将引脚215偏置到第一电压，且在存储器装置210-a就绪(即，可用于接收命令)时将引脚215偏置到第二电压。电路205可基于引脚215的电压而确定存储器装置210的状态。
在一些实例中，引脚215可具有一或多个特定功能。举例来说，引脚215可为配置成接收指示存储器装置210是否可用于存取的CE信号的CE引脚。存储器装置210可包含接收CE信号产生供存储器装置210使用的内部CE信号的缓冲器225(例如缓冲器225-a、缓冲器225-b)。通过基于存储器装置210的状态而将引脚215偏置到电压，存储器装置210可传送除其原始功能之外的信息。在一些存储器系统中，CE引脚可配置成以单一方向(单向通信)传送CE信号在这种情况下，电路205的CE引脚可包含驱动器，且存储器装置210的CE引脚可包含接收器(例如，缓冲器225-a、缓冲器225-b)。在本文所描述的存储器系统中，电路205的CE引脚可包含驱动器和接收器两者，且存储器装置210的CE引脚可包含驱动器和接收器两者。
为了将引脚215偏置到电压，存储器装置210可包含驱动器220。驱动器220可耦合到引脚215(例如，经由导电线235)且耦合到电压源240。举例来说，存储器装置210-a可包含驱动器220-a，所述驱动器220-a耦合到电压源240-a且经由导电线235-a耦合到引脚215。存储器装置210-a可使用驱动器220-a将电压源240-a耦合到引脚215。举例来说，驱动器220-a可包含存储器装置210-a可激活或去激活以分别将引脚215耦合到电压源240-a或与电压源240-a去耦的一个或多个晶体管。在一些情况下，电压源240-a可为接地或虚拟接地。在此，驱动器220-a可充当“下拉”驱动器，使得将引脚215耦合到电压源240-a可减小跨越引脚215的电压。在一些其它情况下，电压源240-a可为电压电源。在此，驱动器220-a可充当“上拉”驱动器，使得将引脚215耦合到电压源240-a可增加跨越引脚215的电压。在一些情况下，驱动器220可包含任何数量的装置或“支脚”以将引脚上的信号拉动到所期望电平。
存储器装置210-a可基于存储器装置210-a的状态而使用驱动器220-a将引脚215耦合到电压源240-a。举例来说，如果存储器装置210-a忙碌，那么存储器装置210-a可使用驱动器220-a将引脚215耦合到电压源240-a，由此将引脚215偏置到第一电压。如果存储器装置210-a就绪，那么存储器装置210-a可使用驱动器220-a将引脚215从电压源240-a去耦，因此将引脚215偏置到第二电压。在一些情况下，如果存储器装置210-a忙碌，那么存储器装置210-a可将引脚215从电压源240-a去耦，且如果存储器装置210-a就绪那么将引脚215耦合到电压源240-a。
电路205可基于引脚215偏置到的电压而确定存储器装置210-a的状态。举例来说，电路205可包含用以监测引脚215的电压的接收器230。接收器230可经由导电线235-c与引脚215耦合，且可经由导电线235-c耦合到电路205的其它组件。在一些实例中，接收器230可通过将引脚215的电压与电压集进行比较来确定存储器装置210-a的状态。举例来说，电压集中的每个电压可与存储器装置210-a的状态相关联。接收器230可将引脚215的电压与电压集进行比较以确定电压集的电压。接收器230可基于与所确定的电压相关联的状态而确定存储器装置210-a的状态。在一些实例中，接收器230可为一系列模拟比较器，其中每个模拟比较器与电压集的电压相关联。在一些其它实例中，接收器230可为识别引脚215的电压的值且将其与电压集进行比较的数字比较器。在一些情况下，接收器230可通过将引脚215的电流与电流集进行比较来确定存储器装置210-a的状态，其中电流集中的每个电流与存储器装置210-a的状态相关联。
在一些实例中，引脚215可根据时序图265偏置。举例来说，在时间t1之前，电路205可将引脚215偏置到电压VssQ270。为了将引脚215偏置到VssQ270，电路205可包含一或多个电压源240和一或多个晶体管以及其它组件。举例来说，电路205可包含电压源240-c、电压源240-d、晶体管250和晶体管255。电路205可通过激活晶体管250和晶体管255来将引脚215偏置到电压。电路205可通过将由电压源240-d供应的电压施加到晶体管250和晶体管255的栅极来激活晶体管250和晶体管255，由此将电压源240-c连接到导电线235-c。基于由电压源240-c和电压源240-d供应的电压，电路205可将引脚215偏置到包含VssQ270的电压范围。
在一些实例中，将引脚215偏置到VssQ 270可指示存取存储器装置210-a(例如，CE信号指示启用存储器装置210-a)。也就是说，将引脚215偏置到VssQ270可使得存储器装置210-a能够从电路205或从与存储器装置210-a耦合的另一组件(例如，控制器、主机装置)接收命令。将引脚215偏置到电压VccQ280可指示不存取存储器装置210-a(例如，CE信号指示不启用存储器装置210)。
在t1处，电路205可开始将引脚215偏置到VccQ280。举例来说，存储器装置210-a可在t1之前接收命令，且可开始进行命令。引脚215的电压可增加高于指示存储器装置210-a不可用于存取的跳脱点285(例如，小于VccQ 280的45mV或一些其它电压)。也就是说，如果引脚215的电压高于跳脱点285，那么存储器装置210-a可不用于存取。响应于到在t1之前接收命令，存储器装置210-a可进入忙碌状态且使用驱动器220将引脚215耦合到电压源240-a。
在t2处，存储器装置210-a可将引脚215偏置到电压VBusy275，此是因为存储器装置210-a执行命令且可不用于接收另一命令。举例来说，电路205可将电压VccQ280施加到引脚215，然而，使用驱动器220-a将引脚215耦合到电压源240-a可减小引脚215到VBusy275的电压。举例来说，驱动器220-a可充当下拉驱动器，使得在驱动器220-a将引脚215耦合到电压源240-a时，引脚215的电压减小。接收器230可基于偏置到VBusy275的引脚215而确定存储器装置210-a。VBusy275的电平可配置成低于VccQ280(其用以标示存在CE信号)且高于跳脱点285(其为供存储器装置210的接收器用以区分CE信号是接通抑或关闭的参考电平)。
在t3处，存储器装置210-a可进入就绪状态。响应于进入就绪状态，存储器装置210-a可使用驱动器220-a将引脚215从电压源240-a去耦。由于将引脚215从电压源240-a去耦，因此存储器装置210-a可将引脚215偏置到VccQ280。接收器230可基于偏置到VccQ280的引脚215而确定存储器装置210-a就绪。在一些情况下，偏置(通过驱动器220)到指示存储器装置210就绪以接收另一信号的电平包含关闭驱动器220且允许信号偏置到VccQ280或一些其它电压。
在时序图265的实例中，引脚215可称为“低电平有效”引脚。也就是说，当引脚215偏置到低于跳脱点285的电压时，存储器装置210-a可用于存取。在一些情况下，引脚215可为“高电平有效”引脚，使得在引脚215偏置到高于跳脱点285的电压时，存储器装置210-a可用于存取。在此，VBusy275可低于跳脱点285，且电路205可在t1之前将引脚215偏置到VccQ280且在t1之后将引脚215偏置到VssQ270。另外，在这种情况下，驱动器220-a可充当上拉电路，使得在驱动器220-a将引脚215耦合到电压源240-a时，引脚215的电压增加。
在一些实例中，存储器装置210-a可包含多个驱动器220(未展示)以经由多个引脚215传送关于存储器装置210-a的多个状态的信息。举例来说，存储器装置210-a可包含基于存储器装置210-a的第一状态而偏置第一引脚215的第一驱动器220，和基于存储器装置210-a的第二状态而偏置第二引脚215的第二驱动器220。举例来说，第一状态可指示存储器装置210-a是忙碌抑或就绪，且第二状态可指示存储器装置210-a是否成功地进行操作。存储器装置210-a可使用第一驱动器220基于第一状态而将第一引脚215偏置到第一电压或第二电压，且可使用第二驱动器220基于第二状态而将第二引脚215偏置到第三电压或第四电压。接收器230可基于将第一引脚215电压与电压集进行比较而确定第一状态，且可基于将第二引脚215的电压与电压集进行比较而确定第二状态。在一些实例中，额外驱动器220可包含于存储器装置210-a中以使用额外引脚215传送额外状态信息。
在一些实例中，引脚215可偏置到电压以传送用于一个以上存储器装置210的状态信息。举例来说，引脚215可经由导电线235-a耦合到存储器装置210-a且经由导电线235-b耦合到存储器装置210-b。驱动器220-a可配置成基于存储器装置210-a的状态而将引脚215偏置至第一电压或第二电压，且驱动器220-b可配置成基于存储器装置210-b的状态而将引脚215偏置到第三电压或第四电压。举例来说，如果存储器装置210-a和存储器装置210-b就绪，那么驱动器220可不耦合到引脚215，且引脚215的电压可为VccQ280。接收器230可基于偏置到VccQ280的引脚215的电压而确定存储器装置210两者就绪。然而，如果存储器装置210中的一个或两个忙碌，那么相应驱动器220可将引脚215耦合到相应电压源240，由此在驱动器220充当下拉驱动器时减小引脚215的电压。基于引脚215的减小电压，接收器230可确定哪些存储器装置210忙碌。在一些实例中，如果引脚215为低电平有效引脚，那么第一电压、第二电压、第三电压和第四电压大于跳脱点285，或如果引脚215为高电平有效引脚，那么这些电压小于跳脱点285。
驱动器220-a和驱动器220-b可基于驱动器220的相应电阻而偏置引脚215。举例来说，驱动器220-a可具有第一电阻，且驱动器220-b可具有不同于第一电阻的第二电阻。在一些情况下，第一电阻和第二电阻可为相应驱动器220的固有电阻。在一些情况下，驱动器220-a可包含具有第一电阻的电阻器，且驱动器220-b可包含具有第二电阻的电阻器。由于第一电阻和第二电阻不同，因此将引脚215耦合到电压源240-a可将引脚215的电压减小与将引脚215耦合到电压源240-b的量不同。举例来说，如果第一电阻大于第二电阻，那么将引脚215耦合到电压源240-a可将引脚215的电压减小得大于将引脚215耦合至电压源240-b。以这种方式，接收器230可确定用于每个存储器装置210的状态信息。每个存储器装置210的每个驱动器220的电阻可配置成使得电路205可能够基于引脚215的电压电平或阻抗而确定存储器装置210的任何组合是否可用于接收命令。举例来说，如果单个存储器装置210就绪，那么引脚215可驱动到第一电平；如果第一存储器装置210-a和第二存储器装置210-b就绪，那么引脚215可驱动第二电平；或如果第一存储器装置210-a和第三存储器装置(未绘示)就绪，那么引脚215可驱动到第三电平。因此，多个存储器装置210可使用同一引脚215和/或沟道以传送就绪信号，且电路205可能够唯一地识别哪个存储器装置210就绪。实际上，引脚215上的状态信号可用以便编码哪个存储器装置210就绪的这种方式多工化。
在一些实例中，存储器装置210-a和存储器装置210-b可为包含于单个存储器装置210中的管芯(例如，管芯160)。在一些情况下，额外管芯可包含于单个存储器装置210中。电路205可基于引脚215偏置到的电压而确定单个存储器装置210的每个管芯的状态信息。
图3说明根据本文所公开的实例的支持使用芯片启用引脚进行状态检查的过程流程300的实例。过程流程300的方面可通过系统的组件实施，例如分别参考图1和2描述的系统100和200。举例来说，过程流程300可通过电路305和存储器装置310实施，其可为电路205和存储器装置130、210的实例，如分别参考图1和2所描述。过程流程300可实施以减小存储器装置310的等待时间、开销和成本以及其他优势。过程流程300的方面可由控制器以及其它组件实施。另外或替代地，过程流程300的方面可实施为存储于存储器中的指令(例如，存储于与存储器装置310耦合的存储器中的固件)。举例来说，所述指令在由控制器(例如，电路305)执行时可致使控制器进行过程流程300的操作。
在过程流程300的以下描述中，操作可以不同次序或不同时间进行。还可从过程流程300省略一些操作，且可将其它操作添加到过程流程300。
在315处，与存储器装置310耦合的引脚可驱动为低电平。举例来说，电路305可与引脚耦合且可驱动引脚为低电平。在一些实例中，驱动引脚为低电平可指示存储器装置310可用于存取。举例来说，引脚可为CE引脚且驱动CE引脚为低电平可使得存储器装置310能够接收来自电路305或与存储器装置310耦合的另一组件的写入命令、读取命令或其它存取命令。
在320处，可操作存储器装置310。举例来说，当引脚驱动为低电平时，电路305或与存储器装置310耦合的另一组件可将一或多个存取命令发送到存储器装置310。
在325处，可将引脚驱动为高电平。举例来说，电路305可驱动引脚为高电平。在一些实例中，驱动引脚为高电平可指示存储器装置不可用于存取。举例来说，引脚可为CE引脚且驱动CE引脚为高电平可禁止存储器装置310接收来自电路305或与存储器装置310耦合的另一组件的写入命令、读取命令或其它存取命令。在一些情况下，电路305可响应于接收存取命令的存储器装置310而驱动引脚为高电平。举例来说，存储器装置310可接收存取命令且开始处理存取命令。存储器装置310可输入忙碌同时处理存取命令，且电路305可驱动引脚为高电平以禁止存储器装置310接收额外存取命令。
在330处，可将引脚与电压源耦合。举例来说，响应于进入忙碌状态，存储器装置310可使用驱动器以将引脚与电压源耦合。在一些情况下，电压源可为接地或虚拟接地。在一些实例中，驱动器可包含一或多个晶体管，且存储器装置310可通过激活一或多个晶体管来将引脚与电压源耦合。
在335处，可将引脚偏置到第一电压。举例来说，通过将引脚与电压源耦合，存储器装置310可将引脚偏置到第一电压。尽管过程流程300将335为在330之后发生，但在一些实例中，335可与330同时发生。在一些实例中，驱动器可包含电阻。在一些情况下，电阻可为驱动器的固有电阻。在一些其它情况下，驱动器可包含具有电阻的电阻器。在一些实例中，可基于驱动器的电阻而将引脚偏置到第一电压。
在340处，可将第一电压与电压集进行比较。举例来说，电路305可使用与电路305的引脚耦合的接收器来将第一电压与电压集进行比较。在一些情况下，可界定电压集，使得电压集中的每个电压与存储器装置310的状态相关联。在一些实例中，将引脚偏置到第一电压可产生跨越引脚的第一电流，且电路305可将第一电流与电流集进行比较。在一些情况下，可界定电流集，使得电流集中的每个电流与存储器装置310的状态相关联。
在345处，可确定存储器装置310的忙碌状态。举例来说，第一电压可与忙碌状态相关联，且基于将第一电压与电压集进行比较，电路305可确定存储器装置310忙碌。在一些实例中，电路305可基于将第一电流与电流集进行比较而确定存储器装置310忙碌。
在350处，可输入就绪状态。举例来说，存储器装置310可结束处理先前接收到的存取命令且进入就绪状态，使得存储器装置310可用于接收另一存取命令。
在355处，可将引脚从电压源去耦(例如，存储器装置310处的驱动器的一或多个装置可去激活以使引脚与电压源分离)。举例来说，响应于进入就绪状态，存储器装置310可使用驱动器将引脚从电压源去耦。在一些实例中，存储器装置310可通过去激活包含于驱动器中的一或多个晶体管来将引脚从电压源去耦。
在360处，引脚可偏置到第二电压。举例来说，通过使用驱动器将引脚从电压源去耦，存储器装置310可将引脚偏置到第二电压。尽管过程流程300将360描绘为在350和355之后发生，但在一些实例中，360可与350和355同时发生。
在365处，第二电压可与电压集进行比较。举例来说，电路305可将第二电压与电压集合进行比较。在一些实例中，将引脚偏置到第二电压可产生跨越引脚的第二电流，且电路305可将第二电流与电流集进行比较。
在370处，可确定存储器装置的就绪状态。举例来说，第二电压可与就绪状态相关联，且基于将第二电压与电压集而进行比较，电路305可确定存储器装置310就绪。在一些实例中，电路305可基于将第二电流与电流集进行比较而确定存储器装置310就绪。因此，可在不轮询命令的情况下确定存储器装置的状态。
图4展示根据本文所公开的实例的支持使用芯片启用引脚进行状态检查的系统405的框图400。系统405可为如参考图1到2所描述的系统的方面的实例。系统405或其各种组件可为用于进行使用本文所描述的芯片启用引脚进行状态检查的各种方面的构件的实例。举例来说，系统405可包含通信组件410、状态组件415、偏置组件420、比较器425或其任何组合。这些组件中的每一个可直接或间接地彼此通信(例如，经由一或多个总线)。
通信组件410可配置成或以其它方式支持用于由存储器装置经由配置成接收芯片启用信号的引脚来接收芯片启用信号的构件。状态组件415可配置成或以其他方式支持用于基于接收芯片启用信号而确定存储器装置的状态的构件，所述状态指示存储器装置是否可用于接收命令。偏置组件420可配置成或以其他方式支持用于基于确定存储器装置的状态而将引脚偏置到指示状态的电压的构件。
在一些实例中，为了支持将引脚偏置到电压，偏置组件420可配置成或以其它方式支持用于基于存储器装置的第一状态而将引脚偏置到第一电压的构件，所述第一状态指示存储器装置忙碌。在一些例子中，为了支持将引脚偏置到电压，偏置组件420可配置成或以其它方式支持用于基于存储器装置的第二状态而将引脚偏置到第二电压的构件，所述第二状态指示存储器装置可用于接收命令。在一些情况下，第一电压低于第二电压。在一些其它情况下，第二电压低于第一电压。
在一些实例中，为了支持将引脚偏置到电压，偏置组件420可配置成或以其它方式支持用于使用驱动器来将引脚与电压源耦合的构件，所述驱动器配置成基于确定状态而将引脚偏置到电压。在一些实例中，基于驱动器的电阻而将引脚偏置到电压。
在一些实例中，状态组件415可配置成或以其它方式支持用于基于接收芯片启用信号而确定第二存储器装置的状态的构件。在一些例子中，偏置组件420可配置成或以其它方式支持用于基于确定第二存储器装置的状态而将引脚偏置到第二电压的构件。
在一些情况下，为了支持确定存储器装置的状态，比较器425可配置成或以其它方式支持用于将电压与同存储器装置的状态相关联的电压集进行比较的构件。在一些实例中，为了支持确定存储器装置的状态，比较器425可配置成或以其它方式支持用于将引脚的电流与同存储器装置的状态相关联的电流集进行比较的构件，其中引脚的电流是基于将引脚偏置到电压。在一些例子中，电压可满足指示存储器装置不可用于存取的阈值电压。
图5展示说明根据本文所公开的实例的支持使用芯片启用引脚进行状态检查的方法500的流程图。方法500的操作可由如本文所描述的存储器装置或其组件实施。举例来说，可由如参考图1到4所描述的存储器装置进行方法500的操作。在一些实例中，存储器装置可执行指令集以控制装置的功能元件以进行所描述的功能。另外或替代地，存储器装置可使用专用硬件进行所描述的功能的方面。
在505处，方法可包含由存储器装置经由配置成接收芯片启用信号的引脚来接收芯片启用信号。可根据如本文所公开的实例进行505的操作。在一些实例中，505的操作的方面可由如参考图4所描述的通信组件410来进行。
在510处，方法可包含基于接收芯片启用信号而确定存储器装置的状态，所述状态指示存储器装置是否可用于接收命令。可根据如本文所公开的实例进行510的操作。在一些实例中，510的操作的方面可由如参考图4所描述的状态组件415来进行。
在515处，方法可包含基于确定存储器装置的状态而将引脚偏置到指示状态的电压。可根据如本文所公开的实例进行515的操作。在一些实例中，可由如参考图4所描述的偏置组件420进行515的操作的方面。
在一些实例中，如本文中所描述的设备可进行一或多种方法，例如方法500。设备可包含特征、电路系统、逻辑、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)，以用于由存储器装置经由配置成接收芯片启用信号的引脚来接收芯片启用信号，基于接收芯片启用信号而确定存储器装置的状态，所述状态指示存储器装置是否可用于接收命令，且基于确定存储器装置的状态而将引脚偏置到指示状态的电压。
在本文所描述的方法500和设备的一些例子中，将引脚偏置到电压可包含操作、特征、电路系统、逻辑、构件或指令，以用于基于存储器装置的第一状态而将引脚偏置到第一电压，所述第一状态指示存储器装置可为忙碌，和基于存储器装置的第二状态而将引脚偏置到第二电压，所述第二状态指示存储器装置可用于接收命令。
在本文所描述的方法500和设备的一些情况下，第一电压可低于第二电压。在本文所描述的方法500和设备的一些情况下，第二电压可低于第一电压。
在本文所描述的方法500和设备一些实例中，将引脚偏置到电压可包含操作、特征、电路系统、逻辑、构件或指令，以用于使用配置成基于确定状态而将引脚偏置到电压的驱动器来将引脚与电压源耦合。
本文所描述的方法500和设备的一些实例可进一步包含用于将引脚偏置到电压可基于驱动器的电阻的操作、特征、电路系统、逻辑、构件或指令。
本文所描述的方法500和设备的一些实例可进一步包含操作、特征、电路系统、逻辑、构件或指令，以用于基于接收芯片启用信号而确定第二存储器装置的状态和基于确定第二存储器装置的状态而将引脚偏置到第二电压。
在本文所描述的方法500和设备的一些例子中，确定存储器装置的状态可包含操作、特征、电路系统、逻辑、构件或指令，以用于将电压与同存储器装置的状态相关联的电压集进行比较，或将引脚的电流与同存储器装置的状态相关联的电流集进行比较，其中引脚的电流可基于将引脚偏置到电压。
在本文所描述的方法500和设备的一些情况下，电压满足指示存储器装置可不用于存取的阈值电压。
应注意，上文描述的方法描述了可能的实施方案，且操作和步骤可以重新布置或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两个或两个以上的部分。
描述一种设备。设备可包含：存储器装置；引脚，其与存储器装置耦合且配置成接收用于存储器装置的芯片启用信号；和驱动器，其与引脚耦合且配置成基于存储器装置的状态而将引脚偏置到第一电压或第二电压，所述状态指示存储器装置是否可用于接收命令。
在一些实例中，驱动器可配置成基于存储器装置的第一状态而将引脚偏置到第一电压，所述第一状态指示存储器装置可为忙碌，且基于存储器装置的第二状态而将引脚偏置到第二电压，所述第二状态指示存储器装置可用于接收命令。
在一些情况下，第一电压可低于第二电压。在设备的一些其它情况下，第二电压可低于第一电压。
在一些情况下，驱动器可包含配置成将引脚与电压源耦合的一或多个晶体管，其中将引脚偏置到第一电压或第二电压可基于使用一或多个晶体管将引脚与电压源耦合。
在一些实例中，设备可包含第二存储器装置，所述第二存储器装置与同存储器装置的引脚相关联的导电线耦合，第二存储器装置包含第二驱动器，所述第二驱动器配置成基于第二存储器装置的状态而将导电线偏置到第三电压或第四电压。
在一些情况下，驱动器包含第一电阻，且第二驱动器包含不同于第一电阻的第二电阻。
在一些例子中，设备可包含电路，所述电路与引脚耦合且配置成基于将引脚偏置到第一电压、第二电压、第三电压或第四电压而确定存储器装置的状态和第二存储器装置的状态。
在一些实例中，设备可包含电路，所述电路与引脚耦合且配置成基于将引脚的电压与电压集进行比较或基于将引脚的电流与电流集进行比较而确定存储器装置的状态。
在一些情况下，第一电压和第二电压满足芯片启用信号的阈值电压，所述阈值电压指示存储器装置可不用于存取。
描述另一种设备。设备可包含：存储器装置；引脚，其与存储器装置耦合且配置成接收用于存储器装置的芯片启用信号；控制器，其与存储器装置和引脚耦合，其中控制器可操作以使得设备进行以下操作：基于接收芯片启用信号而确定存储器装置的状态，所述状态指示存储器装置是否可用于接收命令，且基于确定存储器装置的状态而将引脚偏置到电压。
在一些实例中，为了将引脚偏置到电压，控制器可操作以使得设备基于存储器装置的第一状态而将引脚偏置到第一电压，所述第一状态指示存储器装置可为忙碌，和基于存储器装置的第二状态而将引脚偏置到第二电压，所述第二状态指示存储器装置可用于接收命令。
在一些情况下，第一电压可低于第二电压。在一些其它实例中，第二电压可低于第一电压。
在一些例子中，为了将引脚偏置到电压，控制器可操作以使得设备使用配置成基于确定状态而将引脚偏置到电压的驱动器来将引脚与电压源耦合。
在一些实例中，可基于驱动器的电阻而将引脚偏置到电压。
在一些情况下，设备可包含与引脚耦合的第二存储器装置，其中控制器可操作以使得设备基于接收芯片启用信号而确定第二存储器装置的状态，且基于确定第二存储器装置的状态而将引脚偏置到第二电压。
在一些例子中，为了确定存储器装置的状态，控制器可操作以使得设备将电压与同存储器装置的状态相关联的电压集进行比较或将引脚的电流与同存储器装置的状态相关联的电流集进行比较，其中引脚的电流可基于将引脚偏置到电压。
在一些实例中，电压满足指示存储器装置可不用于存取的阈值电压。
描述另一种设备。设备可包含：存储器装置；引脚，其与存储器装置耦合；和驱动器，其与引脚耦合且配置成基于存储器装置的状态而将引脚偏置到第一电压或第二电压，所述状态指示存储器装置是否可用于接收命令。
在一些实例中，所述状态指示存储器装置是否成功地进行操作。
在一些情况下，驱动器可配置成基于存储器装置的第一状态而将引脚偏置到第一电压，所述第一状态指示存储器装置成功地进行操作，和基于存储器装置的第二状态而将引脚偏置到第二电压，所述第二状态指示存储器装置未能进行操作。
在一些例子中，设备可包含：第二引脚，其与存储器装置耦合；和第二驱动器，其与第二引脚耦合且配置成基于存储器装置的状态而将引脚偏置到第三电压或第四电压。
在一些实例中，所述状态指示存储器装置是否成功地进行操作。
在一些情况下，引脚可专用于传送存储器装置的状态。
可使用各种不同技术和技艺中的任一个来表示本文所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和芯片。一些图式可将信号说明为单个信号；然而，所述信号可表示信号的总线，其中所述总线可具有各种位宽度。
术语“电子通信”、“导电接触”、“连接”和“耦合”可指支持信号在组件之间流动的组件之间的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么认为组件彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)的组件之间的导电路径可为开路或闭路。所连接组件之间的导电路径可为组件之间的直接导电路径，或所连接组件之间的导电路径可为可包含例如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管的一或多个中间组件来中断所连接组件之间的信号的流动一段时间。
术语“耦合”指从组件之间的开路关系移动到组件之间的闭路关系的条件，在所述开路关系中，信号当前不能够经由导电路径在所述组件之间传送，在所述闭路关系中，信号能够经由所述导电路径在所述组件之间传送。当例如控制器的组件将其它组件耦合在一起时，组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
术语“分离”指信号当前不能够在组件之间流动的组件之间的关系。如果组件之间存在开路，那么组件彼此分离。举例来说，由定位于两个组件之间的开关分离的所述组件在开关断开时彼此分离。当控制器分离两个组件时，控制器实现以下改变：防止信号使用先前准许信号流动的导电路径在组件之间流动。
本文所论述的包含存储器阵列的装置可形成于半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些实例中，衬底为半导体晶片。在其它实例中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方式来进行掺杂。
本文中所论述的开关组件或晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端装置。所述端可通过例如金属的导电材料连接到其它电子元件。源极和漏极可为导电的，且可包括重度掺杂(例如简并)的半导体区。源极和漏极可通过轻掺杂半导体区或沟道分隔开。如果沟道为n型(即，大部分载体为电子)，那么FET可称为n型FET。如果沟道为p型(即，大部分载体为空穴)，那么FET可称为p型FET。所述沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可使沟道变为导电的。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“去激活”。
本文中结合附图阐述的描述内容描述了实例配置，且并不表示可实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。详细描述包含提供对所描述技术的理解的特定细节。然而，可在没有这些特定细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知的结构和装置以避免混淆所描述实例的概念。
在附图中，类似的组件或特征可具有相同的参考标记。此外，可通过在参考标记之后跟着连字符和在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，那么描述内容适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任何一个。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合实施。如果以由处理器执行的软件实施，那么可将功能作为一或多个指令或代码储存于计算机可读媒体上或经由计算机可读媒体传输。其它实例和实施方案在本公开和所附权利要求书的范围内。举例来说，由于软件的性质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征也可物理上位于各种位置处，包含分布以使得功能的部分在不同物理位置处实施。
举例来说，可用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散栅极或晶体管逻辑、离散硬件组件或其被设计成进行本文中所描述的功能的任何组合来实施或进行结合本文中的本公开而描述的各种说明性块和模块。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任何其它此配置)。
如本文中(包含在权利要求书中)所使用，如在项列表(例如，前面有例如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。此外，如本文中所使用，短语“基于”不应理解为参考封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文所用，短语“基于”应同样地解释为短语“至少部分地基于”。
计算机可读媒体包含非暂时性计算机存储媒体和通信媒体两者，通信媒体包含有助于将计算机程序从一处传递到另一处的任何媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以携载或存储呈指令或数据结构形式的所要程序代码构件且可由通用或专用计算机或者通用或专用处理器存取的任何其它非暂时性媒体。并且，适当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，那么所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术包含于媒体的定义中。如本文中所使用，磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。上述的组合也包含于计算机可读媒体的范围内。
提供本文中的描述以使本领域的技术人员能够制造或使用本公开。对本公开的各种修改对于本领域的技术人员将是显而易见的，且在不脱离本公开的范围的情况下，本文中所定义的一般原理可应用于其它变体。因此，本公开不限于本文所描述的实例和设计，而是赋予与本文中所公开的原理和新颖特征一致的最广泛范围。

Claims (26)

1.一种设备，其包括：
存储器装置；
引脚，其与所述存储器装置耦合且配置成接收用于所述存储器装置的芯片启用信号；以及
驱动器，其与所述引脚耦合且配置成至少部分地基于所述存储器装置的状态而将所述引脚偏置到第一电压或第二电压，所述状态指示所述存储器装置是否能用于接收命令。
2.根据权利要求1所述的设备，其中所述驱动器配置成：
至少部分地基于所述存储器装置的第一状态而将所述引脚偏置到所述第一电压，所述第一状态指示所述存储器装置忙碌；以及
至少部分地基于所述存储器装置的第二状态而将所述引脚偏置到所述第二电压，所述第二状态指示所述存储器装置能用于接收所述命令。
3.根据权利要求2所述的设备，其中所述第一电压低于所述第二电压。
4.根据权利要求1所述的设备，其中所述驱动器包括：
一或多个晶体管，其配置成将所述引脚与电压源耦合，其中将所述引脚偏置到所述第一电压或所述第二电压至少部分地基于使用所述一或多个晶体管将所述引脚与所述电压源耦合。
5.根据权利要求1所述的设备，其进一步包括：
第二存储器装置，其与同所述存储器装置的所述引脚相关联的导电线耦合，所述第二存储器装置包括第二驱动器，所述第二驱动器配置成至少部分地基于所述第二存储器装置的状态而将所述导电线偏置到第三电压或第四电压。
6.根据权利要求5所述的设备，其中：
所述驱动器包括第一电阻；且
所述第二驱动器包括不同于所述第一电阻的第二电阻。
7.根据权利要求5所述的设备，其进一步包括：
电路，其与所述引脚耦合且配置成至少部分地基于将所述引脚偏置到所述第一电压、所述第二电压、所述第三电压或所述第四电压而确定所述存储器装置的所述状态和所述第二存储器装置的所述状态。
8.根据权利要求1所述的设备，其进一步包括：
电路，其与所述引脚耦合且配置成至少部分地基于将所述引脚的电压与电压集进行比较或至少部分地基于将所述引脚的电流与电流集进行比较而确定所述存储器装置的所述状态。
9.根据权利要求1所述的设备，其中所述第一电压和所述第二电压满足所述芯片启用信号的阈值电压，所述阈值电压指示所述存储器装置不能用于存取。
10.一种设备，其包括：
存储器装置；
引脚，其与所述存储器装置耦合且配置成接收用于所述存储器装置的芯片启用信号；以及
控制器，其与所述存储器装置和所述引脚耦合，其中所述控制器能操作以使得所述设备进行以下操作：
至少部分地基于接收所述芯片启用信号而确定所述存储器装置的状态，所述状态指示所述存储器装置是否能用于接收命令；以及
至少部分地基于确定所述存储器装置的所述状态而将所述引脚偏置到电压。
11.根据权利要求10所述的设备，其中为了将所述引脚偏置到所述电压，所述控制器能操作以使得所述设备进行以下操作：
至少部分地基于所述存储器装置的第一状态而将所述引脚偏置到第一电压，所述第一状态指示所述存储器装置忙碌；以及
至少部分地基于所述存储器装置的第二状态而将所述引脚偏置到第二电压，所述第二状态指示所述存储器装置能用于接收所述命令。
12.根据权利要求11所述的设备，其中所述第一电压低于所述第二电压。
13.根据权利要求10所述的设备，其中为了将所述引脚偏置到所述电压，所述控制器能操作以使得所述设备进行以下操作：
使用驱动器将所述引脚与电压源耦合，所述驱动器配置成至少部分地基于确定所述状态而将所述引脚偏置到所述电压。
14.根据权利要求13所述的设备，其中将所述引脚偏置到所述电压至少部分地基于所述驱动器的电阻。
15.根据权利要求10所述的设备，其进一步包括：
第二存储器装置，其与所述引脚耦合，其中所述控制器能操作以使得所述设备进行以下操作：
至少部分地基于接收所述芯片启用信号而确定所述第二存储器装置的状态；以及
至少部分地基于确定所述第二存储器装置的所述状态而将所述引脚偏置到第二电压。
16.根据权利要求10所述的设备，其中为了确定所述存储器装置的所述状态，所述控制器能操作以使得所述设备进行以下操作：
将所述电压与同所述存储器装置的所述状态相关联的电压集进行比较；或
将所述引脚的电流与同所述存储器装置的所述状态相关联的电流集进行比较，其中所述引脚的所述电流至少部分地基于将所述引脚偏置到所述电压。
17.根据权利要求10所述的设备，其中所述电压满足指示所述存储器装置不能用于存取的阈值电压。
18.一种由存储器装置进行的方法，其包括：
经由配置成接收芯片启用信号的引脚来接受所述芯片启用信号；
至少部分地基于接收所述芯片启用信号而确定所述存储器装置的状态，所述状态指示所述存储器装置是否能用于接收命令；以及
至少部分地基于确定所述存储器装置的所述状态而将所述引脚偏置到指示所述状态的电压。
19.根据权利要求18所述的方法，其中将所述引脚偏置到所述电压包括：
至少部分地基于所述存储器装置的第一状态而将所述引脚偏置到第一电压，所述第一状态指示所述存储器装置忙碌；以及
至少部分地基于所述存储器装置的第二状态而将所述引脚偏置到第二电压，所述第二状态指示所述存储器装置能用于接收所述命令。
20.根据权利要求18所述的方法，其进一步包括：
至少部分地基于接收所述芯片启用信号而确定第二存储器装置的状态；以及
至少部分地基于确定所述第二存储器装置的所述状态而将所述引脚偏置到第二电压。
21.一种设备，其包括：
存储器装置；
引脚，其与所述存储器装置耦合；以及
驱动器，其与所述引脚耦合且配置成至少部分地基于所述存储器装置的状态而将所述引脚偏置到第一电压或第二电压，所述状态指示所述存储器装置是否能用于接收命令。
22.根据权利要求21所述的设备，其中所述状态指示所述存储器装置是否成功地进行操作。
23.根据权利要求22所述的设备，其中所述驱动器配置成：
至少部分地基于所述存储器装置的第一状态而将所述引脚偏置到所述第一电压，所述第一状态指示所述存储器装置成功地进行所述操作；以及
至少部分地基于所述存储器装置的第二状态而将所述引脚偏置到所述第二电压，所述第二状态指示所述存储器装置未能进行所述操作。
24.根据权利要求21所述的设备，其进一步包括：
第二引脚，其与所述存储器装置耦合；以及
第二驱动器，其与所述第二引脚耦合且配置成至少部分地基于所述存储器装置的所述状态而将所述引脚偏置到第三电压或第四电压。
25.根据权利要求24所述的设备，其中所述状态指示所述存储器装置是否成功地进行操作。
26.根据权利要求21所述的设备，其中所述引脚专用于传送所述存储器装置的所述状态。
CN202111497208.5A 2020-12-10 2021-12-09 使用芯片启用引脚进行状态检查 Pending CN114627915A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/117,933 2020-12-10
US17/117,933 US11500791B2 (en) 2020-12-10 2020-12-10 Status check using chip enable pin

Publications (1)

Publication Number Publication Date
CN114627915A true CN114627915A (zh) 2022-06-14

Family

ID=81898321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111497208.5A Pending CN114627915A (zh) 2020-12-10 2021-12-09 使用芯片启用引脚进行状态检查

Country Status (2)

Country Link
US (2) US11500791B2 (zh)
CN (1) CN114627915A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11169587B2 (en) * 2020-01-10 2021-11-09 Micron Technology, Inc. Feedback for power management of a memory die using a dedicated pin

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5472691A (en) * 1977-11-21 1979-06-11 Toshiba Corp Semiconductor device
JPS5484936A (en) * 1977-12-20 1979-07-06 Fujitsu Ltd Decoder circuit
JPS5847793B2 (ja) * 1979-11-12 1983-10-25 富士通株式会社 半導体記憶装置
US6061759A (en) * 1996-02-09 2000-05-09 Apex Semiconductor, Inc. Hidden precharge pseudo cache DRAM
US5886940A (en) * 1997-08-21 1999-03-23 Micron Technology, Inc. Self-protected circuit for non-selected programmable elements during programming
KR100631923B1 (ko) * 2004-10-12 2006-10-04 삼성전자주식회사 반도체 메모리에서의 레퍼런스전압 공급장치 및 그의구동방법
DE102004053316A1 (de) * 2004-11-04 2006-05-18 Infineon Technologies Ag Verfahren zur Ein- und Ausgabe von Betriebsparametern eines integrierten Halbleiterspeichers
US7359281B2 (en) * 2005-02-01 2008-04-15 Intelliserv, Inc. Read and/or write detection system for an asynchronous memory array
JP4945125B2 (ja) * 2005-12-21 2012-06-06 ラピスセミコンダクタ株式会社 メモリ制御装置
US20070260841A1 (en) * 2006-05-02 2007-11-08 Hampel Craig E Memory module with reduced access granularity
CN101617371B (zh) * 2007-02-16 2014-03-26 莫塞德技术公司 具有多个外部电源的非易失性半导体存储器
TWI414996B (zh) * 2008-04-14 2013-11-11 Asustek Comp Inc 電腦系統
TWI587300B (zh) * 2015-02-06 2017-06-11 円星科技股份有限公司 Sram模組與sram模組之寫入控制方法
EP4147874A1 (en) * 2017-01-31 2023-03-15 Hewlett-Packard Development Company, L.P. Accessing memory units in a memory bank
KR20190001097A (ko) * 2017-06-26 2019-01-04 에스케이하이닉스 주식회사 어드레스 제어회로 및 이를 포함하는 반도체 장치
US10181344B1 (en) * 2017-12-27 2019-01-15 Micron Technology, Inc. Memory device write circuitry
TWI676986B (zh) * 2019-03-15 2019-11-11 華邦電子股份有限公司 記憶晶片及其控制方法
KR20210091477A (ko) * 2020-01-14 2021-07-22 아주대학교산학협력단 금속산화물 이종접합 구조물 및 이를 포함하는 전자 소자

Also Published As

Publication number Publication date
US20220188247A1 (en) 2022-06-16
US20230043140A1 (en) 2023-02-09
US11500791B2 (en) 2022-11-15

Similar Documents

Publication Publication Date Title
US11687477B2 (en) Signaling mechanism for bus inversion
US11763897B2 (en) Reduced-voltage operation of a memory device
CN113760183A (zh) 存储器系统的存取操作状态信令
CN115705887A (zh) 存储器操作完成标记
CN114121065B (zh) 用于嵌入式存储器的功率切换
US11720281B2 (en) Status information retrieval for a memory device
US20220398024A1 (en) Dynamic interval for a memory device to enter a low power state
US20230043140A1 (en) Status check using chip enable pin
US11995342B2 (en) Host initiated garbage collection
US11899963B2 (en) Suspension during a multi-plane write procedure
US20230266909A1 (en) Operating memory die based on temperature data
US20220229574A1 (en) Data migration techniques
US11599485B2 (en) Status check using signaling
US11899938B2 (en) Techniques to reduce write amplification
US12001358B2 (en) Status check using signaling from a memory device
US20240176491A1 (en) Erase operation for a memory system
US11995345B2 (en) Plane balancing in a memory system
US11663062B2 (en) Detecting page fault traffic
CN114520016B (zh) 用于存储器地址区的激活和去激活的增强
US20230359538A1 (en) Performance benchmark for host performance booster
WO2022193120A1 (en) Logical-to-physical mapping compression techniques
WO2022193143A1 (en) Validity mapping techniques
CN116364157A (zh) 受管理存储器系统的电压检测
CN115729458A (zh) 利用去往主机系统的数据传送的挂起操作
CN115248660A (zh) 主机系统与存储器系统之间的可切换通道方向

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination