CN114625685A - 具有热插拔功能的io电路、芯片及io电路的供电控制方法 - Google Patents

Abstract

本发明公开了一种具有热插拔功能的IO电路、芯片及IO电路的供电控制方法，该IO电路包括输入模块、输出模块、热插拔模块以及pad端；输入模块与输出模块均连接pad端，以实现与外部器件的信号传输；输出模块包括上拉单元和下拉单元；第一电压连接至上拉单元和下拉单元，以为整个输出模块供电；第二电压连接至上拉单元，以控制输出模块的工作状态；其中，第一电压为芯片IO供电电压vccio，第二电压为芯片IO供电电压vccio和pad端电压vpad中较大的电压；热插拔模块连接第一电压和pad端，用于比较电压vccio和电压vpad的大小，以得到第二电压。本发明提供的IO电路不仅具有热插拔功能，还减小了IO管脚漏电，降低了芯片静态和动态功耗。

Description

具有热插拔功能的IO电路、芯片及IO电路的供电控制方法

技术领域

本发明属于集成电路IO端口技术领域，具体涉及一种具有热插拔功能的IO电路、芯片及IO电路的供电控制方法。

背景技术

随着现代集成电路技术的飞速发展，电子元件越来越向着微小型化、低功耗、智能化和高可靠性方面发展。现场可编程门阵列(Field Programmable Gate Array，FPGA)就是在传统PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点，在各行各业得到了广泛的应用。

在FPGA中，输入/输出(Input/Output)，I/O或IO)是不可获缺的重要模块，IO具有输入输出功能，在输出时提供相应IO Standards的驱动能力，作为输入时需要正确接收信号，对于高速信号的传输，会用到片内端接阻抗来缓解信号完整性问题。

然而，现有的IO电路在加电或者掉电过程中，会产生很大的启动电流和电压波动，严重时甚至会损坏整个系统。此外，现有的IO电路还存在漏电流问题，不但增加了电路的静态和动态功耗，还容易影响或损害被驱动器件的功能。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种具有热插拔功能的IO电路、芯片及IO电路的供电控制方法。本发明要解决的技术问题通过以下技术方案实现：

第一方面，本发明提供了一种具有热插拔功能的IO电路，包括输入模块、输出模块、热插拔模块以及pad端；

所述输入模块与所述输出模块均连接所述pad端，以实现与外部器件的信号传输；

所述输出模块包括上拉单元和下拉单元；第一电压连接至所述上拉单元和所述下拉单元，以为整个输出模块供电；第二电压连接至所述上拉单元，以控制所述输出模块的工作状态；其中，所述第一电压为芯片IO供电电压vccio，所述第二电压为芯片IO供电电压vccio和所述pad端电压vpad中较大的电压；

所述热插拔模块连接所述第一电压和所述pad端，用于比较电压vccio和电压vpad的大小，以得到所述第二电压。

在本发明的一个实施例中，所述上拉单元包括第一PMOS器件，所述下拉单元包括第一NMOS器件；

所述第一PMOS器件的源极连接所述第一电压；

所述第一PMOS器件的栅极通过第一控制电路连接所述第二电压；

所述第一PMOS器件的衬底连接所述第二电压；

所述第一NMOS器件的栅极通过第二控制电路连接所述第一电压；

所述第一NMOS器件的源极和衬底接地；

所述第一PMOS器件的漏极和所述第一NMOS器件的漏极共同连接至所述pad端。

在本发明的一个实施例中，所述第一PMOS器件和所述第一NMOS器件均为大尺寸器件。

在本发明的一个实施例中，所述热插拔模块包括第二PMOS器件、第三PMOS器件、第四PMOS器件、第五PMOS器件、第二NMOS器件、第三NMOS器件；其中，

所述第二PMOS器件的栅极、所述第三PMOS器件的栅极、所述第四PMOS器件的栅极、所述第二NMOS器件的漏极以及所述第三NMOS器件的栅极共同连接至节点1；

所述第二PMOS器件的漏极、所述第三PMOS器件的漏极、所述第五PMOS器件的栅极、所述第二NMOS器件的栅极以及所述第三NMOS器件的漏极共同连接至节点2；

所述第二PMOS器件的源极和所述第四PMOS器件的源极均连接所述第一电压；

所述第三PMOS器件的源极和所述第五PMOS器件的源极均连接所述pad端；

所述第四PMOS器件的漏极和所述第五PMOS器件的漏极连接，并作为热插拔模块的输出端，输出所述第二电压；

所述第二电压还连接所述第二PMOS器件的衬底、所述第三PMOS器件的衬底、所述第四PMOS器件的衬底以及所述第五PMOS器件的衬底；

所述第二NMOS器件的衬底和源极以及所述第三NMOS器件的衬底和源极均接地。

在本发明的一个实施例中，所述第四PMOS器件(MP4)尺寸是第五PMOS器件(MP5)尺寸的2倍。

第二方面，本发明还提供了一种芯片，包括上述实施例所述的具有热插拔功能的IO电路。

第三方面，本发明还提供了一种IO电路的供电控制方法，应用于上述实施例所述的具有热插拔功能的IO电路，通过第一电压向IO电路的输出模块供电，同时通过第二电压控制输出模块的工作状态；其中，第一电压为芯片IO供电电压vccio，第二电压为芯片IO供电电压vccio和pad端电压vpad中较大的电压；

当IO电路被配置为output时，由于vpad≤vccio，第二电压等于芯片IO供电电压vccio，由电压vccio控制输出模块的上拉单元和下拉单元的导通状态，以通过pad端驱动外部电路；

当IO电路被配置为input时：

若vpad≤vccio，则第二电压等于芯片IO供电电压vccio，第二电压控制上拉单元处于关断状态，第一电压控制下拉单元处于关断状态，从而使输出模块电路不存在漏电问题；

若vpad≥vccio+vthp，则第二电压等于pad端电压vpad，第二电压控制上拉单元处于关断状态，第一电压控制下拉单元处于关断状态，从而使输出模块电路不存在漏电问题；其中，vthp为上拉单元PMOS器件的阈值电压。

本发明的有益效果：

本发明提供的具有热插拔功能的IO电路通过热插拔模块在芯片IO供电电压vccio和所述pad端电压中选出较大的电压，并配合芯片IO供电电压vccio实现了IO电路的供电控制方案，使得IO电路不仅具有了热插拔功能，以克服现有的IO电路在加电或者掉电过程中产生的启动电流和电压波动导致的系统被损害问题，还减小了IO管脚漏电，降低芯片静态和动态功耗。

以下将结合附图及实施例对本发明做进一步详细说明。

附图说明

图1是本发明实施例提供的一种具有热插拔功能的IO电路结构示意示意图；

图2是本发明实施例提供的一种具有热插拔功能的IO电路的详细实例图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

请参见图1，图1是本发明实施例提供的一种具有热插拔功能的IO电路结构示意示意图，其包括输入模块1、输出模块2、热插拔模块3以及pad端；

所述输入模块1与所述输出模块2均连接所述pad端，以实现与外部器件的信号传输；

所述输出模块2包括上拉单元和下拉单元；第一电压连接至所述上拉单元和所述下拉单元，以为整个输出模块2供电；第二电压连接至所述上拉单元，以控制所述输出模块2的工作状态；其中，所述第一电压为芯片IO供电电压vccio，所述第二电压为芯片IO供电电压vccio和所述pad端电压vpad中较大的电压；

所述热插拔模块3连接所述第一电压端和所述pad端，用于比较电压vccio和电压vpad的大小，以得到所述第二电压。

进一步的，请参见图2，图2是本发明实施例提供的一种具有热插拔功能的IO电路的详细实例图；其中，所述上拉单元包括第一PMOS器件MP1，所述下拉单元包括第一NMOS器件MN1；

所述第一PMOS器件MP1的源极连接所述第一电压；

所述第一PMOS器件MP1的栅极通过第一控制电路连接所述第二电压；

所述第一PMOS器件MP1的衬底连接所述第二电压；

所述第一NMOS器件MN1的栅极通过第二控制电路连接所述第一电压；

所述第一NMOS器件MN1的源极和衬底接地；

所述第一PMOS器件MP1的漏极和所述第一NMOS器件MN1的漏极共同连接至所述pad端。

在本实施例中，外部控制信号Hot Socket连接所述第一控制电路和第二控制电路(也即图2中的控制电路1和控制电路2)以控制IO电路输出模块(output)的驱动能力。

具体地，当IO作为input使用时，外部控制信号Hot Socket传递到控制电路1和控制电路2将output驱动电路关断，防止output驱动电路通过pad对外部器件驱动。其中，output驱动电路由上述用于上拉的第一PMOS器件MP1和用于下拉的第一NMOS器件MN1构成，且MP1和MN1均为大尺寸器件。由于关断output驱动电路需将第一PMOS器件MP1的栅极拉高，需将第一NMOS器件MN1的栅极拉低至地电位。由于驱动电路的pmos器件的漏极直接与pad端相连，因此第一PMOS器件MP1需要将栅极和衬底的电平接至vpad和vccio两者中最大一个，才能完全关断，几乎不存在漏电流。本实施例通过一个热插拔电路模块(图2中的hotsocket模块)用来实现vpad和vccio电压的大小比较，将较大的一个称为fltnw电压，也即第二电压，fltnw电压接至output驱动电路和hot socket电路的pmos衬底，同时也作为pmos栅极控制电路1的电源。

进一步地，请继续参见图2，其中，所述热插拔模块3包括第二PMOS器件MP2、第三PMOS器件MP3、第四PMOS器件MP4、第五PMOS器件MP5、第二NMOS器件MN2、第三NMOS器件MN3；其中，

所述第二PMOS器件MP2的栅极、所述第三PMOS器件MP3的栅极、所述第四PMOS器件MP4的栅极、所述第二NMOS器件MN2的漏极以及所述第三NMOS器件MN3的栅极共同连接至节点1；

所述第二PMOS器件MP2的漏极、所述第三PMOS器件MP3的漏极、所述第五PMOS器件MP5的栅极、所述第二NMOS器件MN2的栅极以及所述第三NMOS器件MN3的漏极共同连接至节点2；

所述第二PMOS器件MP2的源极和所述第四PMOS器件MP4的源极均连接所述第一电压；

所述第三PMOS器件MP3的源极和所述第五PMOS器件MP5的源极均连接所述pad端；

所述第四PMOS器件MP4的漏极和所述第五PMOS器件MP5的漏极连接，并作为热插拔模块3的输出端，输出所述第二电压；

所述第二电压还连接所述第二PMOS器件MP2的衬底、所述第三PMOS器件MP3的衬底、所述第四PMOS器件MP4的衬底以及所述第五PMOS器件MP5的衬底；

所述第二NMOS器件MN2的衬底和源极以及所述第三NMOS器件MN3的衬底和源极均接地。

其中，所述第四PMOS器件MP4尺寸稍微大于所述第五PMOS器件MP5的尺寸。可选的，第四PMOS器件MP4尺寸是第五PMOS器件MP5尺寸的2倍。

具体地，本实施例中的热插拔电路工作原理如下：

当IO配置为output输出时，pad端的电平vpad≤vccio，hot socket电路刚开始供电vpad，vccio时，节点1和节点2为低电平，MP2、MP3、MP4和MP5导通，随着vpad，vccio上升，节点1和节点2电平也跟随上升，直到vpad≤vccio，且由于MP4的器件尺寸大于MP5，MP2比MP3导通能力更强，使得节点1电平降低，节点2电平升高，同时MN2受节点2控制导通，将节点1拉至地电位，而MN3受节点1控制关断，因此最终MP4完全导通，MP5完全关断，fltnw＝vccio。驱动电路PMOS器件MP1的栅极和衬底的电平接至fltnw＝vccio，不会影响output输出模块的驱动能力。

当IO配置为input输入时，若pad的电平vpad≤vccio，原理同IO配置为output，因此最终MP4完全导通，MP5完全关断，fltnw＝vccio。Hot Socket控制信号传递到控制电路1和控制电路2，驱动电路PMOS器件MP1的栅极和衬底的电平接至fltnw＝vccio，完全关断。驱动电路NMOS器件MN1栅极和衬底的电平接至地电位，完全关断。因此，驱动电路完全关断，没有驱动能力，几乎不存在漏电流。

当IO配置为input输入时，若pad的电平vpad≥vccio+vthp，vthp为PMOS器件的阈值电压，hot socket电路刚开始供电vpad，vccio时，节点1和节点2为低电平，MP2、MP3、MP4和MP5导通，随着vpad，vccio上升，节点1和节点2电平也跟随上升，直到vpad≥vccio+vthp，此时MP3比MP2导通能力更强，使得节点2电平降低，节点1电平升高，同时MN3受节点1控制导通，将节点2拉至地电位，而MN2受节点2控制关断，因此最终MP5完全导通，MP4完全关断，fltnw＝vpad。Hot Socket控制信号传递到控制电路1和控制电路2，驱动电路PMOS器件MP1的栅极和衬底的电平接至fltnw＝vpad，完全关断。驱动电路NMOS器件MN1栅极和衬底的电平接至地电位，完全关断。因此，驱动电路完全关断，没有驱动能力，几乎不存在漏电流。

本发明提供的具有热插拔功能的IO电路通过热插拔模块在芯片IO供电电压vccio和所述pad端电压中选出较大的电压，并配合芯片IO供电电压vccio实现了IO电路的供电控制方案，使得IO电路不仅具有了热插拔功能，克服了现有的IO电路在加电或者掉电过程中产生的启动电流和电压波动导致的系统被损害问题，还减小了IO管脚漏电，降低芯片静态和动态功耗。

本发明的另一个实施例还提供了一种芯片，其包括上述实施例所述的具有热插拔功能的IO电路。

在本实施例中，芯片IO管脚的热插拔电路模块采用上述供电方案可以减小芯片管脚的漏电流，降低芯片静态和动态功耗，并且实现器件热插拔功能，尤其在FPGA这样具有较多IO管脚的芯片尤其重要。

实施例二

本实施例提供了一种IO电路的供电控制方法，可应用于上述实施例一提供的具有热插拔功能的IO电路，其通过第一电压向IO电路的输出模块供电，同时通过第二电压控制输出模块的工作状态；其中，第一电压为芯片IO供电电压vccio，第二电压为芯片IO供电电压vccio和pad端电压vpad中较大的电压；

当IO电路被配置为output时，vpad≤vccio，第二电压等于芯片IO供电电压vccio，由电压vccio控制输出模块的上拉单元和下拉单元的导通状态，以通过pad端驱动外部电路；

当IO电路被配置为input时：

若vpad≤vccio，则第二电压等于芯片IO供电电压vccio，第二电压控制上拉单元处于关断状态，第一电压控制下拉单元处于关断状态，从而使输出模块电路不存在漏电问题；

若vpad≥vccio+vthp，则第二电压等于pad端电压vpad，第二电压控制上拉单元处于关断状态，第一电压控制下拉单元处于关断状态，从而使输出模块电路不存在漏电问题；其中，vthp为上拉单元PMOS器件的阈值电压。

常规的IO电路均包括一个input输入模块和一个output输出模块，其中，output输出模块的驱动电路包括上拉单元和下拉单元。

为了更清楚的说明本实施例的供电控制方法，下面以驱动电路的上拉单元包括一个PMOS管，下拉单元包括一个NMOS管的IO电路为例，对本发明的方法在该电路上的实现过程进行详细描述。

具体地，外部控制信号Hot Socket分别连接PMOS管和NMOS管的栅控电路，以实现output输出模块驱动电路的开启和关断。第一电压vccio作为NMOS管栅控电路的电源，同时作为PMOS管的源极输入。第二电压fltnw作为PMOS管栅控电路的电源，同时连接PMOS管的衬底。PMOS管的漏极和NMOS管的漏极连接至电压vpad，NMOS管的源极和衬底接地。

其中，第二电压fltnw通过一个热插拔电路模块实现，对于其具体地实现方式，本实施例不做限定。

当IO作为input使用时，由于vpad≤vccio，第二电压fltnw等于芯片IO供电电压vccio，驱动电路PMOS管的栅极和衬底的电平接至fltnw＝vccio，不会影响output输出模块的驱动能力。

当IO电路被配置为input时，有以下两种情况：

1)若vpad≤vccio，则第二电压fltnw等于芯片IO供电电压vccio，外部控制信号Hot Socket传递到控制电路1和控制电路2，驱动电路PMOS管的栅极和衬底的电平接至fltnw＝vccio，完全关断。驱动电路NMOS管的栅极和衬底的电平接至地电位，完全关断。因此，驱动电路完全关断，没有驱动能力，几乎不存在漏电流。

2)若vpad≥vccio+vthp，则第二电压fltnw等于pad端电压vpad，外部控制信号HotSocket传递到控制电路1和控制电路2，驱动电路PMOS管的栅极和衬底的电平接至fltnw＝vpad，完全关断。驱动电路NMOS管的栅极和衬底的电平接至地电位，完全关断。因此，驱动电路完全关断，没有驱动能力，几乎不存在漏电流。

在本发明中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (7)

1.一种具有热插拔功能的IO电路，其特征在于，包括输入模块(1)、输出模块(2)、热插拔模块(3)以及pad端；

所述输入模块(1)与所述输出模块(2)均连接所述pad端，以实现与外部器件的信号传输；

所述输出模块(2)包括上拉单元和下拉单元；第一电压连接至所述上拉单元和所述下拉单元，以为整个输出模块(2)供电；第二电压连接至所述上拉单元，以控制所述输出模块(2)的工作状态；其中，所述第一电压为芯片IO供电电压vccio，所述第二电压为芯片IO供电电压vccio和所述pad端电压vpad中较大的电压；

所述热插拔模块(3)连接所述第一电压和所述pad端，用于比较电压vccio和电压vpad的大小，以得到所述第二电压。

2.根据权利要求1所述的具有热插拔功能的IO电路，其特征在于，所述上拉单元包括第一PMOS器件(MP1)，所述下拉单元包括第一NMOS器件(MN1)；

所述第一PMOS器件(MP1)的源极连接所述第一电压；

所述第一PMOS器件(MP1)的栅极通过第一控制电路连接所述第二电压；

所述第一PMOS器件(MP1)的衬底连接所述第二电压；

所述第一NMOS器件(MN1)的栅极通过第二控制电路连接所述第一电压；

所述第一NMOS器件(MN1)的源极和衬底接地；

所述第一PMOS器件(MP1)的漏极和所述第一NMOS器件(MN1)的漏极共同连接至所述pad端。

3.根据权利要求2所述的具有热插拔功能的IO电路，其特征在于，所述第一PMOS器件(MP1)和所述第一NMOS器件(MN1)均为大尺寸器件。

4.根据权利要求1所述的具有热插拔功能的IO电路，其特征在于，所述热插拔模块(3)包括第二PMOS器件(MP2)、第三PMOS器件(MP3)、第四PMOS器件(MP4)、第五PMOS器件(MP5)、第二NMOS器件(MN2)、第三NMOS器件(MN3)；其中，

所述第二PMOS器件(MP2)的栅极、所述第三PMOS器件(MP3)的栅极、所述第四PMOS器件(MP4)的栅极、所述第二NMOS器件(MN2)的漏极以及所述第三NMOS器件(MN3)的栅极共同连接至节点1；

所述第二PMOS器件(MP2)的漏极、所述第三PMOS器件(MP3)的漏极、所述第五PMOS器件(MP5)的栅极、所述第二NMOS器件(MN2)的栅极以及所述第三NMOS器件(MN3)的漏极共同连接至节点2；

所述第二PMOS器件(MP2)的源极和所述第四PMOS器件(MP4)的源极均连接所述第一电压；

所述第三PMOS器件(MP3)的源极和所述第五PMOS器件(MP5)的源极均连接所述pad端；

所述第四PMOS器件(MP4)的漏极和所述第五PMOS器件(MP5)的漏极连接，并作为热插拔模块(3)的输出端，输出所述第二电压；

所述第二电压还连接所述第二PMOS器件(MP2)的衬底、所述第三PMOS器件(MP3)的衬底、所述第四PMOS器件(MP4)的衬底以及所述第五PMOS器件(MP5)的衬底；

所述第二NMOS器件(MN2)的衬底和源极以及所述第三NMOS器件(MN3)的衬底和源极均接地。

5.根据权利要求1所述的具有热插拔功能的IO电路，其特征在于，所述第四PMOS器件(MP4)尺寸是第五PMOS器件(MP5)尺寸的2倍。

6.一种芯片，其特征在于，包括如权利要求1-5任一项所述的具有热插拔功能的IO电路。

7.一种IO电路的供电控制方法，应用于权利要求1-5任一项所述的具有热插拔功能的IO电路，其特征在于，通过第一电压向IO电路的输出模块供电，同时通过第二电压控制输出模块的工作状态；其中，第一电压为芯片IO供电电压vccio，第二电压为芯片IO供电电压vccio和pad端电压vpad中较大的电压；

当IO电路被配置为output时，由于vpad≤vccio，第二电压等于芯片IO供电电压vccio，由电压vccio控制输出模块的上拉单元和下拉单元的导通状态，以通过pad端驱动外部电路；

当IO电路被配置为input时：

若vpad≤vccio，则第二电压等于芯片IO供电电压vccio，第二电压控制上拉单元处于关断状态，第一电压控制下拉单元处于关断状态，从而使输出模块电路不存在漏电问题；

若vpad≥vccio+vthp，则第二电压等于pad端电压vpad，第二电压控制上拉单元处于关断状态，第一电压控制下拉单元处于关断状态，从而使输出模块电路不存在漏电问题；其中，vthp为上拉单元PMOS器件的阈值电压。

Images