CN220894890U - 控制电路、电路板组件及电子设备 - Google Patents

Abstract

本申请实施例涉及电路技术领域，公开了一种控制电路、电路板组件及电子设备，本申请的控制电路包括：第一电子开关、第二电子开关；所述第一电子开关的控制端被配置为接收控制信号；所述第一电子开关的第一端连接电源，所述第一电子开关的第二端接地；所述第二电子开关的第一端连接所述电源，所述第二电子开关的第二端被配置为连接被测设备的通用串行总线USB接口，所述第二电子开关的控制端还连接所述第一电子开关的第一端；所述第一电子开关被配置为根据所述控制信号导通或关断，所述第二电子开关被配置为根据所述第一电子开关的第一端的电平导通或者关断。本实施例可以实现被测设备USB接口供电功能自动化。

Description

控制电路、电路板组件及电子设备

技术领域

本申请实施例涉及电路技术领域，特别涉及一种控制电路、电路板组件及电子设备。

背景技术

目前，通用串行总线(USB，Universal Serial Bus)接口由于具有即插即用，可热插拔的优点，被广泛应用于电子设备中。在带有USB接口的电子设备生产完成之后，需要使用夹具连接至电子设备的USB接口，从而检验电子设备的各项功能。

然而，USB接口的部分检验需要供电，部分检验不需要供电，而夹具连接至USB接口会通过USB接口一直向电子设备供电，导致部分检验无法完成。

实用新型内容

本申请实施例的目的在于提供一种控制电路、电路板组件及电子设备，从而实现被测设备USB接口供电功能自动化。

为解决上述技术问题，本申请的实施例提供了一种控制电路，包括：第一电子开关、第二电子开关；所述第一电子开关的控制端被配置为接收控制信号；所述第一电子开关的第一端连接电源，所述第一电子开关的第二端接地；所述第二电子开关的第一端连接所述电源，所述第二电子开关的第二端被配置为连接被测设备的通用串行总线USB接口，所述第二电子开关的控制端还连接所述第一电子开关的第一端；所述第一电子开关被配置为根据所述控制信号导通或关断，所述第二电子开关被配置为根据所述第一电子开关的第一端的电平导通或者关断。

本申请的实施例还提供了一种电路板组件，包括：上述的控制电路。

本申请的实施例还提供了一种电子设备，包括：上述的电路板组件。

本实施例的第一电子开关根据控制信号导通或关断，第二电子开关根据第一电子开关101的第一端的电平导通或者关断，使得电源与被测设备的通用串行总线USB接口之间的导通状态可以自动化控制，从而实现被测设备USB接口供电功能自动化。

在一些实施例中，所述控制电路还包括控制模块；所述控制模块连接至所述第一电子开关的控制端；所述控制模块被配置为给所述第一电子开关的控制端提供所述控制信号。

在一些实施例中，所述控制模块为单片机。

在一些实施例中，所述控制电路还包括第一电阻；所述第一电阻的第一端连接所述第一电子开关的控制端，所述第一电阻的第二端连接所述第一电子开关的第二端。

在一些实施例中，所述第一电子开关为NMOS管；所述第一电子开关的控制端为所述NMOS管的栅极，所述第一电子开关的第一端为所述NMOS管的漏极，所述第一电子开关的第二端为所述NMOS管的源极。

在一些实施例中，所述控制电路还包括第二电阻；所述第二电阻的第一端连接所述第二电子开关的控制端，所述第二电阻的第二端连接所述第二电子开关的第一端。

在一些实施例中，所述第二电子开关为PMOS管；所述第二电子开关的控制端为所述PMOS管的栅极，所述第二电子开关的第一端为所述PMOS管的源极，所述第一电子开关的第二端为所述PMOS管的漏极。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1是根据本申请一实施例的控制电路的电路结构示意图；

图2是根据本申请一实施例的控制电路的电路结构示意图；

图3是根据本申请一实施例的控制电路的电路结构示意图；

图4是根据本申请一实施例的控制电路的电路结构示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本申请的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。

本申请一实施例涉及一种控制电路，具体电路结构示意图如图1所示，控制电路包括：第一电子开关101、第二电子开关102。

具体地说，第一电子开关101的控制端被配置为接收控制信号IN；第一电子开关101的第一端连接电源USB_VBUS_IN，第一电子开关101的第二端接地；第二电子开关102的第一端连接电源USB_VBUS_IN，第二电子开关102的第二端被配置为连接被测设备的通用串行总线USB接口USB_VBUS_OUT，第二电子开关102的控制端还连接第一电子开关101的第一端；第一电子开关101被配置为根据控制信号IN导通或关断，第二电子开关102被配置为根据第一电子开关101的第一端的电平导通或者关断。

本实施例的第一电子开关101根据控制信号IN导通或关断，第二电子开关102根据第一电子开关101的第一端的电平导通或者关断，使得电源USB_VBUS_IN与被测设备的通用串行总线USB接口USB_VBUS_OUT之间的导通状态可以自动化控制，从而实现被测设备USB接口USB_VBUS_OUT供电功能自动化。

在实际应用中，可以用过上述的控制电路来对电子设备的USB接口进行关机漏电流测试，从而提高检测效率。因为关机漏电流测试需要电子设备处于关机状态即非充电状态，而夹具可以通过USB接口向电子设备供电，会导致电子设备无法关机，此时，需要工厂操作员手动拔下FCT夹具上插入设备的USB线，从而对电子设备进行关机漏电流测试，导致测试效率较低。

在一个实施例中，控制电路还包括控制模块100；如图2所示，为本实施例的供电电路的电路结构示意图，控制模块100连接至第一电子开关101的控制端；控制模块100被配置为给第一电子开关101的控制端提供控制信号IN。

具体地说，本实施例还包括控制模块100，控制信号IN由控制模块100发送至第一电子开关101的控制端，从而可以精准地对第一电子开关101进行控制。

在一个实施例中，控制模块100为单片机。本实施例可以通过单片机的一个输出管脚来控制电子开关管的导通与关断，例如，通过单片机的OUT3引脚，单片机的其他引脚可以用于控制其他的电路，本实施例不作具体限定。本实施例的单片机可以为STM32系列中的其中一种。

在一个实施例中，第一电子开关101为NMOS管；第一电子开关的控制端为NMOS管的栅极G，第一电子开关101的第一端为NMOS管的漏极D，第一电子开关的第二端为NMOS管的源极S。

如图3所示，为本实施例的控制电路的具体电路结构示意图，NMOS管Q1的栅极G被配置为接收控制信号IN，NMOS管Q1的源极S连接第二电子开关102的控制端，NMOS管Q1的漏极D接地。

在一个实施例中，继续参考图3，控制电路还包括第一电阻R1，第一电阻R1的第一端连接第一电子开关的控制端即NMOS管Q1的栅极G，第一电阻R1的第二端连接第一电子开关的第二端即NMOS管Q1的源极S。

由于NMOS管Q1的G-S间的阻抗是很大的，这样只要当G-S脚有一点的电流流过，大阻抗再乘以电流就会有一个很大的电压，导致G-S极间的等效电容两端就会产生很高的电压，如果不快速地将这些ESD静电泄放掉，在结电容Cgs两端产生的高压就有可能使NMOS管Q1产生误动作，甚至有可能把管子的G-S极击穿，所以在栅极G与源极S之间加入第一电阻R1，可以把ESD静电泄放掉，从而起到保护NMOS管Q1的作用。

在一个实施例中，第二电子开关为PMOS管；第二电子开关的控制端为PMOS管的栅极G，第二电子开关的第一端为PMOS管的源极S，第一电子开关的第二端为PMOS管的漏极D。

如图4所示，为本实施例的测试电电路的具体电路结构示意图，PMOS管Q2的栅极G连接第一电子开关101的第一端即NMOS管Q1的漏极D，PMOS管的源极S连接电源USB_VBUS_IN，PMOS管的漏极D连接被测设备的通用串行总线USB接口USB_VBUS_OUT。

在一个实施例中，继续参考图4，控制电路还包括第二电阻R2；第二电阻R2的第一端连接第二电子开关的控制端即PMOS管Q2的栅极G，第二电阻R2的第二端连接第二电子开关的第一端即PMOS管Q2的源极S。

由于PMOS管Q2的G-S间的阻抗是很大的，这样只要当G-S脚有一点的电流流过，大阻抗再乘以电流就会有一个很大的电压，导致G-S极间的等效电容两端就会产生很高的电压，如果不快速地将这些ESD静电泄放掉，在结电容Cgs两端产生的高压就有可能使PMOS管Q2产生误动作，甚至有可能把管子的G-S极击穿，所以在PMOS管的栅极G与源极S之间加入第二电阻R2，可以把ESD静电泄放掉，从而起到保护PMOS管Q2的作用。

具体地说，初始状态控制模块默认输出高电平，NMOS管Q1的栅极G为高电平，NMOS管Q1的源极S接地为低电平，所以NMOS管Q1导通，电流从Q1的漏极D流向源极S，最终使得PMOS管Q2的栅极G接地为低电平，PMOS管Q2的源极S连接电源USB_VBUS_IN为高电平，所以PMOS管Q2导通，电流从Q2的源极S流向漏极D，此时PMOS管Q2导通，电源USB_VBUS_IN向被测设备的USB接口USB_VBUS_OUT正常供电。

当需要切断被测设备的USB接口USB_VBUS_OUT的供电时，可配置控制模块输出低电平，NMOS管Q1的栅极G为低电平，NMOS管Q1的源极S接地也为低电平，所以NMOS管Q1不导通，没有电流从NMOS管Q1的漏极D流向源极S，而PMOS管Q2的栅极G通过第二电阻R2上拉到电源USB_VBUS_IN，所以PMOS管Q2的栅极G为高电平，PMOS管Q2的源极S连接的电源USB_VBUS_IN也为高电平，所以PMOS管Q2不导通，没有电流从Q2的源极S流向漏极D，此时PMOS管Q2不导通，电源USB_VBUS_IN不向被测设备的USB接口USB_VBUS_OUT供电。

在一个实施例中，电源的电压可以为5V。本实施例限定了USB接口USB_VBUS_OUT的工作电压，使得被测设备的USB接口USB_VBUS_OUT能够正常运行，避免过高的电压对USB接口USB_VBUS_OUT造成损坏。

本申请实施例另一方面还提供了一种电路板组件，包括：如上任一实施例的控制电路。

不难发现，本实施例为与电路实施例相对应的电路板组件实施例，本实施例可与电路实施例互相配合实施。电路实施例中提到的相关技术细节在本实施例中依然有效，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在电路实施例中。

此外，为了突出本申请的创新部分，本实施例中并没有将与解决本申请所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元。

本申请实施例另一方面还提供了一种电子设备，包括：如上实施例的电路板组件。

上面各种部件的划分，只是为了描述清楚，实现时可以合并为一个部件或者对某些部件进行拆分，分解为多个部件，只要包括相同的逻辑关系，都在本专利的保护范围内。

本领域的普通技术人员可以理解，上述各实施例是实现本申请的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本申请的精神和范围。

Claims (9)

1.一种控制电路，其特征在于，包括：第一电子开关、第二电子开关；

所述第一电子开关的控制端被配置为接收控制信号；所述第一电子开关的第一端连接电源，所述第一电子开关的第二端接地；

所述第二电子开关的第一端连接所述电源，所述第二电子开关的第二端被配置为连接被测设备的通用串行总线USB接口，所述第二电子开关的控制端还连接所述第一电子开关的第一端；

所述第一电子开关被配置为根据所述控制信号导通或关断，所述第二电子开关被配置为根据所述第一电子开关的第一端的电平导通或者关断。

2.根据权利要求1所述的控制电路，其特征在于，所述控制电路还包括控制模块；

所述控制模块连接至所述第一电子开关的控制端；

所述控制模块被配置为给所述第一电子开关的控制端提供所述控制信号。

3.根据权利要求2所述的控制电路，其特征在于，所述控制模块为单片机。

4.根据权利要求1所述的控制电路，其特征在于，所述控制电路还包括第一电阻；

所述第一电阻的第一端连接所述第一电子开关的控制端，所述第一电阻的第二端连接所述第一电子开关的第二端。

5.根据权利要求1或4所述的控制电路，其特征在于，所述第一电子开关为NMOS管；

所述第一电子开关的控制端为所述NMOS管的栅极，所述第一电子开关的第一端为所述NMOS管的漏极，所述第一电子开关的第二端为所述NMOS管的源极。

6.根据权利要求1所述的控制电路，其特征在于，所述控制电路还包括第二电阻；

所述第二电阻的第一端连接所述第二电子开关的控制端，所述第二电阻的第二端连接所述第二电子开关的第一端。

7.根据权利要求1或6所述的控制电路，其特征在于，所述第二电子开关为PMOS管；

所述第二电子开关的控制端为所述PMOS管的栅极，所述第二电子开关的第一端为所述PMOS管的源极，所述第一电子开关的第二端为所述PMOS管的漏极。

8.一种电路板组件，其特征在于，包括：权利要求1-7任一项所述的控制电路。

9.一种电子设备，其特征在于，包括：权利要求8所述的电路板组件。