CN114614800A - 用于在电流积分相位内插器中测量转换速率的技术 - Google Patents

用于在电流积分相位内插器中测量转换速率的技术 Download PDF

Info

Publication number
CN114614800A
CN114614800A CN202111487617.7A CN202111487617A CN114614800A CN 114614800 A CN114614800 A CN 114614800A CN 202111487617 A CN202111487617 A CN 202111487617A CN 114614800 A CN114614800 A CN 114614800A
Authority
CN
China
Prior art keywords
inverter
output
current
inverter circuit
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111487617.7A
Other languages
English (en)
Inventor
J·肯尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN114614800A publication Critical patent/CN114614800A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/10—Measuring sum, difference or ratio
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16528—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values using digital techniques or performing arithmetic operations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/12—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into phase shift
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Abstract

本公开涉及用于在电流积分相位内插器中测量转换速率的技术。描述了一种设备，该设备包括具有可编程偏置电流的电流积分相位内插器核心；反相器电路，耦合至该电流积分相位内插器核心的输出以用于从其接收包含周期性锯齿波形的信号；数字模拟(D/A)转换器，用于设定反相器电路的输入共模电压；占空比测量(DCM)电路，用于测量从反相器电路输出的时钟信号的占空比失真(DCD)；以及电路，用于计算时钟信号的DCD的第一状态与时钟信号的DCD的第二状态之间的差值，该第一状态对应于反相器电路被设为高压的输入共模电压，该第二状态对应于反相器电路被设为低压的输入共模电压。

Description

用于在电流积分相位内插器中测量转换速率的技术
相关申请
作为延续，本申请要求在2020年12月9日提交的名称为“用于在电流积分相位内插器中测量转换速率的技术(TECHNIQUES FOR MEASURING SLEW RATE IN CURRENTINTEGRATING PHASE INTERPOLATOR)”的美国非临时申请第17/116,875号的优先权。该美国非临时申请通过引用以其整体并入本文。
技术领域
本公开大体上涉及电流积分相位内插器领域，并且更具体地，涉及在电流积分相位内插器(CIPI)中测量转换速率的技术。
发明内容
根据本公开一个方面，提供了一种设备，包括：电流积分相位内插器核心，具有可编程偏置电流；反相器电路，耦合至所述电流积分相位内插器核心的输出以用于从其接收包含周期性锯齿波形的信号；数字模拟(D/A)转换器，用于设定所述反相器电路的输入共模电压；占空比测量(DCM)电路，用于测量从所述反相器电路输出的时钟信号的占空比失真(DCD)；以及电路，用于计算所述时钟信号的所述DCD的第一状态与所述时钟信号的所述DCD的第二状态之间的差值，所述第一状态对应于所述反相器电路被设为高压的所述输入共模电压，所述第二状态对应于所述反相器电路被设为低压的所述输入共模电压。
根据本公开另一方面，提供了一种设备，包括：电流积分相位内插器核心，具有可编程偏置电流；反相器电路，耦合至所述电流积分相位内插器核心的输出以用于从其接收包含周期性锯齿波形的信号，所述反相器电路进一步包括AC耦合反相器与DC耦合反相器中的至少一个，所述DC耦合反相器包括可编程阈电压；占空比测量(DCM)电路，用于测量从所述反相器电路输出的时钟信号的占空比失真(DCD)；以及电路，用于计算所述时钟信号的所述DCD的第一状态与所述时钟信号的所述DCD的第二状态之间的差值，所述第一状态对应于所述反相器电路被设为高压的所述输入共模电压，所述第二状态对应于所述反相器电路被设为低压的所述输入共模电压，以及用于比较所述计算的差值与阈值并基于所述比较调整所述可编程偏置电流的电平。
根据本公开又一方面，提供了一种在具有可编程偏置电流的电流积分相位内插器(CIPI)中测量转换速率的方法，所述方法包括以下步骤：将反相器的共阈电压设为低电平；在所述反相器对应于所述低电平共阈电压的输出处测量信号的第一占空比失真(DCD)；将所述AC耦合反相器的所述共阈电压设为高电平；在所述反相器对应于所述高电平共阈电压的所述输出处测量所述信号的第二DCD；比较所述第一与第二DCD与阈值之间的差值；以及基于所述比较的结果调整所述CIPI的可编程偏置电流。
附图说明
为更全面地理解本公开以及其特征及优点，结合附图参考以下说明，其中相同的元件符号表示相同的零件，其中：
图1A和图1B根据本文所述的实施例一起示出用于在电流积分相位内插器(CIPI)中测量转换速率的电路的示意性框图；
图2示出基于延迟锁定环(DLL)的时钟和数据恢复(CDR)电路的示意性框图，其中可实施图1A和图1B示出的电路。
图3示出交流(AC)耦合反相器的实施例的操作，用于实施图1A和图1B中示出的电路。
图4根据本文描述的实施例示出具有朝向VSS的共模电平位移的图3的AC耦合反相器的操作；
图5根据本文描述的实施例示出具有朝向VDD的共模电平位移的图3的AC耦合反相器的操作；
图6根据本文描述的实施例示出图表，所述图表示出图1A和图1B的电路的时钟周期中的随机行走；
图7示出电流切换反相器的操作，用于实施图1A和图1B中示出的电路；
图8根据本文描述的实施例为数字模拟(D/A)转换器的示意性框图，用于结合图1A和图1B的电路设定共模电压阈值；
图9根据本公开的一些实施例提供电气装置的示意图，其中在CIPI中可实施转换速率测量；
图10根据本公开的一些实施例为示例系统的框图，所述示例系统可包括配置成在CIPI中提供转换速率测量的一个或多个系统；
图11根据本公开的一些实施例为示例射频(RF)装置的框图，所述装置可包括配置成在CIPI中提供转换速率测量的一个或多个系统；并且
图12根据本公开的一些实施例提供示出示例数据处理系统的框图，所述示例数据处理系统可被配置成控制配置成在CIPI中提供转换速率测量的一个或多个系统的操作。
具体实施方式
电流积分为用于实现位至相位转换或相位插值的功率有效技术。图1A和图1B根据本文描述的实施例的特征示出用于实施具有可编程偏置电流的电流积分相位内插器(CIPI)的电路100，其可在缆线解串器200用作构建块，如图2示出，在例如收发器装置中使用。线缆解串器200可以包括相位检测器202、环形滤波器204、位至相位转换器206，其可使用电路100实施(图1A和图1B)，以及时钟倍增单元(CMU)208。应认识到，实施完全2π相移的相位内插器通常需要一些转换速率控制。
再次参考图1A和图1B，在电路100的第一级101，诸如波形102表示的伪微分方形波信号作为时钟信号被施加在CKIP和CKIN每一处，其用作电流不足(或电流切换)反相器INV0和INV1的输入。PMOS电源106a供应可编程偏置电流IB，并且NMOS电源106b吸收电流IB。当CKIP为低时，INV0将电流IB从VDD引导至输出OUTN。信号在输出OUTN处以IB/CL的斜率向VDD转换，其中CL在OUTN上为主导电容。同时，CKIN为高时，使得信号在输出OUTP处以相同速率(IB/CL)向VSS转换。信号在输出OUTN处的期望形状为锯齿，如波形108表示。在整个摆动范围VSWING内维持恒定电流需要PMOS电源106a和NMOS电源106b两者保持饱和。如果在具有1V电源的VDD及VSS两者上分配150mV的余量，则VSWING应小于700mV。为了举例，假设输出OUTN上的共模电压VCM1等于VDD/2。
输出OUTN和OUTP组成电路100的第一级101的输出，并分别被施加至拾取放大器INV2和INV3，其被实施作为具有电阻性反馈的AC耦合反相器。反相器INV2和INV3将施加在输入IN及IP的锯齿波形(例如，波形108)在输出CKOP和CKON处转换成方形波或矩形波。信号在时钟输出CKOP上的最低抖动电平可以通过将锯齿波形的斜率最大化至INV2来实现。最佳斜率最大化VSWING，同时保持PMOS电源106a和NMOS电源106b饱和；通常，电压摆动用相位噪声换取余量。在某些实施例中，在VDD为1.0V的情况下，最佳VSWING的相位噪声应大于0.6V，并且余量小于0.7V。
电容CL通常为固定的。装置和寄生互连电容通常足够大使得无需明确地向CL添加电容。因此，可调整电流IB为控制VSWING的主要机构。在某些实施例中，IB的覆盖率应具有至少2:1可编程动态范围以适应频率倍频程。应注意，在替代实施例中，IB为固定的，并且CL的可调整值可用作控制VSWING的机构。
需要一种电路来检测锯齿波形(诸如波形108)的斜率，其中锯齿的频率覆盖宽范围。如先前所述，第一级101在输出OUTN和OUTP处输出的信号利用电阻性反馈(具体而言，INV2及INV3)驱动AC耦合反相器。根据某些实施例，反相器INV2、INV3的电阻性反馈可由开关SW0及SW2打断，并且来自D/A转换器116的DC电压可用于通过闭合开关SW1和SW3在反相器INV2、INV3的输入IN、IP处设定共模电压。D/A转换器116将共模电压改变了受控量，以在放大器INV2和INV3的输出(即，分别CKOP、CKON)处改变占空比失真。将放大器INV2和INV3的输出(分别为CKOP和CKON)输入至占空比测量(DCM)电路119的MUX 118。
将放大器INV2、INV3中一者的输出经由MUX 118施加至比较器120。环形振荡器122在矩形波形的周期内执行随机行走以产生信号CKRO，其作为时钟信号被施加至比较器120和一对计数器124、126中的每一个。计数器124被配置成对比较器120输出的COMP信号变高的次数进行计数；计数器126被配置成对信号CKRO变高的次数进行计数。将认识到，由环形振荡器122执行的功能可由其他元件/电路系统(包括例如时钟装置)执行。
如下文将更详细地描述，当施加至AC耦合反相器INV2、INV3的锯齿波形的共模被设置为低于VDD/2的已知电压时，占空比为窄1s和宽0s。在操作中，环形振荡器122在矩形波形的周期内执行随机行走，并且当比较器120的输出为高时，计数器124递增。计数值CNT1[19:0]和CNT2[19:0]被提供给有限状态机(FSM)128。当计数器126的输出达到预定值(例如，1024)时，计数器124的输出为低阈值的占空比的估值。
类似地，当施加至AC耦合反相器的锯齿波形的共模电压被设为超过VDD/2的已知电压时，占空比为宽1s和窄0s。如先前所述，环形振荡器122在矩形波形的周期内执行随机行走，并且当比较器120的输出为高时，计数器124递增。计数值CNT1[19:0]和CNT2[19:0]被提供给有限状态机(FSM)128。当计数器126的输出达到预定值(例如，1024)时，计数器124的输出为高阈值的占空比的估值。
根据下文更详细描述的实施例的特征，偏置电流IB被调整为导致低阈值的计数器124的输出与高阈值的计数器124的输出之间的差值的最小量，所述高阈值小于目标整数阈值。
图3示出AC耦合反相器INV2的正常运行方式。如图3示出，输出OUTN上的锯齿波形具有VCM1的共模电压(图表302)。在一个实施例中，将VCM1设为VDD/2，使得输出OUTN处的信号对称于VDD和VSS摆动。AC耦合反相器INV2将输出OUTN上的共模电压(VCM1)与输入IN处的共模电压(VCM2)解耦(图表304)。在正常运行方式中，闭合开关sw0，使得电阻性反馈能够从反相器INV2的输出CKOP至反相器INV2的输入IN。通过反馈，调整共模电压VCM2，所以输出CKOP上信号的占空比接近50/50(图表306)。
相位内插器的转换速率与偏置电流及电压摆幅有关，表达式如下：
Figure BDA0003398007180000051
在没有电压截波的情况下，输出在1/4时钟周期内摆动其满量程电压。可以通过改变输入信号被施加至反相器INV2输入IN的共模电压，并随后测量所得矩形波输出的占空比，来估算转换速率。测量两个施加的共模电压VCM2的占空比，其中电压之间的差值为△V。两个施加的共模电压VCM2的所测量的占空比的差用于计算△T。
在没有电压截波的情况下，输出在第1/4时钟周期内摆动其满量程电压。可以通过改变信号IN被施加至反相器的共模电压，并随后测量所得矩形波输出的占空比来估算转换速率。测量两个施加的共模电压的占空比，其中这些电压之间的差为△V。两个施加的共模电压的所测量的占空比的差用于计算△T。
AC耦合反相器，诸如反相器INV2、INV3，可用作具有可编程阈电压的比较器前置放大器，只要输入至反相器的信号为具有有限斜率的周期性波形(例如，正弦波或三角波)。根据本文描述的实施例的特征，通过打开开关sw0且闭合开关sw1来停止AC耦合反相器INV2周围的电阻性反馈，以使得DC电压能够由D/A转换器116施加。
根据本文描述的实施例的特征，转换速率可如下进行校正。改变共模电压VCM2可使输入IN上的DC电压相对于反相器INV2的阈值发生位移。图4示出具有朝向VSS的共模电平位移的AC耦合反相器INV2的操作。在图4示出的实例中，将VCM2设为VLOW(例如，0.4VDD)，并假设反相器INV2的电压阈值为0.5VDD。如果在输入IN处施加具有0.6V摆幅的理想锯齿波形(图表402)，则输出CKOP处的信号将具有67/33的占空比(图表404)。
本领域普通技术人员将认识到，AC耦合反相器的功能可由其他元件/电路执行，诸如具有可编程阈电压的DC耦合反相器。
在替代实例中，假设反相器的阈电压被设置为输入至反相器的锯齿波形信号(例如，0.35V)的负峰值(0.2V)与正峰值(0.8V)之间的.25，则从反相器输出的矩形波信号的占空比将为.75/.25，其中摆幅为0.6V。假设矩形波信号使用DCM电路119(图1A和图1B)采样128个采样时钟，理想情况下计数器输出应为96。
再次参考图1A和图1B，其中MUX 118的时钟选择输入CKSEL被设为0，MUX 118将输出CKOP处的时钟信号施加至比较器120的输入。随机技术用于估算输出CKOP处信号的占空比。当ENMEAS上的信号从低转换为高时，RESETB和ENRO两者处的信号变为高。此时，计数器124、126都被启用，环形振荡器122也是如此。CKRO在图6所示的CKOP周期中实施随机行走。计数器126的输出计数在CKRO的每个上升边缘递增，直至达到由N[3:0]设置的阈值；总计数为
Figure BDA0003398007180000061
例如，对于N＝9，计数器126计数到8192，此时ENRO变为低。计数器124仅当CKOP为高时递增。如图6示出，输入占空比失真(DCD)为67/33，对于相对于反相器阈值的-0.1V共模电压位移，COUNTLOW中的预期值为8192/3＝5461。
接下来，如图5示出，VCM2朝VDD位移。在图5所示的实例中，VCM2被设为VHIGH(例如，0.6VDD)(图表502)。如果输入IN处的信号为具有0.6V摆幅的理想锯齿形，则输出CKOP处的信号将具有33/67的占空比(图表504)。
在替代实例中，假设反相器的阈电压被设置为输入至反相器的锯齿波信号(例如，.65V)的负峰值(0.2V)与正峰值(0.8V)之间的.75，则从反相器输出的矩形波信号的占空比将为.25/.75，其中摆幅为0.6V。假设矩形波信号使用DCM电路119(图1A和图1B)采样128个采样时钟，理想情况下计数器输出应为32。
再次参考图1A和图1B，当ENMEAS上的信号从低转换至高时，RESETB和ENRO两者处的信号变为高。此时，计数器124、126都被启用，环形振荡器122也是如此。如图6示出，输出CKRO处的信号在输出CKOP处信号的周期内实施随机行走。计数器122在输出CKRO处的信号的每个上升边缘递增，直至达到由N[3:0]设置的阈值；总计数为
Figure BDA0003398007180000062
例如，对于N＝9，计数器126计数到8192，此时ENRO变为低。计数器124输出CKOP处的信号为高。如图6示出，其中输入占空比失真(DCD)为33/67，在共模相对于反相器阈值位移0.1V时，COUNTHIGH中的预期值＝2/3(8192)＝2731。
此实例的COUNTHIGH与COUNTLOW的差为2731，这意味着锯齿波在VDD-0.1V处低阈值与VDD+0.1V处高阈值之间花费了约其周期的1/3。
图7示出电流切换反相器INV0、INV1的操作。如图7示出，当节点CKREF处的电压为高时，节点OUTIN处的电流为-IB，并且节点OUTIP处的电流为+IB。反之，当节点CKREF处的电压为低时，节点OUTIN处的电流为+IB，并且节点OUTIN处的电流为-IB。
本文描述的架构的益处之一为不需要高解析率D/A转换器。图8示出可用于实施D/A转换器116(图1A和图1B)的示例D/A转换器900。如图8示出，D/A转换器900仅具有几个级别，并将用于决定IB的阈值由(|COUNTHIGH-COUNTLOW|)的目标设置。在某些实施例中，D/A转换器900可用来源于电源的电压基准自偏压。
根据本文描述的实施例，在IB上执行二分搜寻的算法用于校正转换速率，其中控制字为不带正负号的整数ibslewfs[5:0]。其他搜寻技术，诸如从低至高或从高至低扫略IB，可以作为二分搜寻的替代方案来实施。
在一个实施例中，最小目标VSWING为0.6VDD以平衡余量与相位噪声。以电源为参考的D/A转换器设置VLOW＝0.4VDD和VHIGH＝0.6VDD。每次测量环形振荡器周期的数量为
Figure BDA0003398007180000072
当VSWING为0.6VDD时，COUNTHIGH与COUNTLOW的差应为COUNTTHRESH＝M/3。如果输出OUTN上的摆幅过低，则|COUNTHIGH-COUNTLOW|>COUNTTHRESH。D/A输出电压与反相器阈值之间的偏差将导致COUNTLOW和COUNTHIGH分别偏离M/3。然而，该差值消除了这种失配。用于实现算法实施例的示例伪代码如下：
Figure BDA0003398007180000071
Figure BDA0003398007180000081
示例系统和装置
电路100可以在可能需要CIPI中的转换速率的分布测量的任何电子装置或系统中实施。此类装置/系统的一些实例在图10至图12中示出。
在一些实施例中，电路100可在无线电系统中实施。无线电系统为以约3千赫(kHz)至300吉赫(GHz)的射频范围内的电磁波形式发射和接收信号的系统。无线电系统可用于无数不同的应用，诸如飞机、汽车及工业雷达、蜂窝技术、Wi-Fi及其他短程通信技术以及军事应用。一个实例在图9示出，提供包括RF收发器1010及基带IC(BBIC)1020的电子装置1000的示意图，所述基带IC例如使用由JESD支持的高速串联接口耦合至RF收发器1010。在一些实施例中，电路100的部分可在装置时钟电路系统部件1012中实施，而电路100的其他部分可在JESD 1014中实施。在其他实施例中，电路100的各种部分可被包括在电子装置1000的其他部分中。
图10根据本文公开的任一实施例为示例系统2100的框图，所述示例系统可包括配置成在CIPI中测量转换速率的一个或多个系统。例如，系统2100的部件的任一适合者可包括本文公开的电路100和/或装置1000中的一个或多个。若干部件在图10中被示为包括在系统2100中，但是这些部件中的任何一者或多者可以被省略或复制，只要适合于该应用即可。在一些实施例中，系统2100中包括的一些或所有部件可以附接至一个或多个主板。在一些实施例中，一些或所有这些部件被制作在单个片上系统(SoC)晶粒上。
另外，在各种实施例中，系统2100可不包括图10中示出的一个或多个部件，但系统2100可包括用于耦合至该一个或多个部件的接口电路系统。例如，系统2100可以不包括显示装置2106，但可以包括显示装置2106可以耦合的显示装置接口电路系统(例如，连接器和驱动器电路系统)。在另一组实例中，系统2100可以不包括音频输入装置2118或音频输出装置2108，但可以包括音频输入或输出装置接口电路系统(例如，连接器和支持电路系统)，音频输入装置2118或音频输出装置2108可以耦合至该音频输入或输出装置接口电路系统。
系统2100可以包括处理装置2102(例如，一个或多个处理装置)。如本文所用，术语“处理装置”或“处理器”可指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何装置或装置的一部分。处理装置2102可以包括一个或多个数字信号处理器(DSP)、专用集成电路(ASIC)、中央处理单元(CPU)、图形处理单元(GPU)、密码处理器(在硬件内执行密码算法的专用处理器)、服务器处理器或任何其他适当处理装置。系统2100可以包括存储器2104，其自身可包括一个或多个存储器装置，诸如挥发性存储器(例如，动态RAM(DRAM))、非挥发性存储器(例如，只读存储器(ROM))、快闪存储器、固态存储器和/或硬盘驱动器。在一些实施例中，存储器2104可包括与处理装置2102共享晶粒的存储器。此存储器可用作高速缓存存储器，并且可包括嵌入DRAM(eDRAM)或自旋转移力矩磁RAM(STT-MRAM)。
在一些实施例中，系统2100可包括通信芯片2112(例如，一个或多个通信芯片)。例如，通信芯片2112可被配置用于管理无线通信以将数据往返系统2100传送。术语“无线”及其派生词可用于描述电路、装置、系统、方法、技术、通信通道等，其可通过使用调制电磁辐射穿过非固体介质来传送数据。此术语并不意指相关联的装置不包含任何电线，尽管在一些实施例中它们可能不包含电线。
通信芯片2112可实施若干无线标准或协定中的任一者，包括但不限于电气及电子工程师协会(IEEE)标准，包括Wi-Fi(IEEE 802.11系列)、IEEE 802.16标准(例如，IEEE802.16-2005修正案)，长期演进(LTE)项目以及任何修订、更新和/或修正(例如，高级LTE项目、超移动宽带(UMB)项目(也称为“3GPP2”)等)。IEEE 802.16兼容的宽带无线接入(BWA)网络通常称为WiMAX网络，代表全球微波接入互通性的首字母缩略词，这是通过IEEE 802.16标准的一致性和互通性测试的产品的认证标志。通信芯片2112可以根据全球移动通信系统(GSM)、通用分组无线电业务(GPRS)、通用移动通信系统(UMTS)、高速分组接入(HSPA)、演进的HSPA(E-HSPA)或LTE网络进行操作。通信芯片2112可根据GSM演进增强数据(EDGE)、GSMEDGE无线电接入网络(GERAN)、通用地面无线电接入网络(UTRAN)或演进的UTRAN(E-UTRAN)进行操作。通信芯片2112可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无线通信(DECT)、演进数据优化(EV-DO)及其衍生物，以及指定为3G、4G、5G及以上的任何其他无线协定进行操作。通信芯片2112在其他实施例中可以根据其他无线协定进行操作。系统2100可以包括天线2122以促进无线通信和/或接收其他无线通信(诸如AM或FM无线电传输)。
在一些实施例中，通信芯片2112可以管理有线通信，诸如电子、光学或任何其他适当的通信协定(例如，以太网)。如上文所述，通信芯片2112可包括多个通信芯片。例如，第一通信芯片2112可专用于短程无线通信，诸如Wi-Fi或蓝牙，并且第二通信芯片2112可专用于长程无线通信，诸如全球定位系统(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO，或其他。在一些实施例中，第一通信芯片2112可专用无线通信，并且第二通信芯片2112可专用于有线通信。
系统2100可以包括电池/电源电路系统2114。电池/电源电路系统2114可以包括一个或多个储能装置(例如，电池或电容器)和/或电路系统，用于将系统2100的部件耦合至与系统2100分开的能源(例如，AC线路功率)。
系统2100可以包括显示装置2106(或对应接口电路系统，如上文论述)。显示装置2106可以包括任何视觉指示器，诸如平视显示器、计算机监测器、投影器、触屏显示器、液晶显示器(LCD)、发光二极管显示器或平板显示器。
系统2100可以包括音频输出装置2108(或对应接口电路系统，如上文论述)。音频输出装置2108可以包括产生听觉指示器的任何装置，诸如喇叭、头戴式耳机或耳塞。
系统2100可以包括音频输入装置2118(或对应接口电路系统，如上文论述)。音频输入装置2118可以包括产生表示声音的信号的任何装置，诸如麦克风、麦克风阵列或数字仪器(例如，具有乐器数字接口(MIDI)输出的仪器)。
系统2100可以包括GPS装置2116(或对应接口电路系统，如上文论述)。GPS装置2116可与星载系统通信，并且可以接收系统2100的位置，如本领域已知的。
系统2100可以包括另一输出装置2110(或对应接口电路系统，如上文论述)。另一输出装置2110的实例可以包括音频编译码器、视频编译码器、打印机、用于将信息提供给其他装置的有线或无线发射机，或额外储存装置。
系统2100可以包括另一输入装置2120(或对应接口电路系统，如上文论述)。其他输入装置2120的实例可以包括加速表、回转仪、指南针、图像捕获装置、键盘、游标控制装置诸如鼠标、触控笔、触控板、条形码读出器、快速响应(QR)代码读出器、任何传感器或射频识别(RFID)读出器。
系统2100可具有任何期望形成因素，诸如手提式或移动电子装置(例如，手机、智能电话、移动互连装置、音乐播放机、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理(PDA)、超移动个人计算机等)、台式电子装置、服务器装置或其他联网计算部件、打印机、扫描仪、监测器、机顶盒、娱乐控制单元、车辆控制单元、数字照相机、数字视频记录器或可穿戴电子装置。在一些实施例中，系统2100可为处理数据的任何其他电子装置。
图11根据本文公开的任一实施例为示例RF装置2200的框图，所述装置可包括具有配置成在CIPI中提供转换速率测量的一个或多个系统的一个或多个部件。例如，RF装置2200的部件中的任意适合者可包括晶粒，所述晶粒包括根据本文公开的任一实施例被配置成在CIPI中提供转换速率测量的至少一个系统或其部分。在一些实施例中，RF装置2200可被包括在系统2100的任意部件内，如参考图10描述，或可耦合至系统2100的任意部件，例如，耦合至存储器2104和/或耦合至系统2100的处理装置2102。在另外实施例中，RF装置2200可进一步包括参考图10描述的任意部件，诸如但不限于电池/电源电路2114、存储器2104和图10所示的各种输入和输出装置。
一般而言，RF装置2200可为可支持以约3千赫(kHz)至300吉赫(GHz)的RF范围内的电磁波形式无线发射和/或接收信号的任何装置或系统。在一些实施例中，RF装置2200可以用于无线通信，例如，在任何合适的蜂巢无线通信技术(诸如，GSM、WCDMA或LTE)的基站(BS)或用户设备(UE)装置中。在另一实例中，RF装置2200可以用作毫米波无线技术的BS或UE装置或在其中使用，所述毫米波无线技术为诸如第五代(5G)无线(即高频/短波长频谱，例如具有在约20GHz与60GHz之间的频率，对应于在约5毫米与15毫米之间的波长)。在又一实例中，RF装置2200可以用于使用Wi-Fi技术(例如，2.4GHz的频带，对应于约12cm的波长，或者5.8GHz的频带，频谱，对应于约5cm的波长)的无线通信，例如，在Wi-Fi赋能装置中，诸如桌上型计算机、膝上型计算机、视频游戏机、智能电话、平板计算机、智能TV、数字音频播放机、汽车、打印机等。在一些实施方式中，Wi-Fi赋能装置可例如为用以与其他节点传送数据的智能系统中的节点，例如，智能传感器。仍然在另一实例中，RF装置2200可以用于使用蓝牙技术(例如，约2.4GHz至约2.485GHz的频带，对应于约12cm的波长)的无线通信。在其他实施例中，RF装置2200可以用于发射和/或接收RF信号，用于除通信之外的目的，例如，在汽车雷达系统中，或者在诸如磁共振成像(MRI)等医疗应用中。
在各种实施例中，RF装置2200可以被包括在可以在蜂巢网络中使用的频率分配的频分双工(FDD)或时域双工(TDD)变体中。在FDD系统中，上行链路(即，从UE装置发射至BS的RF信号)和下行链路(即，从BS发射至US装置的RF信号)可以同时使用分离的频带。在TDD系统中，上行链路与下行链路可以使用相同的频率，但是在不同的时间。
若干部件在图11中被示为包括在RF装置2200中，但是这些部件中的任何一者或多者可以被省略或复制，只要适合于该应用即可。例如，在一些实施例中，RF装置2200可为支持RF信号的无线发射和接收的RF装置(例如，RF收发器)，在这种情况下，其可以包括本文称为发射(TX)路径的部件和本文称为接收(RX)路径的部件。然而，在其他实施例中，RF装置2200可为仅支持无线接收的RF装置(例如，RF接收器)，在这种情况下，其可以包括RX路径的部件，但不包括TX路径的部件；或者RF装置2200可为仅支持无线发射的RF装置(例如，RF发射器)，在这种情况下，其可以包括TX路径的部件，但不包括RX路径的部件。
在一些实施例中，RF装置2200中包括的一些或所有部件可以附接至一个或多个主板。在一些实施例中，一些或所有这些部件被制作在单个晶粒上，例如，在单个SoC晶粒上。
另外，在各种实施例中，RF装置2200可不包括图11中示出的一个或多个部件，但RF装置2200可包括用于耦合至该一个或多个部件的接口电路系统。例如，RF装置2200可不包括天线2202，但可包括天线2202可以耦合的天线接口电路系统(例如，匹配电路系统、连接器和驱动器电路系统)。在另一组实例中，RF装置2200可不包括数字处理单元2208或本地振荡器2206，但可包括装置接口电路系统(例如，连接器和支持电路系统)，数字处理单元2208或本地振荡器2206可以耦合至所述装置接口电路系统。
如图11所示，RF装置2200可包括天线2202、双工器2204、本地振荡器2206、数字处理单元2208。同样如图11所示，RF装置2200可包括RX路径，所述RX路径可包括RX路径放大器2212、RX路径预混合滤波器2214、RX路径混频器2216、RX路径后混合滤波器2218和ADC2220。如图11进一步所示，RF装置2200可包括TX路径，所述TX路径可包括TX路径放大器2222、TX路径后混合滤波器2224、TX路径混频器2226、TX路径预混合滤波器2228和DAC2230。更进一步，RF装置2200可进一步包括阻抗调配器2232、RF开关2234和控制逻辑2236。在各种实施例中，RF装置2200可包括图11中示出的任一部件的多个例子。在一些实施例中，RX路径放大器2212、TX路径放大器2222、双工器2204和RF开关2234可以被认为形成RF装置2200的RF前端(FE)，或者是其一部分。在一些实施例中，RX路径放大器2212、TX路径放大器2222、双工器2204和RF开关2234可以被认为形成RF装置2200的RF FE，或者是其一部分。在一些实施例中，RX路径混频器2216和TX路径混频器2226(可能具有图11所示的与其关联的预混合滤波器及后混合滤波器)可被认为形成RF装置2200的RF收发器，或者是其一部分(或者如果分别仅有RX路径或TX路径部件被包括在RF装置2200中，则为RF接收器或RF发射器)。在一些实施例中，RF装置2200可以进一步包括一个或多个控制逻辑元件/电路，在图11中显示为控制逻辑2236，例如RF FE控制接口。在一些实施例中，控制逻辑2236可被配置成控制任何系统的操作的至少部分，所述系统被配置成在RF装置2200的任何部件内的CIPI(如本文描述)中提供转换速率测量。在一些实施例中，控制逻辑2236可以用于执行RF装置2200内的其他功能控制，例如，增强复杂RF系统环境的控制、支持包络跟踪技术的实施方式、降低耗散功率等。
天线2202可以被配置成根据任何无线标准或协定(例如Wi-Fi、LTE或GSM)以及被指定为3G、4G、5G及以上的任何其他无线协定，无线地发射和/或接收RF信号。如果RF装置2200为FDD收发器，则天线2202可以经配置用于在分离的(即，不重叠和不连续的)频带中，例如在彼此分离例如20MHz的频带中，同时接收和发射通信信号。如果RF装置2200为TDD收发器，则天线2202可以经配置用于在TX和RX路径可能相同或重叠的频带中依序接收和发射通信信号。在一些实施例中，RF装置2200可为多频带RF装置，在这种情况下，天线2202可以被配置用于同时接收在分离频带中具有多个RF分量的信号和/或被配置用于同时发射在分离频带中具有多个RF分量的信号。在此类实施例中，天线2202可为单个宽带天线或复数个特定频带天线(即，复数条天线，每条天线被配置成接收和/或发射特定频带中的信号)。在各种实施例中，天线2202可以包括复数个天线元件，例如，形成相控天线阵列的复数个天线元件(即，可以使用复数个天线元件和相移来发射和接收RF信号的通信系统或天线阵列)。与单天线系统相比，相控天线阵列可以提供诸如增加增益、转向操纵能力和同时通信等优点。在一些实施例中，RF装置2200可以包括多于一条天线2202来实现天线分集。在一些此类实施例中，RF开关2234可以被部署成在不同天线之间开关。
天线2202的输出可以耦合至双工器2204的输入。双工器2204可为被配置用于对多个信号进行滤波以容许在双工器2204与天线2202之间的单个路径上进行双向通信的任何合适部件。双工器2204可以被配置用于向RF装置2200的RX路径提供RX信号，并且从RF装置2200的TX路径接收TX信号。
RF装置2200可以包括一个或多个本地振荡器2206，其被配置成提供本地振荡器信号，所述本地振荡器信号可以用于对由天线2202接收的RF信号进行下变频和/或对待由天线2202发射的信号进行上变频。
RF装置2200可以包括数字处理单元2208，其可以包括一个或多个处理装置。在一些实施例中，数字处理单元2208可被实施作为图10所示的处理装置2102，上文描述了所述数字处理单元(当用作数字处理单元2208时，处理装置2102可实施，但不一定必须实施被配置成在本文所述的CIPI中提供转换速率测量的任何系统)。数字处理单元2208可以被配置成执行与RX和/或TX信号的数字处理相关的各种功能。此类功能的实例包括但不限于抽取/下采样、误差校正、数字下变频或上变频、DC偏移消除、自动增益控制等。尽管图11中未示出，但在一些实施例中，RF装置2200可进一步包括存储器装置，例如，参考图10描述的存储器装置2104，其被配置成与数字处理单元2208协作。当在RF装置2200内使用或耦合至所述RF装置时，存储器装置2104可以实施，但不一定必须实施配置以在本文所述的CIPI中提供转换速率测量的任何系统。
转至可以包括在RF装置2200中的RX路径的细节，RX路径放大器2212可以包括低噪声放大器(LNA)。RX路径放大器2212的输入可以例如经由双工器2204耦合至天线2202的天线端口(未示出)。RX路径放大器2212可以放大由天线2202接收的RF信号。
RX路径放大器2212的输出可以耦合至RX路径预混合滤波器2214的输入，其可为谐波或带通(例如，低通)滤波器，其被配置成对已经被RX路径放大器2212放大的所接收RF信号进行滤波。
RX路径预混合滤波器2214的输出可以耦合至RX路径混频器2216(亦被称为下变频器)的输入。RX路径混频器2216可以包括两个输入和一个输出。第一输入可以被配置成接收指示由天线2202接收的信号的RX信号，所述RX信号可为电流信号(例如，第一输入可以接收RX路径预混合滤波器2214的输出)。第二输入可以被配置成从本地振荡器2206之一接收本地振荡器信号。随后，RX路径混频器2216可以混合在其两个输入接收的信号，以产生在RX路径混频器2216的输出处提供的下变频RX信号。如本文所使用的，下变频是指将所接收RF信号与本地振荡器信号混合以产生较低频率信号的过程。特别地，TX路径混频器(例如，下变频器)2216可以被配置成当在两个输入端口提供两个输入频率时，在输出端口产生和频率和/或差频率。在一些实施例中，RF装置2200可以实施直接转换接收器(DCR)，亦称为零差、同步或零IF接收器，在这种情况下，RX路径混频器2216可以被配置成使用本地振荡器信号解调输入的无线电信号，所述本地振荡器信号的频率等于或非常接近无线电信号的载波频率。在其他实施例中，RF装置2200可以利用下变频至中频(IF)。IF可用于超外差无线电接收器，其中在完成所接收信号中消息的最终检测之前，所接收RF信号被位移至IF。出于若干原因，转换至IF可能有用。例如，当使用若干级滤波器时，其皆可以设置为固定频率，这使得所述滤波器更容易构建和调谐。在一些实施例中，RX路径混频器2216可以包括若干此类IF转换级。
尽管在图11的RX路径中示出单个RX路径混频器2216，但在一些实施例中，RX路径混频器2216可以被实施作为正交下变频器，在这种情况下，其将包括第一RX路径混频器和第二RX路径混频器。第一RX路径混频器可以被配置用于执行下变频，以通过混合由天线2202接收的RX信号与由本地振荡器2206提供的本地振荡器信号的同相分量来产生同相(I)下变频RX信号。第二RX路径混频器可以被配置用于执行下变频，以通过混合由天线2202接收的RX信号与由本地振荡器2206提供的本地振荡器信号的正交分量(正交分量为与本地振荡器信号的同相分量在相位上偏置90度的分量)来产生正交(Q)下变频RX信号。第一RX路径混频器的输出可以被提供给I信号路径，并且第二RX路径混频器的输出可以被提供给Q信号路径，此Q信号路径可以与I信号路径相差为实质上90度。
可选地，RX路径混频器2216的输出可以耦合至RX路径后混合滤波器2218，其可为低通滤波器。在RX路径混频器2216为如上所述实施第一混频器和第二混频器的正交混频器的情况下，分别在第一混频器和第二混频器的输出提供的同相和正交分量可以耦合至滤波器2218中包括的相应单独的第一RX路径后混合滤波器和第二RX路径后混合滤波器。
ADC 2220可以被配置成将来自RX路径混频器2216的混合RX信号从模拟域转换为数字域。ADC 2220可为正交ADC，类似于RX路径正交混频器2216，所述正交ADC可以包括两个ADC，其被配置成将在同相分量及正交分量中分离的下变频RX路径信号数字化。ADC2220的输出可以被提供给数字处理单元2208，数字处理单元2208被配置成执行与RX信号的数字处理相关的各种功能，使得可以提取在RX信号中编码的信息。
转至可以包括在RF装置2200中的TX路径的细节，稍后由天线2202发射的数字信号(TX信号)可以从数字处理单元2208提供给DAC 2230。类似于ADC 2220，DAC 2230可以包括两个DAC，其被配置成分别将数字I和Q路径TX信号分量转换为模拟形式。
可选地，DAC 2230的输出可以耦合至TX路径预混合滤波器2228，其可为带通(例如，低通)滤波器(或者在正交处理的情况下，一对带通(例如，低通)滤波器)，其被配置成从DAC 2230输出的模拟TX信号中滤除期望频带之外的信号分量。数字TX信号随后可以被提供给TX路径混频器2226，其也可以被称为上变频器。类似于RX路径混频器2216，TX路径混频器2226可以包括一对TX路径混频器，用于同相和正交分量混合。类似于可包括在RX路径中的第一RX路径混频器和第二RX路径混频器，TX路径混频器2226的每一TX路径混频器可包括两个输入和一个输出。第一输入可以接收由相应的DAC2230转换成模拟形式的TX信号分量，所述信号分量将被上变频以产生待发射的RF信号。第一TX路径混频器可以通过将由DAC 2230转换成模拟形式的TX信号分量与从本地振荡器2206(在各种实施例中，本地振荡器2206可以包括复数个不同本地振荡器，或者被配置成向RX路径中的混频器2216和TX路径中的混频器2226提供不同本地振荡器频率)提供的TX路径本地振荡器信号的同相分量进行混合来产生同相(I)上变频信号。第二TX路径混频器可以通过将由DAC 2230转换成模拟形式的发射信号分量与TX路径本地振荡器信号的正交分量进行混合来产生正交相位(Q)上变频信号。第二TX路径混频器的输出可以加至第一TX路径混频器的输出，以产生真实RF信号。每个TX路径混频器的第二输入可以耦合至本地振荡器2206。
可选地，RF装置2200可以包括TX路径后混合滤波器2224，其被配置成对TX路径混频器2226的输出进行滤波。
TX路径放大器2222可为功率放大器(PA)，其被配置成在将上变频的RF信号提供给天线2202用于发射之前将其放大。
在各种实施例中，RX路径预混合滤波器2214、RX路径后混合滤波器2218、TX后混合滤波器2224和TX预混合滤波器2228中的任一者皆可以被实施作为RF滤波器。在一些实施例中，RF滤波器可以被实施作为复数个RF滤波器或滤波器组。滤波器组可以包括复数个RF滤波器，所述RF滤波器可以耦合至开关，例如RF开关2234，其被配置成选择性地打开和关闭复数个RF滤波器中的任一者(例如，启动所述射频滤波器中的任一者)，以便实现滤波器组的期望滤波特性(即，以便对滤波器组编程)。例如，当RF装置2200为BS或UE装置或包括在其中时，此类滤波器组可以用于在不同RF频率范围之间切换。在另一实例中，此类滤波器组可被编程以抑制不同双工距离上的TX泄漏。
阻抗调谐器2232可以包括任何合适的电路系统，其被配置成匹配不同RF电路系统的输入和输出阻抗，以最小化RF装置2200中的信号损耗。例如，阻抗调谐器2232可以包括天线阻抗调谐器。能够调谐天线2202的阻抗可能特别有利，因为天线的阻抗为RF装置2200所处环境的函数，例如，天线的阻抗根据例如天线是否握在手中、放置在车顶上等而变化。
如上所述，RF开关2234可为被配置成通过传输路径路由高频信号的装置，例如，以便在图11所示的任一部件的复数个例子之间选择性地切换，例如，以实现RF装置2200的期望行为及特性。例如，在一些实施例中，RF开关可以用于在不同天线2202之间切换。在其他实施例中，RF开关可以用于在RF装置2200的复数个RF滤波器之间切换(例如，通过选择性地打开和关闭RF滤波器)。通常，RF系统将包括复数个此类RF开关。
RF装置2200提供一种简化版本，并且在其他实施例中可包括未在图11中具体示出的其他部件。例如，RF装置2200的RX路径可以包括在RX路径混频器2216与ADC 2220之间的电流-电压放大器，其可以被配置成放大下变频信号并将下变频信号转换成电压信号。在另一实例中，RF装置2200的RX路径可以包括用于产生平衡信号的平衡不平衡变压器。在又一实例中，RF装置2200可以进一步包括时钟产生器，其可以例如包括合适PLL，其被配置成接收参考时钟信号并使用其来产生不同时钟信号，所述不同时钟信号随后可以用于对ADC2220、DAC 2230的操作进行定时，和/或也可以被本地振荡器2206用来产生要在RX路径或TX路径中使用的本地振荡器信号。一个或多个系统被配置成在本文所述的CIPI中提供转换速率测量，可被包括以在CIPI中提供转换速率测量用于这些部件中一者或多者的操作。
示例数据处理系统
图12根据本公开的一些实施例提供示出示例数据处理系统2300的框图，所述示例数据处理系统可被配置成控制配置成在CIPI中提供转换速率测量的一个或多个系统的操作。例如，数据处理系统2300可被配置成实施或控制如本文所述的电路100和/或装置1000的部分。在一些实施例中，数据处理系统2300可以被配置成实施图11所示的控制逻辑2236。
如图12所示，数据处理系统2300可包括至少一个处理器2302，例如，通过系统总线2306耦合至存储器元件2304的硬件处理器2302。如此，数据处理系统可以将程序代码储存在存储器元件2304中。此外，处理器2302可以执行经由系统总线2306从存储器元件2304存取的程序代码。在一个方面中，数据处理系统可以被实施作为适于储存和/或执行程序代码的计算机。然而，应理解，数据处理系统2300可以以任何系统的形式实施，所述系统包括能够执行本公开中描述的功能的处理器和存储器。
在一些实施例中，处理器2302可以执行软件或算法来执行本公开中论述的活动，特别是与在CIPI中提供转换速率测量相关的活动，如本文所述。处理器2302可以包括提供可编程逻辑的硬件、软件或固件的任何组合，包括但不限于微处理器、数字信号处理器(DSP)、现场可编程闸阵列(FPGA)、可编程逻辑阵列(PLA)、专用IC(ASIC)或虚拟机处理器。处理器2302可以通信地耦合至存储器元件2304，例如在直接存储器存取(DMA)配置中，使得处理器2302可以从存储器元件2304读取或者向所述存储器元件写入。
一般而言，存储器元件2304可以包括任何合适的挥发性或非挥发性存储器技术，包括双数据速率(DDR)随机存取存储器(RAM)、同步RAM(SRAM)、动态RAM(DRAM)、快闪、只读存储器(ROM)、光学介质、虚拟存储器区域、磁性或磁带存储器或任何其他合适的技术。除非另有说明，否则本文论述的任何存储器元件皆应被解释为包含在广义术语“存储器”中。被测量、处理、跟踪或发送至数据处理系统2300的任何部件或从其发送的信息可以在任何数据库、寄存器、控制列表、高速缓存或储存结构中提供，所有这些结构皆可以在任何合适的时间范围内被引用。任何此类储存选项皆可以包括在本文使用的广义术语“存储器”中。类似地，本文描述的任何可能处理元件、模块和机器应被解释为包含在广义术语“处理器”中。本附图中示出的每个元件，例如，电路100和/或装置1000的任意元件，也可包括用于在网络环境中接收、发射、和/或以其他方式传送数据或信息的适合接口，以便它们可以与例如数据处理系统2300通信。
在某些示例实施方式中，用于在如本文概述的CIPI中实现转换速率测量的机构可通过在一个或多个有形介质中编码的逻辑来实施，所述介质可包括非暂时性介质，例如，ASIC中提供的嵌入逻辑、DSP指令、由处理器执行的软件(可能包括目标代码和源代码)、或其他类似机器等。在其中一些例子中，存储器元件，诸如图12中所示的存储器元件2304，可储存用于本文所述操作的数据或信息。这包括能够储存被执行以进行本文所述活动的软件、逻辑、代码或处理器指令的存储器元件。处理器可以执行与数据或信息相关联的任何类型的指令，以实现本文详述的操作。在一个实例中，处理器，诸如图12所示的处理器2302，可以将元件或制品(例如，数据)从一个状态或事物转换至另一状态或事物。在另一实例中，本文概述的活动可以用固定逻辑或可编程逻辑(例如，由处理器执行的软件/计算机指令)来实施，并且本文识别的元件可为某种类型的可编程处理器、可编程数字逻辑(例如，FPGA、DSP、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))或包括数字逻辑、软件、代码、电子指令或其任何合适组合的ASIC。
存储器元件2304可以包括一个或多个物理存储器装置(诸如本地存储器2308)和一个或多个大容量储存装置2310。本地存储器可以指在程序代码的实际执行期间通常使用的RAM或其他非持久存储器装置。大容量储存装置可以被实施作为硬盘驱动器或其他持久数据储存装置。处理系统2300还可以包括一个或多个高速缓存存储器(未示出)，其提供至少一些程序代码的临时储存，以便减少在执行期间必须自大容量储存装置2310检索程序代码的次数。
如图12所示，存储器元件2304可以储存应用2318。在各种实施例中，应用2318可以储存在本地存储器2308、一个或多个大容量储存装置2310中，或者与本地存储器和大容量储存装置分开。应当理解，数据处理系统2300可以进一步执行操作系统(图12中未示出)，所述操作系统可以促进应用2318的执行。以可执行程序代码来实施的应用2318可由数据处理系统2300，例如，由处理器2302来执行。响应于执行该应用，数据处理系统2300可被配置成执行本文所述的一个或多个操作或方法步骤。
可选地，被描述为输入装置2312和输出装置2314的输入/输出(I/O)装置可以耦合至数据处理系统。输入装置的实例可以包括但不限于键盘、诸如鼠标等定点装置等。输出装置的实例可以包括但不限于监视器或显示器、扬声器等。在一些实施例中，输出装置2314可为任何类型的屏幕显示器，诸如等离子体显示器、液晶显示器(LCD)、有机发光二极管(OLED)显示器、电致发光(EL)显示器或任何其他指示器，诸如刻度盘、气压计或LED。在一些实施方式中，系统可以包括用于输出装置2314的驱动器(未示出)。输入和/或输出装置2312、2314可以直接或通过中间I/O控制器耦合至数据处理系统。
在实施例中，输入和输出装置可以被实施作为组合输入/输出装置(图12中用围绕输入装置2312和输出装置2314的虚线示出)。此类组合装置的实例为触敏显示器，有时也称为“触控屏幕显示器”或简称为“触控屏幕”。在此类实施例中，对装置的输入可以通过在触控屏幕显示器上或附近移动物理对象，例如触控笔或用户的手指来提供。
可选地，网络适配器2316也可以耦合至数据处理系统，以使其能够通过中间私有或公共网络耦合至其他系统、计算机系统、远程网络装置和/或远程储存装置。网络适配器可以包括用于接收由所述系统、装置和/或网络发送至数据处理系统2300的数据的数据接收器，以及用于将数据从数据处理系统2300发送至所述系统、装置和/或网络的数据发送器。调制解调器、电缆调制解调器和以太网卡为可以与数据处理系统2300一起使用的不同类型的网络适配器的实例。
实例
实例1为一种设备，包括具有可编程偏置电流的电流积分相位内插器核心；AC耦合反相器电路，耦合至电流积分相位内插器核心的输出以用于从其接收包括周期性锯齿波形的信号；数字模拟(D/A)转换器，用于设定AC耦合反相器电路的输入共模电压；占空比测量(DCM)电路，用于测量从AC耦合反相器电路输出的时钟信号的占空比失真(DCD)；以及电路，用于在反相器电路的输入共模电压被设置至高电压和反相器电路的输入共模电压被设置至低电压时，计算时钟信号的DCD中的差值。
在实例2中，实例1的设备可进一步包括电路，用于比较所计算的差值与阈值并基于该比较调整可编程偏置电流的电平。
在实例3中，实例1至实例2中任一者的设备可进一步包括，如果所计算的差值大于阈值，则增大可编程偏置电流的电平。
在实例4中，实例1至实例3中任一者的设备可进一步包括，如果所计算的差值小于阈值，则降低可编程偏置电流的电平。
在实例5中，实例1至实例4中任一者的设备可包括反相器电路，其进一步包括具有输入和输出的反相器；及经由第一开关耦合在输入与输出之间的电阻器，该电阻器用于在闭合第一开关时将直流(DC)反馈从输出提供至输入。
在实例6中，实例1至实例5中任一者的设备可进一步包括反相器电路，其进一步包括第二开关，用于在开启第一开关且闭合第二开关时选择性地将D/A转换器耦合至反相器的输入。
在实例7中，实例1至实例6中任一者的设备可进一步包括DCM电路，其包括用于在从反相器电路输出的时钟信号的采样周期中执行随机行走的时钟电路。
在实例8中，实例1至实例7中任一者的设备可进一步包括DCM电路，其包括具有输入的比较器，该输入包括从反相器电路输出的时钟信号的缓冲版本。
在实例9中，实例1至实例8中任一者的设备可进一步包括为比较器产生时钟信号的时钟电路。
在实例10中，实例1至实例9中任一者的设备可进一步包括DCM电路，其包括在比较器的输出为高时递增的计数器。
在实例11中，实例1至实例10中任一者的设备可进一步包括DCM电路，其包括在由时钟电路产生的时钟信号的每个采样边缘递增的计数器。
在实例12中，实例1至实例11中任一者的设备可进一步包括电流积分相位内插器核心，其包括电流切换反相器。
实例13为一种设备，包括具有可编程偏置电流的电流积分相位内插器核心；反相器电路，耦合至该电流积分相位内插器核心的输出以用于从其接收包括周期性锯齿波形的信号，反相器电路进一步包括具有输入和输出的反相器和用于将数字模拟(D/A)转换器选择性地耦合至该反相器的输入的开关，用于将反相器电路的输入共模电压设置为高压和低压中的一个；占空比测量(DCM)电路，用于测量从反相器电路输出的时钟信号的占空比失真(DCD)；以及电路，用于在反相器电路的输入共模电压被设置至高压和反相器电路的输入共模电压被设置至低压时计算时钟信号的DCD中的差值，以及比较所计算的差值与阈值并基于该比较调整可编程偏置电流的电平。
在实例14中，实例13的设备可进一步包括，如果所计算的差值大于阈值，则增大可编程偏置电流的电平。
在实例15中，实例13至实例14中任一者的设备可进一步包括，如果所计算的差值小于阈值，则降低可编程偏置电流的电平。
在实例16中，实例13至实例15中任一者的设备可进一步包括时钟电路，用于在从反相器电路输出的时钟信号的采样周期中执行随机行走；和具有输入的比较器，该输入包括从反相器电路输出的时钟信号的缓冲版本。
在实例17中，实例13至实例16中任一者的设备可进一步包括为比较器产生时钟信号的时钟电路。
在实例18中，实例13至实例17中任一者的设备可进一步包括DCM电路，其包括在比较器的输出为高时递增的第一计数器，和在由时钟电路产生的时钟信号的每个采样边缘递增的第二计数器。
实例19为一种在电流积分相位内插器(CIPI)中测量转速速率的方法，该电流积分相位内插器具有可编程偏置电流，该方法包括：将反相器的共阈电压设置为低电平；在反相器对应于低电平共阈电压的输出处测量信号的第一占空比失真(DCD)；将AC耦合反相器的共阈电压设置为高电平；在反相器对应于高电平共阈电压的输出处测量信号的第二DCD；比较第一和第二DCD与阈值之间的差值；以及基于该比较的结果调整CIPI的可编程偏置电流。
在实例20中，实例19的方法可进一步包括调整，该调整包括如果差值大于阈值则增大可编程偏置电流的电平及如果差值小于阈值则降低可编程偏置电流的电平。
变体和实施方式
尽管上文参考本文所示的示例性实施方式描述了本公开的实施例，但是本领域技术人员将认识到，上述各种教导可应用于各种其他实施方式。
在以上实施例的论述中，系统的部件，诸如组合器/相加器、触发器、多工器和/或其他部件可以容易地被替换、取代或以其他方式修改，以适应特定电路系统的需求。此外，应当注意，互补电子装置、硬件、软件等的使用为实现本公开的教导提供了同样可行的选择，该教导与在CIPI中提供转换速率测量相关。
如本文所述，用于在CIPI中实施转换速率测量的各种系统的零件可以包括用于执行本文描述的功能的电子电路系统。在一些情况下，系统的一个或多个零件可以由专门配置用于执行本文描述的功能的处理器来提供。例如，处理器可以包括一个或多个特定应用部件，或者可以包括被配置成执行本文描述的功能的可编程逻辑闸。电路系统可以在模拟域、数字域或混合信号域中操作。在一些情况下，处理器可以被配置成通过执行储存在非暂时性计算机可读储存介质上的一个或多个指令来执行本文描述的功能。
在一些实施例中，可以在相关联电子装置的板上实现本附图的任意数目的电路。板可以是通用电路板，所述通用电路板可以容纳电子装置的内部电子系统的各种部件，并且进一步为其他外围设备提供连接器。更具体地，板可以提供电连接，通过该电连接，系统的其他部件可以进行电通信。任何合适的处理器(包括DSP、微处理器、支持芯片组等)、计算机可读非暂时性存储器元件等可基于特定配置需求、处理需求、计算机设计等适当地耦合至板。其他部件，诸如外部储存器、附加传感器、用于音频/视频显示器的控制器及外围装置可以作为插件卡、经由电缆附接至板上，或者集成到板本身上。在各种实施例中，本文描述的功能可以以模拟形式实施作为在以支持这些功能的结构布置的一个或多个可配置(例如，可编程)元件内运行的软件或固件。提供模拟的软件或固件可以在包括指令的非暂时性计算机可读取储存介质上提供，以容许处理器执行这些功能。
在一些实施例中，本附图的电路可以被实施作为独立模块(例如，具有被配置成执行特定应用或功能的相关部件和电路系统的装置)，或者被实施作为电子装置的特定应用硬件中的插件模块。注意，本公开的特定实施例可以部分或全部容易地包括在片上系统(SOC)封装中。SOC表示将计算机或其他电子系统的部件整合至单个芯片中的IC。它可以包含数字、模拟、混合信号以及通常RF射频功能：所有这些功能皆可以在单个芯片基板上提供。其他实施例可以包括多芯片模块(MCM)，复数个分离的IC位于单个电子封装内，并且被配置成通过过电子封装彼此紧密交互。
本文概述的所有规范、尺寸和关系(例如，本附图中示出的用于在CIPI中提供转换速率测量的各种装置和系统的部件数量或此类装置及系统的部分，等等)仅供举例及教导之用。在不脱离本公开的精神或所附权利要求的范围的情况下，此类信息可以有相当大的变化。这些规范仅适用于一个非限制性实例，因此他们应当如此解释。在前面的描述中，已经参考特定处理器和/或部件布置描述了示例性实施例。在不脱离所附权利要求的范围的情况下，可以对此类实施例进行各种修改及改变。因此，描述及附图被认为是说明性的，而非限制性的。
注意，在本文提供的众多实例中，可以用两个、三个、四个或更多个电气组件来描述交互。然而，这仅用于简明及举例的目的。应理解，该系统可以以任何合适的方式被合并。沿着类似的设计备选方案，附图中所示的组件、模块和元件的任何一个可以以各种可能的配置进行组合，所有这些配置显然都在本公开的广泛范围内。在某些情况下，仅通过引用有限数量的电气元件来描述给定流程集的一个或多个功能可能更容易。应当理解，本附图中的电路及其教导易于扩展，并且可以容纳大量组件，以及更复杂或繁杂的布置及配置。因此，所提供实例不应限制范围或抑制电路的广泛教导，因为其可能应用于无数其他架构。
此外，与在本文提及的CIPI中提供转换速率测量相关的功能仅示出可由本附图示出的系统执行或在其内部执行的一些可能功能。在适当情况下，可以删除或移除这些操作中的一些，或者可以在不脱离本公开的范围的情况下对这些操作进行相当大的修改或改变。另外，可以显著改变这些操作的定时。前述操作流程仅供举例和论述使用。本文描述的实施例提供了相当大的灵活性，因为在不脱离本公开的教导的情况下，可以提供任何合适的布置、时间表、配置及定时机制。
注意，上述设备的所有可选特征也可以相对于本文描述的方法或制程实施，并且实例中的细节可以在一个或多个实施例中的任何地方使用。
本领域技术人员可以确定许多其他改变、替换、变化、变更和修改，并且本公开意欲包括落入所附权利要求范围内的所有此类改变、替换、变化、变更和修改。

Claims (20)

1.一种设备，包括：
电流积分相位内插器核心，具有可编程偏置电流；
反相器电路，耦合至所述电流积分相位内插器核心的输出以用于从其接收包含周期性锯齿波形的信号；
数字模拟(D/A)转换器，用于设定所述反相器电路的输入共模电压；
占空比测量(DCM)电路，用于测量从所述反相器电路输出的时钟信号的占空比失真(DCD)；以及
电路，用于计算所述时钟信号的所述DCD的第一状态与所述时钟信号的所述DCD的第二状态之间的差值，所述第一状态对应于所述反相器电路被设为高压的所述输入共模电压，所述第二状态对应于所述反相器电路被设为低压的所述输入共模电压。
2.根据权利要求1所述的设备，进一步包括电路，用于比较所计算的差值与阈值并基于所述比较调整所述可编程偏置电流的电平。
3.根据权利要求2所述的设备，其中如果所述计算的差值大于所述阈值，则增大所述可编程偏置电流的所述电平。
4.根据权利要求2所述的设备，其中如果所述计算的差值小于所述阈值，则递减所述可编程偏置电流的所述电平。
5.根据权利要求1所述的设备，其中所述反相器电路进一步包括：
反相器，具有输入和输出；以及
电阻器，经由第一开关耦合在所述输入与所述输出之间，所述电阻器用于在闭合所述第一开关时将直流(DC)反馈从所述输出提供至所述输入。
6.根据权利要求5所述的设备，其中所述反相器电路进一步包括第二开关，用于在开启所述第一开关且闭合所述第二开关时选择性地将D/A转换器耦合至所述反相器的所述输入。
7.根据权利要求1所述的设备，其中所述DCM电路包括用于在从所述反相器电路输出的所述时钟信号的采样周期执行随机行走的时钟电路系统。
8.根据权利要求1所述的设备，其中所述反相器电路包括至少一个AC耦合反相器。
9.根据权利要求1所述的设备，其中所述反相器电路包括至少一个DC耦合反相器，所述至少一个DC耦合反相器包括可编程阈电压。
10.根据权利要求1所述的设备，其中所述时钟信号包括矩形波信号。
11.根据权利要求1所述的设备，其中所述DCM电路包括：
计数器，其在所述比较器的输出为高时递增；以及
计数器，其在由所述时钟电路系统产生的所述时钟信号的每个采样边缘上递增。
12.根据权利要求1所述的设备，其中所述电流积分相位内插器核心包括电流切换反相器。
13.一种设备，包括：
电流积分相位内插器核心，具有可编程偏置电流；
反相器电路，耦合至所述电流积分相位内插器核心的输出以用于从其接收包含周期性锯齿波形的信号，所述反相器电路进一步包括AC耦合反相器与DC耦合反相器中的至少一个，所述DC耦合反相器包括可编程阈电压；
占空比测量(DCM)电路，用于测量从所述反相器电路输出的时钟信号的占空比失真(DCD)；以及
电路，用于计算所述时钟信号的所述DCD的第一状态与所述时钟信号的所述DCD的第二状态之间的差值，所述第一状态对应于所述反相器电路被设为高压的所述输入共模电压，所述第二状态对应于所述反相器电路被设为低压的所述输入共模电压，以及用于比较所述计算的差值与阈值并基于所述比较调整所述可编程偏置电流的电平。
14.根据权利要求13所述的设备，其中如果所述计算的差值大于所述阈值，则增大所述可编程偏置电流的所述电平。
15.根据权利要求13所述的设备，其中如果所述计算的差值小于所述阈值，则降低所述可编程偏置电流的所述电平。
16.根据权利要求13所述的设备，其中所述DCM电路包括用于在自所述反相器电路输出的所述时钟信号的采样周期执行随机行走的时钟电路。
17.一种在具有可编程偏置电流的电流积分相位内插器(CIPI)中测量转换速率的方法，所述方法包括以下步骤：
将反相器的共阈电压设为低电平；
在所述反相器对应于所述低电平共阈电压的输出处测量信号的第一占空比失真(DCD)；
将所述AC耦合反相器的所述共阈电压设为高电平；
在所述反相器对应于所述高电平共阈电压的所述输出处测量所述信号的第二DCD；
比较所述第一与第二DCD与阈值之间的差值；以及
基于所述比较的结果调整所述CIPI的可编程偏置电流。
18.根据权利要求17所述的方法，其中所述调整包括如果所述差值大于所述阈值则增大所述可编程偏置电流的电平，以及所述调整包括如果所述差值小于所述阈值则降低所述可编程偏置电流的所述电平。
19.根据权利要求17所述的方法，进一步包括，在所述比较之前，计算所述第一与第二DCD之间的所述差值。
20.根据权利要求17所述的方法，其中在从所述反相器电路输出的时钟信号的采样周期执行随机行走。
CN202111487617.7A 2020-12-09 2021-12-08 用于在电流积分相位内插器中测量转换速率的技术 Pending CN114614800A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17/116,875 US11165431B1 (en) 2020-12-09 2020-12-09 Techniques for measuring slew rate in current integrating phase interpolator
US17/116,875 2020-12-09
US17/382,104 2021-07-21
US17/382,104 US11303282B1 (en) 2020-12-09 2021-07-21 Techniques for measuring slew rate in current integrating phase interpolator

Publications (1)

Publication Number Publication Date
CN114614800A true CN114614800A (zh) 2022-06-10

Family

ID=78331390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111487617.7A Pending CN114614800A (zh) 2020-12-09 2021-12-08 用于在电流积分相位内插器中测量转换速率的技术

Country Status (5)

Country Link
US (2) US11165431B1 (zh)
KR (1) KR20220081910A (zh)
CN (1) CN114614800A (zh)
DE (1) DE102021132337A1 (zh)
TW (1) TWI793900B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11165431B1 (en) * 2020-12-09 2021-11-02 Analog Devices, Inc. Techniques for measuring slew rate in current integrating phase interpolator
US11664791B2 (en) * 2021-09-01 2023-05-30 Micron Technology, Inc. AC coupled duty-cycle correction

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4052697B2 (ja) * 1996-10-09 2008-02-27 富士通株式会社 信号伝送システム、および、該信号伝送システムのレシーバ回路
KR100331566B1 (ko) * 2000-01-22 2002-04-06 윤종용 클럭 동기 회로 및 이를 구비하는 반도체 장치
US7143125B2 (en) * 2003-04-16 2006-11-28 Motorola, Inc. Method and apparatus for noise shaping in direct digital synthesis circuits
US7848473B2 (en) * 2004-12-22 2010-12-07 Agere Systems Inc. Phase interpolator having a phase jump
US7432750B1 (en) * 2005-12-07 2008-10-07 Netlogic Microsystems, Inc. Methods and apparatus for frequency synthesis with feedback interpolation
US7443250B2 (en) * 2006-09-29 2008-10-28 Silicon Laboratories Inc. Programmable phase-locked loop responsive to a selected bandwidth and a selected reference clock signal frequency to adjust circuit characteristics
US7486145B2 (en) * 2007-01-10 2009-02-03 International Business Machines Corporation Circuits and methods for implementing sub-integer-N frequency dividers using phase rotators
US8093958B2 (en) * 2007-12-05 2012-01-10 Integrated Device Technology, Inc. Clock, frequency reference, and other reference signal generator with a controlled quality factor
US20090290624A1 (en) * 2008-05-23 2009-11-26 Arm Limited Programmable jitter generation circuit
US7965118B2 (en) * 2008-07-11 2011-06-21 Honeywell International Inc. Method and apparatus for achieving 50% duty cycle on the output VCO of a phased locked loop
US7872494B2 (en) * 2009-06-12 2011-01-18 Freescale Semiconductor, Inc. Memory controller calibration
DK2400665T3 (en) * 2010-06-22 2016-03-29 Oticon As High voltage-oscillation input / output that is activated in a standard IC process using passive impedance transformation
IT1401466B1 (it) * 2010-06-25 2013-07-26 St Microelectronics Srl Circuito elettronico per pilotare un amplificatore a commutazione
US8164373B2 (en) * 2010-07-29 2012-04-24 International Business Machines Corporation Drive strength control of phase rotators
KR101727719B1 (ko) * 2010-10-11 2017-04-18 삼성전자주식회사 위상 보간기 및 그를 포함하는 반도체 장치 및 위상 보간 방법
US8542046B2 (en) * 2011-05-04 2013-09-24 Intel Corporation Apparatus, system, and method for voltage swing and duty cycle adjustment
US8963588B2 (en) * 2011-08-22 2015-02-24 Infineon Technologies Ag Fractional frequency divider
US9009520B2 (en) * 2011-08-29 2015-04-14 International Business Machines Corporation Closed-loop multiphase slew rate controller for signal drive in a computer system
US8653869B2 (en) * 2011-10-20 2014-02-18 Media Tek Singapore Pte. Ltd. Segmented fractional-N PLL
TWI499214B (zh) * 2012-05-14 2015-09-01 Etron Technology Inc 延遲鎖相迴路及延遲鎖相迴路產生應用時脈的方法
US8519761B1 (en) * 2012-05-25 2013-08-27 International Business Machines Corporation Closed-loop slew-rate control for phase interpolator optimization
US8638149B1 (en) * 2012-08-06 2014-01-28 International Business Machines Corporation Equalized rise and fall slew rates for a buffer
US8692599B2 (en) * 2012-08-22 2014-04-08 Silicon Laboratories Inc. Interpolative divider linearity enhancement techniques
US8803720B2 (en) * 2012-12-12 2014-08-12 Intel Mobile Communications GmbH RF-DAC cell and method for providing an RF output signal
US9246500B2 (en) * 2013-11-27 2016-01-26 Silicon Laboratories Inc. Time-to-voltage converter using a capacitor based digital to analog converter for quantization noise cancellation
US9178521B2 (en) * 2014-02-28 2015-11-03 Intel Corporation Fast settling mixed signal phase interpolator with integrated duty cycle correction
US9160345B1 (en) * 2014-09-04 2015-10-13 Inphi Corporation Phase interpolator
US9985594B2 (en) * 2015-04-02 2018-05-29 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Gated CDS integrator
CN110708022A (zh) * 2015-05-08 2020-01-17 意法半导体研发(深圳)有限公司 具有减少的emi生成的高效d类放大器
US9698722B2 (en) * 2015-06-19 2017-07-04 Deere & Company Method and inverter with thermal management for controlling an electric machine
US9362936B1 (en) * 2015-06-22 2016-06-07 Silicon Laboratories Inc. Digital-to-time converter
US9531394B1 (en) * 2015-06-22 2016-12-27 Silicon Laboratories Inc. Calibration of digital-to-time converter
US9876489B1 (en) * 2016-09-07 2018-01-23 Xilinx, Inc. Method of implementing a differential integrating phase interpolator
US10855294B2 (en) * 2016-11-08 2020-12-01 Texas Instruments Incorporated High linearity phase interpolator
US10484167B2 (en) * 2018-03-13 2019-11-19 Xilinx, Inc. Circuit for and method of receiving a signal in an integrated circuit device
US10892742B2 (en) * 2019-01-07 2021-01-12 Texas Instruments Incorporated Duty-cycle calibration based on differential clock sensing
US10742227B1 (en) * 2019-02-25 2020-08-11 Intel Corporation Differential source follower with current steering devices
US20200373927A1 (en) * 2019-05-26 2020-11-26 Jinghang Liang Differential Alias-Locked Loop
US11916554B2 (en) * 2019-12-16 2024-02-27 Intel Corporation Techniques for duty cycle correction
US11165431B1 (en) * 2020-12-09 2021-11-02 Analog Devices, Inc. Techniques for measuring slew rate in current integrating phase interpolator

Also Published As

Publication number Publication date
US11303282B1 (en) 2022-04-12
TWI793900B (zh) 2023-02-21
DE102021132337A1 (de) 2022-06-09
US11165431B1 (en) 2021-11-02
TW202224347A (zh) 2022-06-16
KR20220081910A (ko) 2022-06-16

Similar Documents

Publication Publication Date Title
WO2019204102A1 (en) Radio frequency ranging using phase difference
TWI793900B (zh) 在具有可程式化偏置電流之電流積分相位內插器中量測轉換速率的方法以及設備
US11349487B2 (en) Phase synchronization updates without synchronous signal transfer
CN111446925B (zh) 在多频带频分双工收发器中的单个本机振荡器
US11218158B1 (en) Digital estimation of transfer functions in continuous-time analog-to-digital converters
KR102483874B1 (ko) 자체 정정 능력을 갖는 폴리-페이즈 필터를 사용하는 클록 생성 아키텍처
US11513209B2 (en) Radio frequency ranging using phase difference
EP4020801A1 (en) Variable gain amplifiers with cross-couple switching arrangements
US11303309B1 (en) Bias arrangements with linearization transistors sensing RF signals and providing bias signals at different terminals
US10833691B1 (en) Signal chopping switch circuit with shared bootstrap capacitor
EP3979500A1 (en) Boosted switch drivers for high-speed signal switching
US11404780B2 (en) Phase shifter and wireless communication apparatus
US20230170861A1 (en) Integrated directional coupler for broadband amplifier
US20220231707A1 (en) Programmable radio timing controller
US11057125B1 (en) Programmable digital loopback for RF applications
CN104184491B (zh) 一种宽带数字解跳装置
US11677390B2 (en) Multimode frequency multiplier
US20230353160A1 (en) Analog tracking circuit to improve dynamic and static image rejection of a frequency converter
JP2012195638A (ja) 送受信回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination