CN114600254A - 沟槽式晶体管 - Google Patents

沟槽式晶体管 Download PDF

Info

Publication number
CN114600254A
CN114600254A CN202080074240.XA CN202080074240A CN114600254A CN 114600254 A CN114600254 A CN 114600254A CN 202080074240 A CN202080074240 A CN 202080074240A CN 114600254 A CN114600254 A CN 114600254A
Authority
CN
China
Prior art keywords
trench
transistor
trench structure
gate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080074240.XA
Other languages
English (en)
Inventor
D·斯霍尔滕
K·埃耶斯
W·法伊勒
S·施魏格尔
J-H·阿尔斯迈尔
C·T·班茨哈夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN114600254A publication Critical patent/CN114600254A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

提供一种沟槽式晶体管(100)，其具有：半导体区(2)，构造在所述半导体区(2)中的沟槽结构(1)，在所述沟槽结构(1)中的、栅极绝缘层(3，4)和构造在所述栅极绝缘层(3，4)中的导电的栅极层(5)，和与在所述沟槽式晶体管(100)的边缘区域(7a)中的栅极层(5)导电地连接的栅极接触部(6)，其中，所述栅极绝缘层(3，4)的厚度(8)在所述沟槽式晶体管(100)的边缘区域(7a)中比在所述沟槽式晶体管(100)的有源的区域(7b)中更大。

Description

沟槽式晶体管
技术领域
本发明涉及一种沟槽式晶体管。
背景技术
具有用栅极氧化物和栅极多晶硅回填的多个沟槽(英语：Trenches)的常规的沟槽式晶体管在沟槽上侧和沟槽下侧上分别具有曲率半径。在运行时在栅极氧化物上下降的场强在弯曲的区域中最大，并且随着增加的曲率半径而减小。栅极多晶硅从沟槽中引出并且在沟槽式晶体管的单元格区(Zellenfeldes)的边缘上与栅极焊接点导电地连接。常规的沟槽式晶体管的问题出现在沟槽的端部上，因为在那里沟槽的曲率半径与不位于沟槽的端部上的区域相比减小，因为沟槽的端部要实施为超环面。因此，在栅极氧化物中的最大的场强位于沟槽的端部上并且限制栅极电压的可用的区域。
发明内容
本发明的任务是，提供一种消除或者至少减少以上所阐述的问题的沟槽式晶体管。
该任务通过一种根据主权利要求或者从属权利要求中的一项的沟槽式晶体管解决。在从属权利要求中说明本发明的有利的拓展方案。
在这里说明一些沟槽式晶体管，在所述沟槽式晶体管中，导电的栅极层、例如高掺杂的多晶硅(也称为栅极多晶硅)与栅极接触部导电地连接，所述导电的栅极层作为栅电极位于沟槽式晶体管的沟槽中并且通过栅极绝缘层(例如栅极氧化物)与半导体区(例如由碳化硅制成)电绝缘。
具有主权利要求的特征的沟槽式晶体管具有如下优点：在沟槽的在有源的单元格区之外的边缘区域上提供优化的沟槽结构，从而增大在沟槽端部上的总氧化物厚度。如果在沟槽式晶体管的边缘区域中的栅极绝缘层的厚度增大(也就是说，如果栅极绝缘层的横截面积沿着在纵方向上伸展的沟槽的纵方向从沟槽式晶体管的有源的区域朝向在有源的区域之外的边缘区域增加)，则由此实现如下优点：降低在栅极绝缘层中的场强。由此可以避免由于在栅极氧化物中过高的场强引起的构件损坏。
根据一个另外的方面，可以设置，在沟槽式晶体管的边缘区域中的导电的栅极层从沟槽结构出来延伸到半导体区上方，即，在沟槽中的导电的栅极层在沟槽的表面上沿着沟槽的纵方向和/或横向于所述纵方向延伸超过沟槽。这样构型的沟槽式晶体管具有如下优点：可以改进导电的栅极层到栅极接触部的导电的接触。
根据一个另外的方面，可以设置，沟槽式晶体管具有第二沟槽结构和在第二沟槽结构中的第二栅极绝缘层，其中，导电的栅极层此外构造在第二沟槽结构中的第二栅极绝缘层上，并且，第二栅极绝缘层的厚度在沟槽式晶体管的边缘区域中比在沟槽式晶体管的有源的区域中更大。即，沟槽式晶体管具有第二沟槽结构，所述第二沟槽结构如第一沟槽结构这样构造，其中，导电的栅极层形成用于第一和第二沟槽结构的共同的栅电极。即，如果两个沟槽在沟槽式晶体管的单元格区的边缘区域上终止，则在栅极接触部和与其连接的导电的栅极层(例如，多晶硅层)上的电位被作为栅极电位供给相应的沟槽。产生如下优点：在每个沟槽结构的端部上，栅极绝缘层的总厚度增大并且曲率半径增大，从而防止栅极电压的可用的范围的限制。除了第一和第二沟槽结构之外，可以设置类似地构造的另外的沟槽结构。
根据一个另外的方面的沟槽式晶体管除了第一沟槽结构和第二沟槽结构之外还具有第三沟槽结构，所述第三沟槽结构借助于连接结构(例如，弯曲的沟槽结构)与第一和第二沟槽结构连接，其中，在沟槽结构和连接结构中设置栅极绝缘层和导电的栅极层，从而栅极接触部的栅极电位可以通过在第三沟槽结构和连接结构中的栅极层施加到第一沟槽结构和第二沟槽结构中的栅电极上。在沟槽式晶体管中，至少在第三沟槽结构的边缘区域上，第三沟槽结构的宽度(即，沟槽垂直于沟槽的纵方向的延展，换言之，从一个沟槽侧壁到第三沟槽结构的对置的沟槽侧壁的延展)大于第一沟槽结构和/或第二沟槽结构的宽度。换言之，多个沟槽中的至少两个沟槽在晶体管的单元格区之外的区域上合并并且在离有源的区域还更远的、更宽的第三沟槽中终止。由于第三沟槽的更大的宽度，该第三沟槽在其更靠近栅极接触部的端部上具有比至少两个合并的沟槽更大的曲率半径。通过提高的曲率半径可以降低在栅极绝缘层中的场强。因此，可以避免例如在高的栅极控制电压的情况下在栅极多晶硅和碳化硅之间的栅极氧化物的电压击穿。
根据一个另外的方面，可以设置，第三沟槽(即，终结沟槽(Abschlussgrabens))的宽度这样宽地实施，使得栅极接触部可以直接地在沟槽中出现。在这种情况下，例如，栅极层(例如借助多晶硅掩模层面)从沟槽中的引出不是必需的。
根据一个另外的方面，可以设置，第三沟槽结构的宽度这样窄地实施，使得第三沟槽结构还可用栅极材料沉积(例如多晶硅沉积)填注。
根据一个另外的方面，可以设置在半导体区上方的绝缘层和穿过绝缘层的电通孔(Durchkontakt)(所述通孔与在第三沟槽结构中的栅极层连接)，即，导通孔，所述导通孔穿过绝缘层引到半导体区的表面上并且与导电的栅极层进行接触。这样构型的沟槽式晶体管具有如下优点：可以在不将栅极层从沟槽中引出的情况下建立导电的栅极层到栅极接触部的接触。
根据一个另外的方面，可以设置，第三沟槽结构在边缘区域中的曲率半径大于第一和/或第二沟槽结构在边缘区域中的曲率半径。这具有如下优点：可以减小在栅极绝缘层中的最大的场强或者降低在第三沟槽结构的端部上的场强。
根据一个另外的方面，可以设置，第三沟槽结构布置在第一和第二沟槽结构之间的中线上、在沟槽式晶体管的边缘区域中，即，第三沟槽结构平行于第一和第二沟槽结构地定向，并且，第三沟槽结构分别与第一和第二沟槽结构相同远地间隔开地定位在单元格区之外的边缘区域中。这具有如下优点：实现沟槽结构的对称的布置，从而在第一和第二沟槽结构中的场强分布基本上相同。
根据一个另外的方面，可以设置，第三沟槽结构具有第一区域(或者区段)和第二区域(或者区段)，其中，第一区域的宽度朝向第二区域增加至第二区域的宽度。第一区域可以比第二区域更靠近连接结构。从靠近沟槽连接结构的区域出发，第三沟槽结构因此可以具有(例如，连续地)增加的沟槽横截面积，直至达到第三沟槽结构的第二区域的横截面积。这具有如下优点：沟槽结构的曲率半径朝向第三沟槽结构的边缘区域(例如，连续地)增加，从而在边缘区域中可以减小在栅极绝缘层中的场强。
根据一个另外的方面，可以设置，第三沟槽结构的纵方向平行于第一和第二沟槽结构的纵方向，并且，第三沟槽结构在第一沟槽结构或者第二沟槽结构在单元格区之外的延长部分中延伸。换言之，晶体管这样设置，使得第一沟槽结构或者第二沟槽结构设置在与第三沟槽结构相同的轴线上。这具有如下优点：在第一沟槽结构或者第二沟槽结构到第三沟槽结构的过渡情况下避免小的曲率半径。也可以设置，第三沟槽结构在第一沟槽结构的延长部分中延伸并且此外设置第四沟槽结构，所述第四沟槽结构在第二沟槽结构的延长部分中延伸。
根据一个另外的方面，可以设置，导电的栅极层在栅极绝缘层上方完全地填满第三沟槽结构并从第三沟槽结构出来延伸到半导体区上方，即第三沟槽结构的内部区域完全地用导电的栅极层填充。这具有如下优点：提供大的导电的横截面积，借助于所述横截面积可建立到栅极接触部的接触。
根据一个另外的方面，第三沟槽结构的宽度可以是至少1.5微米。
根据一个另外的方面，第三沟槽结构可以用多晶硅(在绝缘的栅极氧化物上的多晶硅)完全地回填。
根据一个另外的方面的沟槽式晶体管在第一和第二沟槽结构的边缘区域上具有槽(即，具有壁区域和宽的底面的盆状的结构)，所述槽的表面定位在所述第一和第二沟槽结构的底部高度上。壁区域包围底面并且远离底面地延伸。因此，沟槽结构在终结处连接至宽的终结沟槽或者槽。这个宽的槽可用多晶硅完全地填注。这具有如下优点：提供具有大的曲率半径的大面积的沟槽终结结构。
根据一个另外的方面的沟槽式晶体管这样构型，使得沟槽结构的宽度在沟槽式晶体管的边缘区域中比在沟槽式晶体管的有源的区域中更大，其中，导电的栅极层的导电的接通在沟槽结构的边缘区域中进行。因此，沟槽结构的横截面积垂直于沟槽结构的纵方向增加。由于沟槽朝向边缘区域的扩宽，沟槽的曲率半径又可以在边缘区域中提高，由此可以降低在栅极电介质中的场强。
根据一个另外的方面，可以设置，沟槽结构的宽度朝向边缘区域连续地(即，持续地)从初始宽度朝向最终宽度增加。
根据一个另外的方面，栅极绝缘层可以具有第一子层并且在沟槽式晶体管的边缘区域中除了第一子层之外可以具有第二子层。根据一个另外的方面，第一子层可以具有在大约20纳米至100纳米的范围内的厚度。根据一个另外的方面，第二子层可以具有在大约10纳米至400纳米、优选大约20纳米至400纳米的范围内的厚度。
根据在一个另外的方面，沟槽式晶体管可以是诸如例如碳化硅MOSFET这样的MOSFET。沟槽式晶体管可以是功率晶体管。
根据一个另外的方面，半导体区可以具有对于垂直晶体管、例如功率晶体管常见的层构造。
一种用于制造在这里所说明的沟槽式晶体管的方法可以具有例如：在晶片(例如碳化硅晶片)中制造植入的区域，并根据常见的方法激活植入；借助于第一掩模层面和合适的蚀刻方法施加在这里所说明的沟槽结构；例如通过高温步骤对沟槽结构进行再处理和/或倒圆；在栅极氧化物加厚(一般性地，栅极绝缘层的加厚)的情况下：保形地沉积氧化物，并且以第二掩模层面对氧化物层进行结构化，这样，使得剩余的氧化物层至少在沟槽结构在有源的单元格区之外的边缘区域上仍然存在；将栅极绝缘层(例如，栅极氧化物)和导电层(例如，栅极多晶硅)沉积；借助于第三掩模层面对导电的栅极层进行结构化，从而导电的栅层在一个或者一些沟槽结构中和在借助于第三掩模层面定义的、在沟槽结构之外的区域中仍然存在；将绝缘材料(例如，绝缘氧化物)沉积并且在晶体管的源极区域中将其结构化；制造欧姆源极接触部；借助于第四掩模层面打开至少一个栅极接触部，这样，使得在由第四掩模层面定义的区域(在所述区域中，要形成所述一个或者一些栅极接触部)中的绝缘材料(例如，绝缘氧化物)被除去；根据常见的方法施加至少一个金属化部和至少一个钝化部；根据常见的方法制造后面电极(Rückseitenelektrode)。
在这里所说明的方面可以与在这里所说明的另外的方面分别组合。
附图说明
在绘图中示出并且在随后的说明中更详尽地解释本发明的实施例。附图示出：
图1示意性地示出根据一种实施方式的沟槽式晶体管的沟槽结构的截面视图。
图2示意性地示出根据第一实施方式的沟槽式晶体管的平面图。
图3示意性地示出根据第二实施方式的沟槽式晶体管的平面图。
图4示意性地示出根据第三实施方式的沟槽式晶体管的平面图。
图5示意性地示出根据第四实施方式的沟槽式晶体管的平面图。
图6示意性地示出根据第五实施方式的沟槽式晶体管的平面图。
具体实施方式
在以下的详细的说明中，参照随附的绘图，所述随附的绘图构成本说明书的一部分，并且，在所述随附的绘图中，为了直观地说明而示出特定的实施方式，在所述特定的实施方式中可以实行本发明。不言而喻的是，可以使用其他的实施方式并且可以进行在结构上或者逻辑的改变，而不偏离本发明的保护范围。不言而喻的是，只要没有专门另外指明，在这里所说明的不同的实施方式的特征可以相互组合。因此，以下的详细的说明不可在进行限制的意义下理解，并且，本发明的保护范围由所增补的权利要求定义。
图1示意性地以纵截面示出沟槽式晶体管的沟槽结构1。在沟槽结构1的边缘区域7a中，设置具有在20纳米至600纳米的范围内的总厚度8的第一栅极绝缘层3和附加的第二栅极绝缘层4，所述第一栅极绝缘层设置在沟槽结构1的底部区域上，所述附加的第二栅极绝缘层设置在第一栅极绝缘层3上，其中，第一栅极绝缘层3设置用于使第二栅极绝缘层4在边缘区域7a中加厚。第二栅极绝缘层4例如设置为栅极氧化物。层3可以具有氧化物。替代地，第一栅极绝缘层3可以具有与第二栅极绝缘层4不同的材料。第一栅极绝缘层3设置在边缘区域7a中、优选设置在晶体管的单元格区的边缘上，并且与沟槽的端部重叠，并且在沟槽结构1的纵方向上部分地伸展至栅极接触部6(例如栅极焊接点)下方。第二栅极绝缘层4在沟槽结构1的纵方向上与沟槽结构的端部重叠并且部分地伸展至栅极接触部6下方。第二栅极绝缘层4延伸到沟槽式晶体管的有源的区域7b中并且可以具有在大约10纳米至大约100纳米的范围内的厚度。在第二栅极绝缘层4上设置有导电的栅极层5、例如多晶硅层，所述导电的栅极层填充沟槽结构1并且延伸至栅极接触部6并且与其进行接触。借助于栅极接触部6施加的电位借助于导电的栅极层5传导至沟槽结构1，其中，导电的栅极层5在沟槽式晶体管的有源的区域7b中的区段明显地作为晶体管的栅电极使用。通过在晶体管的边缘区域7a中的附加的绝缘层(例如氧化物层)3增加在沟槽端部上的绝缘部的总厚度并且降低在栅极绝缘部(例如栅极氧化物)中的场强。
根据一个另外的方面，第一栅极绝缘层3可以在沟槽结构1的纵方向上从有源的区域7b通过边缘区域7a延伸至栅极接触部6。第二栅极绝缘层4可以仅仅在边缘区域7a中向栅极接触部6延伸。在这种情况下，第二栅极绝缘层4用于使第一栅极绝缘层3在边缘区域7a中加厚。
根据一个另外的方面，替代第一和第二栅极绝缘层3、4地，可以设置单个的栅极绝缘层，所述单个的栅极绝缘层在边缘区域7a中更厚地实施。
图2示意性地示出沟槽式晶体管100的平面图。晶体管100具有在半导体区2中的多个沟槽结构1、第一和第二栅极绝缘层3、4、位于其上方的导电的栅极层5和栅极接触部6。在图2中显而易见的是，通过仅仅在晶体管100的边缘区域7a中构造两个栅极绝缘层3、4来设置栅极绝缘部的加厚(例如氧化物加厚)，而在晶体管100的有源的区域中仅仅构造有栅极绝缘层4。
图3示意性地示出沟槽式晶体管200的平面图。在半导体区2中设置至少一个第一沟槽结构10a和第二沟槽结构10b，所述至少一个第一沟槽结构和第二沟槽结构在沟槽结构10a、10b的边缘区域11上借助于沟槽连接结构9相互连接。此外，沟槽连接结构9与第三沟槽结构10c在晶体管200的边缘区域17中连接。在沟槽结构10a、10b、10c中和在沟槽连接结构9中设置栅极绝缘层(未示出，见例如在图1或图2中的层3和/或4)和导电层5。第三沟槽结构10c设置在第一沟槽结构10a和第二沟槽结构10b之间的中线14上并且平行于第一和第二沟槽结构10a、10b延伸。第一区域15a这样构造，使得第三沟槽结构10c的宽度或者沟槽横截面在区域15a中在朝向第三沟槽结构10c的边缘区域15b的方向上增大至宽度12，即，在第三沟槽结构10c的与第一和第二沟槽结构10a、10b相比更宽的边缘区域15b中终止。通过第一或者第二沟槽结构10a、10b的曲率半径16a向第三沟槽结构10c在第三沟槽结构10c的端部上的曲率半径16b的增大来降低在栅极绝缘体(例如栅极氧化物)中的场强。
根据一个另外的方面，第三沟槽结构10c的宽度可以这样宽地设置，使得栅极接触部(未示出，见例如在图1或图2中的栅极接触部6)直接地在第三沟槽结构10c中产生。另一方面，沟槽宽度可以这样窄地选择，使得第三沟槽结构10c还由多晶硅沉积回填。在第三沟槽结构10c中的导电的栅极层5与栅极接触部导电地连接。
根据一个另外的方面，为了优化的保护作用，沟槽式晶体管200可以可选地与以上所说明的、在第三沟槽结构10c中的氧化物加厚组合。
图4示意性地示出沟槽式晶体管300的平面图。在沟槽式晶体管300中，在半导体区2中，多个第一和第二沟槽结构10a、10b借助于沟槽连接结构9与第三沟槽结构10c连接。在第一、第二和第三沟槽结构10a、10b、10c中和在沟槽连接结构9中设置有绝缘层(未示出，见例如在图1或图2中的层3或4)和导电的栅极层5。第三沟槽结构10c这样设置，使得它们分别沿着第一和第二沟槽结构10a、10b的纵方向设置在第一沟槽结构10a的在边缘区域17中的延长部分中。第三沟槽结构10c的宽度与第一和/或第二沟槽结构10a、10b的宽度相比增大。第三沟槽结构10c具有例如大于1.5微米的宽度并且可以完全地用导电层5、例如多晶硅填注。导电的栅极层5通过栅极接触部(未示出，见例如在图1或图2中的接触部6)的接通在宽的第三沟槽结构10c的区域中进行。通过第一或者第二沟槽结构10a、10b的曲率半径16a增大至第三沟槽结构10c在第三沟槽结构16b的端部上的曲率半径16b来降低在栅极绝缘体(例如栅极氧化物)中的场强。
根据一个另外的方面，为了优化的保护作用，沟槽式晶体管300可以可选地与以上所说明的、在第三沟槽结构10c中的氧化物加厚组合。
图5示意性地示出在半导体区2中的沟槽式晶体管400的平面图。在沟槽式晶体管400中设置有多个沟槽结构10a、10b，所述沟槽结构在沟槽中分别具有绝缘层(未示出，见例如图1或图2)和导电的栅极层5。在第一和第二沟槽结构10a、10b的边缘区域11中，第一和第二沟槽结构10a、10b与槽18(即，如下区域：多个沟槽结构10a、10b在横向的方向上在所述区域中终止)在晶体管400的边缘区域17中连接。明显地，沟槽结构10a、10b在晶体管400的边缘区域17上连接至宽的面(也就是说，槽18，所述槽的表面大致位于沟槽底部高度上)。槽18包括在沟槽底部高度上的底面和围绕底面的槽壁区域。槽18用导电的栅极层5、例如多晶硅层填注。在槽18中的导电层5与在第一和第二沟槽结构10a、10b中的导电的栅极层5导电地连接。栅极层5和在沟槽结构10a、10b中的栅极层5可以是同一层。在导电的栅极层5和栅极接触部(未示出，见例如在图1或图2中的接触部6)之间的接触借助于用导电层5填注的槽18建立。在底面和槽18中的导电的栅极层5之间设置有栅极绝缘层(未示出，见例如在图1或图2中的层3或4)。槽18表示宽的第三沟槽结构，该第三沟槽结构具有与第一和第二沟槽结构10a、10b的曲率半径16a相比略微增大的曲率半径16b。
根据一个另外的方面，为了优化的保护作用，沟槽式晶体管400可以可选地具有以上所说明的氧化物加厚，例如这样，使得在槽18的边缘区域17的外表的区域中栅极绝缘层的厚度增大。通过栅极绝缘层在边缘区域17中的增大降低在边缘区域17中的栅极氧化物中的场强。
图6示意性地示出沟槽式晶体管500的平面图。晶体管500具有在半导体区2中的多个沟槽结构10a、10b。在沟槽结构10a、10b中分别构造有栅极绝缘层和其上构造有导电的栅极层5。在沟槽结构10a、10b的第一区域19a中的宽度21增大至在沟槽结构10a、10b的边缘区域19b中的宽度20。在边缘区域19b中，导电层5与栅极接触部(未示出，见例如在图1或图2中的栅极接触部6)连接。由于宽度增加，沟槽结构10a、10b的曲率半径16b在边缘区域19b中增大。
根据一个另外的方面，沟槽结构10a、10b的宽度可以从沟槽结构10a、10b的初始宽度21朝向最终宽度20连续地(也就是说，持续不断地)增大。
根据一个另外的方面，沟槽式晶体管500的关于图6所说明的构造可以与沟槽式晶体管的每种在这里所说明的构造或者与沟槽式晶体管的在这里所说明的构造中的每一种组合。

Claims (13)

1.一种沟槽式晶体管(100)，其具有：
半导体区(2)；
构造在所述半导体区(2)中的沟槽结构(1)；
在所述沟槽结构(1)中的栅极绝缘层(3，4)和导电的栅极层(5)，所述导电的栅极层构造在所述栅极绝缘层(3，4)上；和
栅极接触部(6)，所述栅极接触部与在所述沟槽式晶体管(100)的边缘区域(7a)中的栅极层(5)导电地连接，
其中，所述栅极绝缘层(3，4)的厚度(8)在所述沟槽式晶体管(100)的边缘区域(7a)中比在所述沟槽式晶体管(100)的有源的区域(7b)中更大。
2.根据权利要求1所述的沟槽式晶体管(100)，其中，在所述沟槽式晶体管(100)的边缘区域(7a)中的导电的栅极层(5)从所述沟槽结构(1)出来延伸到所述半导体区(2)上方。
3.根据权利要求2所述的沟槽式晶体管(100)，所述沟槽式晶体管此外具有第二沟槽结构和在所述第二沟槽结构中的第二栅极绝缘层，
其中，所述导电的栅极层(5)此外构造在所述第二沟槽结构中的第二栅极绝缘层上，并且
其中，所述第二栅极绝缘层的厚度在所述沟槽式晶体管(100)的边缘区域中比在所述沟槽式晶体管(100，200)的有源的区域中更大。
4.一种沟槽式晶体管(200)，其具有：
半导体区(2)；
在所述半导体区(2)中的第一沟槽结构(10a)和第二沟槽结构(10b)；
在所述半导体区(2)中的沟槽连接结构(9)，所述沟槽连接结构将所述第一沟槽结构(10a)的边缘区域(11)和所述第二沟槽结构(10b)的边缘区域(11)相互连接；
在所述半导体区(2)中的第三沟槽结构(10c)，所述第三沟槽结构与所述沟槽连接结构(9)连接；
在所述沟槽结构(10a，10b，10c)和所述沟槽连接结构(9)中的栅极绝缘层(3，4)，和在所述沟槽结构(10a，10b，10c)和所述沟槽连接结构(9)中的导电的栅极层(5)；和
栅极接触部(6)，所述栅极接触部与在所述第三沟槽结构(10c)中的栅极层(5)导电地连接，
其中，至少在所述第三沟槽结构(10c)的边缘区域(15b)上，所述第三沟槽结构(10c)的宽度(12)大于所述第一沟槽结构(10a)和/或所述第二沟槽结构(10b)的宽度(13)。
5.根据权利要求4所述的沟槽式晶体管(200)，所述沟槽式晶体管此外具有：
在所述半导体区(2)上方的绝缘层，和
穿过所述绝缘层的电通孔，所述电通孔与在所述第三沟槽结构(10c)中的栅极层(5)连接。
6.根据权利要求4或5所述的沟槽式晶体管(200)，其中，在所述第三沟槽结构(10c)的边缘区域(15b)上，所述第三沟槽结构(10c)的曲率半径(16b)大于所述第一沟槽结构(10a)在所述第一沟槽结构(10a)的边缘区域(11)上的曲率半径(16a)和/或大于所述第二沟槽结构(10b)在所述第二沟槽结构(10b)的边缘区域(11)上的曲率半径(16a)。
7.根据权利要求4至6中任一项所述的沟槽式晶体管(200)，其中，所述第三沟槽结构(10c)布置在所述第一沟槽结构(10a)和所述第二沟槽结构(10b)之间的中线(14)上、在所述沟槽式晶体管(200)的边缘区域(17)中。
8.根据权利要求4至7中任一项所述的沟槽式晶体管(200)，其中，所述第三沟槽结构(10c)包括第一区域(15a)和第二区域(15b)，其中，所述第一区域(15a)的宽度朝向所述第二区域(15b)地增大至所述第二区域(15b)的宽度(12)。
9.根据权利要求4至6中任一项所述的沟槽式晶体管(300)，其中，所述第三沟槽结构(10c)平行于所述第一沟槽结构(10a)和所述第二沟槽结构(10b)地构造，并且在所述第一沟槽结构(10a)或者所述第二沟槽结构(10b)的、在所述沟槽式晶体管(300)的边缘区域(17)中的延长部分中延伸。
10.根据权利要求9所述的沟槽式晶体管(300)，其中，所述导电的栅极层(5)完全地填充所述第三沟槽结构(10c)并且从所述第三沟槽结构(10c)出来延伸到所述半导体区(2)上方。
11.一种沟槽式晶体管(400)，其具有：
半导体区(2)；
在所述半导体区(2)中的并排地布置的多个沟槽结构(10a，10b)；
在所述半导体区(2)中的槽(18)，所述槽在所述沟槽式晶体管(400)的边缘区域(17)中与所述多个沟槽结构(10a，10b)连接，
在所述沟槽结构(10a，10b)中和在所述槽(18)中的栅极绝缘层(3，4)和导电的栅极层(5)，所述导电的栅极层构造在所述栅极绝缘层(3，4)上；和
栅极接触部(6)，所述栅极接触部与在所述槽(18)中的栅极层(5)导电地连接，
其中，所述槽(18)至少从所述多个沟槽结构的最外部的第一沟槽结构(10a)横向地延伸至所述多个沟槽结构的最外部的第二沟槽结构(10b)，所述最外部的第二沟槽结构离所述最外部的第一沟槽结构(10a)最远。
12.一种沟槽式晶体管(500)，其具有：
半导体区(2)；
构造在所述半导体区(2)中的沟槽结构(10a，10b)；
在所述沟槽结构(10a，10b)中的栅极绝缘层(3，4)和导电的栅极层(5)，所述导电的栅极层构造在所述栅极绝缘层(3，4)上；和
栅极接触部(6)，所述栅极接触部与在所述沟槽式晶体管(500)的边缘区域(19b)中的栅极层(5)导电地连接，
其中，所述沟槽结构(10a，10b)的宽度(20)在所述沟槽式晶体管(500)的边缘区域(10b)中比在所述沟槽式晶体管(500)的有源的区域(19a)中更大。
13.根据权利要求12所述的沟槽式晶体管，其中，所述沟槽结构(10a，10b)的宽度(21)从所述沟槽式晶体管(500)的有源的区域(19a)朝向所述沟槽晶体管(500)的边缘区域(19b)地连续增加。
CN202080074240.XA 2019-08-23 2020-08-24 沟槽式晶体管 Pending CN114600254A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019212646.4A DE102019212646A1 (de) 2019-08-23 2019-08-23 Grabentransistor
DE102019212646.4 2019-08-23
PCT/EP2020/073626 WO2021037794A2 (de) 2019-08-23 2020-08-24 Grabentransistor

Publications (1)

Publication Number Publication Date
CN114600254A true CN114600254A (zh) 2022-06-07

Family

ID=72243104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080074240.XA Pending CN114600254A (zh) 2019-08-23 2020-08-24 沟槽式晶体管

Country Status (4)

Country Link
US (1) US20220320306A1 (zh)
CN (1) CN114600254A (zh)
DE (1) DE102019212646A1 (zh)
WO (1) WO2021037794A2 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11469307B2 (en) * 2020-09-29 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Thicker corner of a gate dielectric structure around a recessed gate electrode for an MV device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015733A (ja) * 1999-07-02 2001-01-19 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2001358338A (ja) * 2000-06-14 2001-12-26 Fuji Electric Co Ltd トレンチゲート型半導体装置
JP4178789B2 (ja) * 2001-12-18 2008-11-12 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
DE10324754B4 (de) * 2003-05-30 2018-11-08 Infineon Technologies Ag Halbleiterbauelement
JP4711620B2 (ja) * 2003-12-26 2011-06-29 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US7943990B2 (en) * 2005-08-17 2011-05-17 International Rectifier Corporation Power semiconductor device with interconnected gate trenches
US7449354B2 (en) * 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
JP4446202B2 (ja) * 2006-09-22 2010-04-07 エルピーダメモリ株式会社 半導体装置及び半導体装置の製造方法
US8076720B2 (en) * 2007-09-28 2011-12-13 Semiconductor Components Industries, Llc Trench gate type transistor
US8519477B2 (en) * 2009-11-20 2013-08-27 Force Mos Technology Co., Ltd. Trench MOSFET with trenched floating gates and trenched channel stop gates in termination
US8809948B1 (en) * 2012-12-21 2014-08-19 Alpha And Omega Semiconductor Incorporated Device structure and methods of making high density MOSFETs for load switch and DC-DC applications
DE102016103581B4 (de) * 2016-02-29 2019-11-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit nadelförmigen Feldplatten und einer Gatestruktur mit Rand- und Knotenbereichen
TWI737889B (zh) * 2018-02-05 2021-09-01 力智電子股份有限公司 功率半導體元件

Also Published As

Publication number Publication date
WO2021037794A3 (de) 2021-05-14
DE102019212646A1 (de) 2021-02-25
WO2021037794A2 (de) 2021-03-04
US20220320306A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
US9306018B2 (en) Trench shielding structure for semiconductor device and method
US7915672B2 (en) Semiconductor device having trench shield electrode structure
CN101740612B (zh) 用于具有槽屏蔽电极的半导体器件的接触结构和方法
US8053897B2 (en) Production of a carrier wafer contact in trench insulated integrated SOI circuits having high-voltage components
US20070004116A1 (en) Trenched MOSFET termination with tungsten plug structures
US7265024B2 (en) DMOS device having a trenched bus structure
US9991378B2 (en) Trench power semiconductor device
CN113519054B (zh) 制造屏蔽栅极沟槽mosfet装置的方法
JP2013508984A (ja) 曲線状のゲート酸化物プロファイルを有するスプリットゲート半導体素子
US6800509B1 (en) Process for enhancement of voltage endurance and reduction of parasitic capacitance for a trench power MOSFET
US7674678B2 (en) Method for producing a transistor component having a field plate
US8071445B2 (en) Method for manufacturing semiconductor device, and semiconductor device
KR20190013402A (ko) 반도체 디바이스 및 제조 방법
CN113767478A (zh) 半导体装置及其制造方法
CN110993683B (zh) 一种功率半导体器件及其制作方法
US7960787B2 (en) Configuration of trenched semiconductor power device to reduce masked process
CN114600254A (zh) 沟槽式晶体管
US6605841B2 (en) Method for producing an electrode by means of a field effect controllable semiconductor component and field-effect-controllable semiconductor component
US20230282714A1 (en) Semiconductor structure and method of forming buried field plate structures
US7382030B1 (en) Integrated metal shield for a field effect transistor
US12051745B2 (en) Manufacturing method of a semiconductor device
CN114078956A (zh) 具有掩埋场电极连接的晶体管器件
CN111755500A (zh) 功率半导体器件及其制造方法
US20230402327A1 (en) Manufacturing method of integrated structure of semiconductor devices having split gate
EP4092724A1 (en) Semiconductor die with a vertical power transistor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination