CN114595173A - 一种数据传输方法、系统及计算机可读存储介质 - Google Patents

一种数据传输方法、系统及计算机可读存储介质 Download PDF

Info

Publication number
CN114595173A
CN114595173A CN202210268049.XA CN202210268049A CN114595173A CN 114595173 A CN114595173 A CN 114595173A CN 202210268049 A CN202210268049 A CN 202210268049A CN 114595173 A CN114595173 A CN 114595173A
Authority
CN
China
Prior art keywords
data
read
instruction
operation instruction
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210268049.XA
Other languages
English (en)
Inventor
孟凡兴
刘奇浩
王瑞
刘洋
王帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202210268049.XA priority Critical patent/CN114595173A/zh
Publication of CN114595173A publication Critical patent/CN114595173A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开了一种数据传输方法、系统及计算机可读存储介质，将CPU下发的至少一组操作指令存入第一存储器；按照规定顺序依次读取每一组操作指令，并基于读取的操作指令配置DMA控制器；响应于DMA控制器配置完成，根据读取的操作指令的指令信息执行对应的数据传输操作；在读取的操作指令被执行完成后，判断读取的操作指令是否为第一存储器中的最后一组操作指令；若读取的操作指令为所述第一存储器中的最后一组操作指令，则发送中断信息给CPU以通知CPU全部DMA操作完成。通过本发明的方案，实现了DMA在数据传输过程中对传输数据的运算操作，减少了对CPU资源的占用，提高了计算机系统的运行性能。

Description

一种数据传输方法、系统及计算机可读存储介质
技术领域
本发明涉及数据传输技术领域，尤其涉及一种数据传输方法、系统及计算机可读存储介质。
背景技术
DMA(Direct Memory Access，存储器直接访问)是指一种高速的数据传输操作，允许在外部设备和存储器之间直接读写数据，既不通过CPU(Central Processing Unit，中央处理器)，也不需要CPU干预。整个数据传输操作在一个称为“DMA控制器”的控制下进行。CPU除了在数据传输开始和结束时做一点处理外，在传输过程中还可以进行其他的工作。
现有的DMA普遍应用于大数据传输，无法实现在传输过程中对数据进行运算操作的需求，对数据的运算操作一般在CPU进行，CPU在对数据进行运算时，要不断的在CPU缓存和内存之间进行数据搬移以及相应的缓存表的置位，这样，占用了很长的CPU时间，降低了整个计算机系统的性能。
发明内容
有鉴于此，本发明提出了一种数据传输方法、系统及计算机可读存储介质，实现了DMA在数据传输过程中对传输数据的运算操作，减少了对CPU资源的占用，提高了计算机系统的运行性能。
基于上述目的，本发明实施例的一方面提供了一种数据传输方法，具体包括如下步骤：
将CPU下发的至少一组操作指令存入第一存储器；
按照规定顺序依次读取每一组操作指令，并基于读取的操作指令配置DMA控制器；
响应于DMA控制器配置完成，根据所述读取的操作指令的指令信息执行对应的数据传输操作；
响应于所述读取的操作指令被执行完成，判断所述读取的操作指令是否为所述第一存储器中的最后一组操作指令；
若所述读取的操作指令为所述第一存储器中的最后一组操作指令，则发送中断信息给CPU以通知所述CPU全部DMA操作完成。
在一些实施方式中，方法进一步包括：
若所述读取的操作指令不为所述第一存储器中的最后一组操作指令，则返回按照规定顺序依次读取每一组操作指令的步骤以读取下一组操作指令。
在一些实施方式中，所述指令信息包括操作指令的源地址、目的地址、操作方式、数据长度中的全部以及操作数和完成标志中的任意一个或多个，其中，所述操作方式包括：只读、读和写、异或、或、加、减、比较并交换中的任意一种。
在一些实施方式中，根据所述读取的操作指令的指令信息执行对应的数据传输操作包括：
若是所述操作指令的操作方式为只读，则DMA从源地址读取数据并保存到第二存储器；
若是所述操作指令的操作方式为读和写，则DMA从源地址读取数据并写到目的地址；
若是所述操作指令的操作方式为异或，则DMA从源地址读取数据，并将所述数据与第一操作数进行异或运算，并将异或运算结果写到目的地址；
若是所述操作指令的操作方式为或，则DMA从源地址读取数据，并将所述数据与第二操作数进行或运算，并将或运算结果写到目的地址；
若是所述操作指令的操作方式为加，则DMA从源地址读取数据，并将所述数据与第三操作数进行加运算，并将加运算结果写到目的地址；
若是所述操作指令的操作方式为减，则DMA从源地址读取数据，并将所述数据与第四操作数进行减运算，并将减运算结果写到目的地址；
若是所述操作指令的操作方式为比较并交换，则DMA从源地址读取数据，并将所述数据与对比数据进行比较，并基于比较结果判断是否将交换数据写到目的地址。
在一些实施方式中，基于比较结果判断是否将交换数据写到目的地址包括：
若所述数据与对比数据相同，则将交换数据写入目的地址；
若所述数据与对比数据不相同，则无需将交换数据写入目的地址。
在一些实施方式中，将CPU下发的至少一组操作指令存入第一存储器，包括：
在第一存储器划分多个地址空间，将CPU下发的多组操作指令依次存入划分的多个地址空间。
在一些实施方式中，按照规定顺序依次读取每一组操作指令，并基于读取的操作指令配置DMA控制器包括：
按照所述地址空间的先后顺序依次从对应的地址空间读取存入所述对应的地址空间的操作指令；
判断读取的操作指令是否有效；
若所述读取的操作指令有效，则基于所述读取的操作指令配置DMA控制器；
若所述读取的操作指令无效，则返回按照所述地址空间的先后顺序依次从对应的地址空间读取存入所述对应的地址空间的操作指令的步骤以读取下一个地址空间中的操作指令。
在一些实施方式中，响应于DMA控制器配置完成，根据所述读取的操作指令的指令信息执行对应的数据传输操作之后，进一步包括：
基于所述对应的数据传输操作的执行结果生成对应的标志信息，并将所述标志信息发送给CPU。
本发明实施例的另一方面，还提供了一种数据传输系统，包括：
存入模块，所述存入模块配置为将CPU下发的至少一组操作指令存入第一存储器；
配置模块，所述配置模块配置为按照规定顺序依次读取每一组操作指令，并基于读取的操作指令配置DMA控制器；
执行模块，所述执行模块配置为响应于DMA控制器配置完成，根据所述读取的操作指令的指令信息执行对应的数据传输操作；
判断模块，所述判断模块配置为响应于所述读取的操作指令被执行完成，判断所述读取的操作指令是否为所述第一存储器中的最后一组操作指令；
所述判断模块还配置为若所述读取的操作指令为所述第一存储器中的最后一组操作指令，则发送中断信息给CPU以通知所述CPU全部DMA操作完成。
本发明实施例的再一方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时实现如上方法步骤的计算机程序。
本发明至少具有以下有益技术效果：本发明方案通过将CPU下发的至少一组操作指令存入第一存储器；按照规定顺序依次读取每一组操作指令，并基于读取的操作指令配置DMA控制器；响应于DMA控制器配置完成，根据读取的操作指令的指令信息执行对应的数据传输操作；在读取的操作指令被执行完成后，判断读取的操作指令是否为第一存储器中的最后一组操作指令；若读取的操作指令为所述第一存储器中的最后一组操作指令，则发送中断信息给CPU以通知CPU全部DMA操作完成，实现了DMA在数据传输过程中对传输数据的运算操作，减少了对CPU资源的占用，提高了计算机系统的运行性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明提供的数据传输方法的一实施例的框图；
图2为本发明提供的数据传输方法进行数据传输的一实施例的示意图；
图3为本发明提供的数据传输系统的一实施例的示意图；
图4为本发明提供的计算机可读存储介质的一实施例的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
基于上述目的，本发明实施例的第一个方面，提出了一种数据传输方法的实施例。如图1所示，其包括如下步骤：
步骤S101、将CPU下发的至少一组操作指令存入第一存储器；
步骤S103、按照规定顺序依次读取每一组操作指令，并基于读取的操作指令配置DMA控制器；
步骤S105、响应于DMA控制器配置完成，根据所述读取的操作指令的指令信息执行对应的数据传输操作；
步骤S107、响应于所述读取的操作指令被执行完成，判断所述读取的操作指令是否为所述第一存储器中的最后一组操作指令；
步骤S109、若所述读取的操作指令为所述第一存储器中的最后一组操作指令，则发送中断信息给CPU以通知所述CPU全部DMA操作完成。
如图2所示，为本发明提供的数据传输方法进行数据传输的架构图。
CPU用来通过互联总线(Interconnect Bus)下发操作指令以及获取DMA状态；DMA控制器(Engine)用来配置并启动DMA；SRAM(Static Random-Access Memory，静态随机存取存储器)用于暂存CPU下发的操作指令；Buffer(缓存)/DDR(Double Data Rate SDRAM，双倍速率同步动态随机存储器)/DRAM(Dynamic Random Access Memory，动态随机存取存储器)为外部存储设备，包括源地址和目的地址，用于DMA来获取、存放数据。
结合图1和图2对本实例的数据传输方法进行说明。
步骤S101中，CPU通过LLPP(Low Latency Peripheral Port，低延迟外设接口)接口下发操作指令，操作指令通过互联总线(Interconnect Bus)及AXI(AdvancedeXtensible Interface，一种总线协议，是一种面向高性能、高带宽、低延迟的片内总线)转到第一存储器，第一存储器用于存放操作指令，包括DRAM和SRAM等存储器，但不限于此。本实施例选用SRAM，SRAM容量小，读写速度快。
步骤S103中，可以按照操作指令存入第一存储器的先后顺序或操作指令存入第一存储器后对应的地址的前后顺序读取操作指令，基于操作指令的内容配置DMA控制器，一组操作指令配置一次DMA控制器，对应一次DMA数据传输操作。
步骤S105中，DMA控制器配置完成后，读取的操作指令包含指令信息执行对应的数据传输操作，数据传输操作包括只读、读和写、异或、或、加、减、比较并交换中的任意一种。
步骤S107和S109中，每执行完一组操作指令对应的操作后，判断当前组操作指令是否为第一存储器中的最后一组操作指令，若读取的操作指令为第一存储器中的最后一组操作指令，则发送中断信息给CPU以通知CPU全部DMA操作完成，并且清空第一存储器中的全部操作指令以等待CPU继续下发操作指令。
通过上述实施例，实现了DMA在数据传输过程中对传输数据的运算操作，减少了对CPU资源的占用，提高了计算机系统的运行性能。
在一些实施方式中，方法进一步包括：
若所述读取的操作指令不为所述第一存储器中的最后一组操作指令，则返回按照规定顺序依次读取每一组操作指令的步骤以读取下一组操作指令。
具体的，每执行完一组操作指令对应的操作后，判断当前组操作指令是否为第一存储器中的最后一组操作指令，若读取的操作指令不为第一存储器中的最后一组操作指令，继续从第一存储器中读取下一组操作指令以进行下一次的DMA数据传输操作。
通过上述实施例，实现了DMA在数据传输过程中对传输数据的运算操作，减少了对CPU资源的占用，提高了计算机系统的运行性能。
在一些实施方式中，所述指令信息包括操作指令的源地址、目的地址、操作方式、数据长度中的全部以及操作数和完成标志中的任意一个或多个，其中，所述操作方式包括：只读、读和写、异或、或、加、减、比较并交换中的任意一种。
具体的，源地址代表存放源数据的位置，目的地址表示获取到源数据后，DMA将源数据传输到的位置，操作方式表示DMA在进行数据传输时要执行的具体操作，可以是读或读出和写入，也可以对读出的数据进行数据运算后再写入，数据长度表示一次DMA操作中包含数据的数量，操作数表示参加运算的数据及其所在的单元地址，读、读和写操作不包含操作数，其他的操作只读、读和写、异或、或、加、减、比较并交换等运算操作包含操作数，完成标志表示本组操作指令中如果包含完成标志，指令执行完成后要将执行结果返回给CPU，等待CPU回复后，清除该标志。
通过上述实施例，实现了DMA在数据传输过程中对传输数据的运算操作，减少了对CPU资源的占用，提高了计算机系统的运行性能。
在一些实施方式中，根据所述读取的操作指令的指令信息执行对应的数据传输操作包括：
若是所述操作指令的操作方式为只读，则DMA从源地址读取数据并保存到第二存储器；
若是所述操作指令的操作方式为读和写，则DMA从源地址读取数据并写到目的地址；
若是所述操作指令的操作方式为异或，则DMA从源地址读取数据，并将所述数据与第一操作数进行异或运算，并将异或运算结果写到目的地址；
若是所述操作指令的操作方式为或，则DMA从源地址读取数据，并将所述数据与第二操作数进行或运算，并将或运算结果写到目的地址；
若是所述操作指令的操作方式为加，则DMA从源地址读取数据，并将所述数据与第三操作数进行加运算，并将加运算结果写到目的地址；
若是所述操作指令的操作方式为减，则DMA从源地址读取数据，并将所述数据与第四操作数进行减运算，并将减运算结果写到目的地址；
若是所述操作指令的操作方式为比较并交换，则DMA从源地址读取数据，并将所述数据与对比数据进行比较，并基于比较结果判断是否将交换数据写到目的地址。
具体的，根据指令信息中的操作方式的不同，DMA可以在数据传输过程中执行相应的运算操作。
例如：若是操作方式为只读，则DMA从源地址读取数据并保存到第二存储器，第二存储器为外部存储设备，可以为Buffer/DDR/DRAM等；若是操作方式为读和写，则DMA从源地址读取数据并写到目的地址；若是操作方式为异或，则DMA从源地址读取数据，将数据与第一操作数进行异或运算之后，将异或运算结果写到目的地址；若是操作方式为或，则DMA从源地址读取数据，将数据与第二操作数进行或运算之后，将或运算结果写到目的地址；若是操作方式为加，则DMA从源地址读取数据，将读取的数据与第三操作数进行加运算之后，将加运算结果写到目的地址；若是操作方式为减，则DMA从源地址读取数据，将读取的数据与第四操作数进行减运算之后，并将减运算结果写到目的地址；若是操作方式为比较并交换，则DMA从源地址读取数据，将读取的数据与对比数据进行比较，基于比较结果判断是否将交换数据写到目的地址。
通过上述实施例，实现了DMA在数据传输过程中对传输数据的运算操作，减少了对CPU资源的占用，提高了计算机系统的运行性能。
在一些实施方式中，基于比较结果判断是否将交换数据写到目的地址包括：
若所述数据与对比数据相同，则将交换数据写入目的地址；
若所述数据与对比数据不相同，则无需将交换数据写入目的地址。
具体的，若所读取的数据与对比数据相同，则将交换数据写入目的地址；若读取的数据与对比数据不相同，则不将交换数据写入目的地址，指令执行结束。
通过上述实施例，实现了DMA在数据传输过程中对传输数据的运算操作，减少了对CPU资源的占用，提高了计算机系统的运行性能。
在一些实施方式中，将CPU下发的至少一组操作指令存入第一存储器，包括：
在第一存储器划分多个地址空间，将CPU下发的多组操作指令依次存入划分的多个地址空间。
具体的，在第一存储器划分多个地址空间，地址空间的划分可以基于第一存储器的容量划分也可以根据拟最多存放的操作指令的数量来划分，每一个地址空间表示一段地址范围，每一个地址空间用于存放一组操作指令，将CPU下发的多组操作指令依次存入划分的多个地址空间。
CPU在下发操作指令时，可以每次下发一组操作指令，也可以同时下发多组操作指令，下发的操作指令的组数小于等于地址空间的个数。操作指令经过互联总线(Interconnect Bus)及AXI总线协议后会转换成规定格式的操作指令存入第一存储器。
在一些实施方式中，按照规定顺序依次读取每一组操作指令，并基于读取的操作指令配置DMA控制器包括：
按照所述地址空间的先后顺序依次从对应的地址空间读取存入所述对应的地址空间的操作指令；
判断读取的操作指令是否有效；
若所述读取的操作指令有效，则基于所述读取的操作指令配置DMA控制器；
若所述读取的操作指令无效，则返回按照所述地址空间的先后顺序依次从对应的地址空间读取存入所述对应的地址空间的操作指令的步骤以读取下一个地址空间中的操作指令。
具体的，操作指令包含有效位，基于有效位判断当前操作指令是否有效，设置有效位方便CPU批量下发操作指令。
例如，当前第一存储器划分了8个地址空间，那么可以最多存放8组操作指令，CPU当前有5组操作指令要下发到第一存储器，CPU可以一组一组的下发，也可以下发5组，可以直接在下发操作指令时下发8条，将其中3组的操作指令设置为无效的。
在一些实施方式中，响应于DMA控制器配置完成，根据所述读取的操作指令的指令信息执行对应的数据传输操作之后，进一步包括：
基于所述对应的数据传输操作的执行结果生成对应的标志信息，并将所述标志信息发送给CPU。
一次DMA操作完成后，根据指令信息中是否包含完成标志，来选择是否记录操作的完成情况、溢位情况(若加运算或减运算下产生溢位，则将该信号拉高)及交换情况(若比较并交换运算下，产生了交换，则将此信号拉高)。
基于同一发明构思，根据本发明的另一个方面，如图3所示，本发明的实施例还提供了一种数据传输系统，包括：
存入模块110，所述存入模块110配置为将CPU下发的至少一组操作指令存入第一存储器；
配置模块120，所述配置模块120配置为按照规定顺序依次读取每一组操作指令，并基于读取的操作指令配置DMA控制器；
执行模块130，所述执行模块130配置为响应于DMA控制器配置完成，根据所述读取的操作指令的指令信息执行对应的数据传输操作；
判断模块140，所述判断模块140配置为响应于所述读取的操作指令被执行完成，判断所述读取的操作指令是否为所述第一存储器中的最后一组操作指令；
所述判断模块140还配置为若所述读取的操作指令为所述第一存储器中的最后一组操作指令，则发送中断信息给CPU以通知所述CPU全部DMA操作完成。
基于同一发明构思，根据本发明的另一个方面，如图4所示，本发明的实施例还提供了一种计算机可读存储介质40，计算机可读存储介质40存储有被处理器执行时执行如上方法的计算机程序410。
本发明实施例还可以包括相应的计算机设备。计算机设备包括存储器、至少一个处理器以及存储在存储器上并可在处理器上运行的计算机程序，处理器执行程序时执行上述任意一种方法。
其中，存储器作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本申请实施例中的所述数据运算方法对应的程序指令/模块。处理器通过运行存储在存储器中的非易失性软件程序、指令以及模块，从而执行装置的各种功能应用以及数据处理，即实现上述方法实施例的数据运算方法。
存储器可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据装置的使用所创建的数据等。此外，存储器可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器可选包括相对于处理器远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种数据传输方法，其特征在于，包括：
将CPU下发的至少一组操作指令存入第一存储器；
按照规定顺序依次读取每一组操作指令，并基于读取的操作指令配置DMA控制器；
响应于DMA控制器配置完成，根据所述读取的操作指令的指令信息执行对应的数据传输操作；
响应于所述读取的操作指令被执行完成，判断所述读取的操作指令是否为所述第一存储器中的最后一组操作指令；
若所述读取的操作指令为所述第一存储器中的最后一组操作指令，则发送中断信息给CPU以通知所述CPU全部DMA操作完成。
2.根据权利要求1所述的方法，其特征在于，进一步包括：
若所述读取的操作指令不为所述第一存储器中的最后一组操作指令，则返回按照规定顺序依次读取每一组操作指令的步骤以读取下一组操作指令。
3.根据权利要求1所述的方法，其特征在于，所述指令信息包括操作指令的源地址、目的地址、操作方式、数据长度中的全部以及操作数和完成标志中的任意一个或多个，其中，所述操作方式包括：只读、读和写、异或、或、加、减、比较并交换中的任意一种。
4.根据权利要求3所述的方法，其特征在于，根据所述读取的操作指令的指令信息执行对应的数据传输操作包括：
若是所述操作指令的操作方式为只读，则DMA从源地址读取数据并保存到第二存储器；
若是所述操作指令的操作方式为读和写，则DMA从源地址读取数据并写到目的地址；
若是所述操作指令的操作方式为异或，则DMA从源地址读取数据，并将所述数据与第一操作数进行异或运算，并将异或运算结果写到目的地址；
若是所述操作指令的操作方式为或，则DMA从源地址读取数据，并将所述数据与第二操作数进行或运算，并将或运算结果写到目的地址；
若是所述操作指令的操作方式为加，则DMA从源地址读取数据，并将所述数据与第三操作数进行加运算，并将加运算结果写到目的地址；
若是所述操作指令的操作方式为减，则DMA从源地址读取数据，并将所述数据与第四操作数进行减运算，并将减运算结果写到目的地址；
若是所述操作指令的操作方式为比较并交换，则DMA从源地址读取数据，并将所述数据与对比数据进行比较，并基于比较结果判断是否将交换数据写到目的地址。
5.根据权利要求4所述的方法，其特征在于，基于比较结果判断是否将交换数据写到目的地址包括：
若所述数据与对比数据相同，则将交换数据写入目的地址；
若所述数据与对比数据不相同，则无需将交换数据写入目的地址。
6.根据权利要求1所述的方法，其特征在于，将CPU下发的至少一组操作指令存入第一存储器，包括：
在第一存储器划分多个地址空间，将CPU下发的多组操作指令依次存入划分的多个地址空间。
7.根据权利要求6所述的方法，其特征在于，按照规定顺序依次读取每一组操作指令，并基于读取的操作指令配置DMA控制器包括：
按照所述地址空间的先后顺序依次从对应的地址空间读取存入所述对应的地址空间的操作指令；
判断读取的操作指令是否有效；
若所述读取的操作指令有效，则基于所述读取的操作指令配置DMA控制器；
若所述读取的操作指令无效，则返回按照所述地址空间的先后顺序依次从对应的地址空间读取存入所述对应的地址空间的操作指令的步骤以读取下一个地址空间中的操作指令。
8.根据权利要求1所述的方法，其特征在于，响应于DMA控制器配置完成，根据所述读取的操作指令的指令信息执行对应的数据传输操作之后，进一步包括：
基于所述对应的数据传输操作的执行结果生成对应的标志信息，并将所述标志信息发送给CPU。
9.一种数据传输系统，其特征在于，包括：
存入模块，所述存入模块配置为将CPU下发的至少一组操作指令存入第一存储器；
配置模块，所述配置模块配置为按照规定顺序依次读取每一组操作指令，并基于读取的操作指令配置DMA控制器；
执行模块，所述执行模块配置为响应于DMA控制器配置完成，根据所述读取的操作指令的指令信息执行对应的数据传输操作；
判断模块，所述判断模块配置为响应于所述读取的操作指令被执行完成，判断所述读取的操作指令是否为所述第一存储器中的最后一组操作指令；
所述判断模块还配置为若所述读取的操作指令为所述第一存储器中的最后一组操作指令，则发送中断信息给CPU以通知所述CPU全部DMA操作完成。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时执行如权利要求1至8任意一项所述的方法的步骤。
CN202210268049.XA 2022-03-18 2022-03-18 一种数据传输方法、系统及计算机可读存储介质 Pending CN114595173A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210268049.XA CN114595173A (zh) 2022-03-18 2022-03-18 一种数据传输方法、系统及计算机可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210268049.XA CN114595173A (zh) 2022-03-18 2022-03-18 一种数据传输方法、系统及计算机可读存储介质

Publications (1)

Publication Number Publication Date
CN114595173A true CN114595173A (zh) 2022-06-07

Family

ID=81810124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210268049.XA Pending CN114595173A (zh) 2022-03-18 2022-03-18 一种数据传输方法、系统及计算机可读存储介质

Country Status (1)

Country Link
CN (1) CN114595173A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1378148A (zh) * 2001-03-30 2002-11-06 深圳市中兴集成电路设计有限责任公司 一种直接存储器访问控制器及其控制方法
WO2016127552A1 (zh) * 2015-02-12 2016-08-18 深圳市中兴微电子技术有限公司 一种直接内存存取dma控制器及数据传输的方法
US20170322895A1 (en) * 2016-05-09 2017-11-09 Nxp Usa, Inc. Dma controller with arithmetic unit
CN109542515A (zh) * 2017-10-30 2019-03-29 上海寒武纪信息科技有限公司 运算装置及方法
CN109815176A (zh) * 2019-01-14 2019-05-28 中国科学院上海高等研究院 特定dma数据发送方法、接收方法、系统及介质
CN112749113A (zh) * 2021-01-15 2021-05-04 苏州浪潮智能科技有限公司 一种数据交互的方法、系统、设备及介质
US11023400B1 (en) * 2020-01-20 2021-06-01 International Business Machines Corporation High performance DMA transfers in host bus adapters

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1378148A (zh) * 2001-03-30 2002-11-06 深圳市中兴集成电路设计有限责任公司 一种直接存储器访问控制器及其控制方法
WO2016127552A1 (zh) * 2015-02-12 2016-08-18 深圳市中兴微电子技术有限公司 一种直接内存存取dma控制器及数据传输的方法
US20170322895A1 (en) * 2016-05-09 2017-11-09 Nxp Usa, Inc. Dma controller with arithmetic unit
CN109542515A (zh) * 2017-10-30 2019-03-29 上海寒武纪信息科技有限公司 运算装置及方法
CN109815176A (zh) * 2019-01-14 2019-05-28 中国科学院上海高等研究院 特定dma数据发送方法、接收方法、系统及介质
US11023400B1 (en) * 2020-01-20 2021-06-01 International Business Machines Corporation High performance DMA transfers in host bus adapters
CN112749113A (zh) * 2021-01-15 2021-05-04 苏州浪潮智能科技有限公司 一种数据交互的方法、系统、设备及介质

Similar Documents

Publication Publication Date Title
CN110647480B (zh) 数据处理方法、远程直接访存网卡和设备
KR100847968B1 (ko) 컴퓨팅 시스템, 전자 통신 디바이스, 컴퓨팅 시스템 운영 방법 및 정보 처리 방법
US20140181427A1 (en) Compound Memory Operations in a Logic Layer of a Stacked Memory
US20120072618A1 (en) Memory system having high data transfer efficiency and host controller
CN112199040B (zh) 存储访问方法及智能处理装置
CN110058816B (zh) 一种基于ddr的高速多用户队列管理器及方法
KR20110013868A (ko) 멀티 코멘드 셋 동작 및 우선처리 동작 기능을 갖는 멀티 프로세서 시스템
WO2023124304A1 (zh) 芯片的缓存系统、数据处理方法、设备、存储介质及芯片
CN114595173A (zh) 一种数据传输方法、系统及计算机可读存储介质
CN115756767A (zh) 一种用于多核cpu原子操作内存的装置及方法
KR20100111915A (ko) 프로세서 장치, 멀티 프로세서 시스템 및 멀티 프로세서 시스템의 공유메모리 접근 방법
US20050135402A1 (en) Data transfer apparatus
CN112486904A (zh) 可重构处理单元阵列的寄存器堆设计方法及装置
CN111581133A (zh) 一种多核存储器一致性的方法、系统、设备及可读介质
CN107807888B (zh) 一种用于soc架构的数据预取系统及其方法
CN111047029A (zh) 具有存储器内运算架构的存储器及其操作方法
US11094368B2 (en) Memory, memory chip and memory data access method
TWI764311B (zh) 記憶體存取方法及智慧處理裝置
TWI786476B (zh) 處理暨儲存電路
WO2011030498A1 (ja) データ処理装置及びデータ処理方法
JP2001290790A (ja) ディスク制御装置
JP2001273014A (ja) プログラマブルコントローラ
JP2008509470A (ja) プロセッサと外部周辺装置との間の通信を制御するコントローラおよび方法
CN114300009A (zh) 一种自适应工作频率的铁电存储器写入方法、装置及电子设备
JPH0351943A (ja) 高速バスと低速バスのバスライン共用化方式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination