CN114551583A - 碳化硅半导体元件及半导体场效应晶体管 - Google Patents

碳化硅半导体元件及半导体场效应晶体管 Download PDF

Info

Publication number
CN114551583A
CN114551583A CN202011344322.XA CN202011344322A CN114551583A CN 114551583 A CN114551583 A CN 114551583A CN 202011344322 A CN202011344322 A CN 202011344322A CN 114551583 A CN114551583 A CN 114551583A
Authority
CN
China
Prior art keywords
silicon carbide
trench
layer
carbide semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011344322.XA
Other languages
English (en)
Inventor
洪建中
朱国廷
李隆盛
李传英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Hanqian Technology Co ltd
Original Assignee
Shanghai Hanqian Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hanqian Technology Co ltd filed Critical Shanghai Hanqian Technology Co ltd
Priority to CN202011344322.XA priority Critical patent/CN114551583A/zh
Publication of CN114551583A publication Critical patent/CN114551583A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本发明涉及碳化硅半导体元件及半导体场效应晶体管。该半导体场效应晶体管包括一碳化硅半导体基底及一沟槽式金属氧化物半导体场效应晶体管，该场效应晶体管包括一垂直地设置并且沿一第一水平方向穿过的沟槽、一形成于该沟槽的一内壁面的栅极绝缘层、一形成于该栅极绝缘层上的第一多晶栅极、一形成于该沟槽之外且位于该沟槽下方的屏蔽区以及一设置于该沟槽的一底壁和该屏蔽区之间的场板，该场板具有一半导体掺杂且侧向地接触一电流扩散层以在施加一反向偏压时经由该场板空乏掉该电流扩散层的电子。

Description

碳化硅半导体元件及半导体场效应晶体管
技术领域
本发明是有关于一种半导体元件，且特别关于一种碳化硅半导体元件。
背景技术
半导体功率元件在特性上，通常要求高的崩溃电压(Breakdown voltage)，且具备尽量小的导通电阻、低反向漏电流以及较快的开关速度，以减少操作时的导通损耗(Conduction loss)及切换损耗(Switching loss)。由于碳化硅(Silicon carbide，SiC)具有宽能隙(BandgapEg＝3.26eV)、高临界崩溃电场强度(2.2MV/cm)及高热导系数(4.9W/cm-K)等特性，被认为是功率开关元件的优选材料。而在相同崩溃电压条件下，以碳化硅为基材制成的功率元件的耐压层(低掺杂浓度的漂移层)厚度仅为硅(Si)功率元件厚度的十分之一，且理论上的导通电阻可达硅的数百分之一。因此在某些应用中，扮演重要的角色，也因为根据不同的应用需求，而有需要改善的地方。
发明内容
本发明有关一种半导体元件，且特别关于一种碳化硅半导体元件。
本发明提供一种碳化硅半导体元件，包括：一第一碳化硅半导体层，具有一第一导电类型；一第二碳化硅半导体层，具有该第一导电类型，该第二碳化硅半导体层包括一设置于该第一碳化硅半导体层上的漂移层以及一设置于该漂移层上的电流扩散层；一第三碳化硅半导体层，具有一第二导电类型，设置于该第二碳化硅半导体层的一上表面上；一第一半导体区域，具有该第一导电类型，设置于该第三碳化硅半导体层之中；一沟槽，垂直地穿透该第一半导体区域以及该第三碳化硅半导体层而至该第二碳化硅半导体层，且沿一第一水平方向延伸；一第二半导体区域，具有该第二导电类型，该第二半导体区域包括多条沿一第二水平方向延伸且形成于该第三碳化硅半导体层的第一部分以及至少一设置于位在该沟槽下方的该第二碳化硅半导体层之中的第二部分，该第一部分和该第二部分彼此邻接；一栅极部，埋入于该沟槽之中，包括一形成于该沟槽的一壁面的栅极绝缘层以及一形成于该栅极绝缘层上的多晶栅极；一第三半导体区域设置于该沟槽之外且具有该第二导电类型，包括一至少部分地形成于该第二碳化硅半导体层之中且位于该沟槽和该第二半导体区域的该第二部分之间的场板，该场板侧向地接触该电流扩散层；一屏蔽区，具有该第二导电类型，该屏蔽区位在该沟槽下方的该第二碳化硅半导体层之中，且位于该场板之下；以及一金属电极，与该第一半导体区域和该栅极部接触。
在一实施例中，该栅极部具有一第一最大宽度，该场板具有一第二最大宽度，该屏蔽区具有一第三最大宽度，该第二最大宽度小于该第一最大宽度，且该第二最大宽度小于该第三最大宽度。
在一实施例中，该栅极部具有一第一最大宽度，该场板具有一第二最大宽度，该屏蔽区具有一第三最大宽度，该第二最大宽度大于该第一最大宽度，且该第二最大宽度小于该第三最大宽度。
在一实施例中，该场板的一厚度对应该电流扩散层的一厚度。
在一实施例中，该沟槽垂直地穿透该第一半导体区域以及该第三碳化硅半导体层而使得该沟槽的一底壁接近该第三碳化硅半导体层的一底部。
在一实施例中，该沟槽垂直地穿透该第一半导体区域以及该第三碳化硅半导体层而使得该沟槽的一底壁接近该电流扩散层的一底部。
在一实施例中，该屏蔽区沿着该第一水平方向在该沟槽下方延伸而形成一连续结构的一屏蔽段。
在一实施例中，该屏蔽区包括多个沿着该第一水平方向在该沟槽下方间段地设置的屏蔽块。
在一实施例中，该屏蔽块在该第一水平方向具有一相隔0.5μm至3.0μm之间的间距。
在一实施例中，该场板以及该电流扩散层之间形成一侧向接面，该侧向接面具有一介于0.5μm至1.5μm之间的高度。
在一实施例中，该栅极部以及该场板彼此分离，且该场板接触该屏蔽区。
本发明还提供一种沟槽式碳化硅金属氧化物半导体场效应晶体管，包括：一碳化硅半导体基底；以及一形成于该碳化硅半导体基底上的沟槽式金属氧化物半导体场效应晶体管，包括一垂直地设置并且沿一第一水平方向穿过的沟槽、一形成于该沟槽的一内壁面的栅极绝缘层、一形成于该栅极绝缘层上的第一多晶栅极、一形成于该沟槽之外且位于该沟槽下方的屏蔽区以及一设置于该沟槽的一底壁和该屏蔽区之间的场板，该场板具有一半导体掺杂且侧向地接触一电流扩散层以在施加一反向偏压时经由该场板空乏掉该电流扩散层的电子。
在一实施例中，该场板位于该沟槽之外。
在一实施例中，该屏蔽区沿着该第一水平方向在该沟槽下方延伸而形成一连续结构。
在一实施例中，该屏蔽区包括多个沿着该第一水平方向在该沟槽下方间段地设置的屏蔽块。
在一实施例中，该屏蔽块在该第一水平方向具有一相隔0.5μm至3.0μm之间的间距。
在一实施例中，该第二多晶栅极以及一电流扩散层之间形成一侧向接面，该侧向接面具有一介于0.5μm至1.5μm之间的高度。
附图说明
图1为根据本发明一实施例的立体结构示意图。
图2为图1的前视示意图。
图3为图1沿A-A的立体剖面示意图。
图4为图1沿B-B的立体剖面示意图。
图5为根据本发明另一实施例的立体结构示意图。
图6为图5的前视示意图。
图7为图5沿A-A的立体剖面示意图。
图8为图5沿B-B的立体剖面示意图。
图9根据本发明又一实施例的立体剖面示意图。
图10为根据本发明再一实施例的立体剖面示意图。
具体实施方式
在本文中，对各种实施例的描述中所使用的术语只是为了描述特定示例的目的，而并非旨在进行限制。
除非上下文另外明确地表明，或非刻意限定元件的数量，否则本文所用的单数形式「一」、「一个」及「该」也包含复数形式。另一方面，术语「包括」和「包含」旨在被包括在内，意指可存在除列出的元件之外的附加元件；当一个元件被表述为「连接」或「耦接」到另一元件时，该元件可以直接或通过中间元件连接或耦接至该另一元件；当描述层、区域或基板的元件被称为在另一元件「上」时，是指可直接在该另一元件上或彼此间可存在一中间元件，相对来说，当元件被称作「直接在另一元件上」时，彼此间不存在该中间元件；另外，各实施例的描述的顺序不应被解释为暗示操作或步骤必须依赖于字面上的顺序，另选实施方案可使用与本文描述的顺序不同的顺序来执行步骤、操作、方法等。
在本文中，各层和/或区域被表征为具有如n型或p型的导电类型，其指的是层和/或区域中的多个载子种类，n型材料包括一平衡过量电子，而p型材料包括一平衡过量电洞。一些材料可用「+」或「-」(如n+、n-、p+、p-)标示以指示与另一层或区域相比具有相对较大(+)或较小(-)的多个载子浓度，该记号并不代表载子的具体浓度。在附图中，各层和/或区域的厚度被放大以使附图更加清楚。
本发明提供一种碳化硅半导体元件，具体上为一种沟槽式碳化硅金属氧化物半导体场效应晶体管，而在某些实施例中，该碳化硅半导体元件也可以是整合其他元件的沟槽式金属氧化物半导体场效应晶体管，例如整合萧特基二极管的沟槽式金属氧化物半导体场效应晶体管的结构。
参阅图1及图2，为本发明一实施例的立体结构示意图以及图1的前视示意图，基于方便说明的考虑，部分元件是以虚线呈现。该碳化硅半导体元件包括一第一碳化硅半导体层10、一第二碳化硅半导体层20、一第三碳化硅半导体层30、一第一半导体区域40、一第二半导体区域50、一栅极部60、一第三半导体区域、一屏蔽区80(显示于图3)以及一金属电极90。
该第一碳化硅半导体层10具有一第一导电类型，在本实施例中，该第一导电类型为n型，而该第一碳化硅半导体层10为一n+碳化硅基板，该第一碳化硅半导体层10上方提供有一缓冲层11，该第一碳化硅半导体层10下方提供有一金属漏极层12，该第二碳化硅半导体层20提供于该缓冲层11上，该第二碳化硅半导体层20包括一n-漂移层20a以及一n型电流扩散层20b，该第三碳化硅半导体层30提供于该n型电流扩散层20b上，该第三碳化硅半导体层30是一p型基极区域，设置于该第二碳化硅半导体层20的一上表面21上，该第一半导体区域40以离子布植(ion implantation)形成于该第三碳化硅半导体层30的一上表面中，该第一半导体区域40是一n+源极区域。
在本实施例中，该n型电流扩散层20b的厚度介于0.5μm至1.5μm之间，该第三碳化硅半导体层30的厚度介于1.0μm至2.0μm之间，该第一半导体区域40的厚度约为0.5μm。该n-漂移层20a具有一介于5E14至5E16之间的掺杂浓度；该n型电流扩散层20b具有一介于1E16至5E18之间的掺杂浓度，例如5E17；该p型基极区域具有一介于1E17至5E19之间的掺杂浓度，例如1E18；该n+源极区域具有一介于1E18至5E20之间的掺杂浓度，例如1E20。在一实施例中，该缓冲层11、该第二碳化硅半导体层20、该第三碳化硅半导体层30是采用磊晶成长而为一磊晶层。
该碳化硅半导体元件包括多个沟槽T，该沟槽T是利用蚀刻工艺形成，该沟槽T相隔地设置且沿一第一水平方向延伸穿过，本实施例中，该第一水平方向为图中的Y轴。本实施例中，该沟槽T垂直地穿透该第一半导体区域40以及该第三碳化硅半导体层30而至接近该n型电流扩散层20b以及该第三碳化硅半导体层30之间的一接面，即该第二碳化硅半导体层20的该上表面21。该沟槽T具有一介于1.0μm至2.0μm之间的深度以及一介于0.5μm至2.0μm之间的宽度。
参阅图3，为图1沿A-A的立体剖面示意图，该第二半导体区域50(p+-typeimplant)具有该第二导电类型，该第二半导体区域50包括多条第一部分51以及多个第二部分52，该第二半导体区域50为一间隔设置且沿一第二水平方向延伸的条状布植区域(segmental implant region)，间段地(segmentally)布植且形成于该第三碳化硅半导体层30以及该第二碳化硅半导体层20之中，进而围绕于该沟槽T，该第二水平方向为图中的X轴。由图3可见，该第一部分51垂直地从相邻于该第一半导体区域40的上表面的区域形成至相邻于该n型电流扩散层20b内，该第二部分52形成于该沟槽T下方的该第二碳化硅半导体层20之中。在一实施例中，该第二半导体区域50的布植深度介于1.0μm至2.5μm之间，该深度足够使该第二半导体区域50比该沟槽T深。在一实施例中，该第二半导体区域50(即该第一部分51以及该第二部分52)是作为一拾取部(p+pickup)。
该栅极部60包括一栅极绝缘层61以及一多晶栅极62(Poly gate)，该栅极绝缘层61形成于该第一半导体区域40以及该第一部分51的部分表面上，且沿着该沟槽T的侧壁纵向地延伸而覆盖于该第三碳化硅半导体层30以及该第二碳化硅半导体层20的部分表面，该多晶栅极62则形成于该栅极绝缘层61上。
该第三半导体区域设置于该沟槽T之外且具有该第二导电类型，该第三半导体区域包括一场板(field plate)70，该场板70位于该沟槽T下方，该场板70侧向地接触该电流扩散层20b而形成一侧向接面，在本实施例中，该场板70的厚度约对应至该电流扩散层20b的厚度，换言之，该侧向接面的高度介于0.5μm至1.5μm之间。该屏蔽区80形成于该n-漂移层20a。该第二半导体区域50的该第二部分52是电性连接至该场板70，如图3所示。参阅图4，为图1沿B-B的立体剖面示意图，该屏蔽区80具有该第二导电类型，该屏蔽区80位在该沟槽T下方的该第二碳化硅半导体层20之中，且位于该场板70之下，本实施例中，该屏蔽区80包括多个屏蔽块，该屏蔽块沿着Y轴在该沟槽T下方间段地(segmentally)设置。在本实施例中，该场板70以及该屏蔽区80均为P型掺杂，该场板70的掺杂浓度介于1E18至1E20之间，该屏蔽区80的掺杂浓度介于1E18至1E20之间。
该第三碳化硅半导体层30以及该第二半导体区域50的该第一部分51的表面上形成有一金属硅化物层(metal silicide)91，且该金属硅化物层91上形成有一金属层92，在本实施例中，该金属硅化物层91为镍硅化物(nickel silicide，NiSi)，该金属层92为一合金，例如Ti/TiN。该金属电极90覆盖于该金属层92以及该栅极部60的上表面，在本实施例中，该金属电极90为AuCu。
以下将说明该碳化硅半导体元件部分元件/区域的尺寸关系，基于制造方法的考虑，该些元件/区域的尺寸乃非一定值，举例来说，当形成该场板70时，离子布植的工艺可能使得该场板70的掺杂物轮廓不均匀，因此，在此以最大宽度定义该些元件/区域的尺寸。参阅图3，该栅极部60具有一第一最大宽度W1，该场板70具有一第二最大宽度W2，该屏蔽区80具有一第三最大宽度W3，在一实施例中，该第二最大宽度W2小于该第一最大宽度W1以及该第三最大宽度W3，而该第三最大宽度W3大于该第一最大宽度W1。另一方面，参阅图4，该屏蔽区80的该屏蔽块沿着Y轴在该沟槽T下方间段地设置，该屏蔽块具有一间距W4，该间距W4介于0.5μm至2.0μm之间，且该屏蔽块在Y轴具有一相隔的长度W5，该长度W5介于0.5μm至3.0μm之间。利用间隔设置的该屏蔽块，可以适当地保护该沟槽T的角落(corner)，也能保留更多的区域(即未形成该屏蔽区80的该n-漂移层20a)让电子及/或电流通过，确保低导通电阻(RON，SP)。
然而，该屏蔽区80的结构可以根据不同的应用或配置而做调整，且该栅极部60、该场板70以及该屏蔽区80之间的尺寸关系亦然。举例来说，参阅图5、图6、图7、图8，为根据本发明另一实施例的示意图，在本实施例中，该屏蔽区80沿着Y轴在该沟槽T下方延伸而形成一连续结构的一屏蔽段。或者，参阅图9，在另一实施例中，该第一最大宽度W1小于该第二最大宽度W2以及该第三最大宽度W3，而该第三最大宽度W3大于该第二最大宽度W2。
参阅图10，在其他实施例中，该场板70可根据该沟槽T相对于该第二碳化硅半导体层20的深度而做调整，在图10的实施例中，该沟槽T的一底壁更接近该n-漂移层20a，而该场板70形成于该沟槽T下方的该n-漂移层20a以及该电流扩散层20b之中，其中，该场板70仍和该电流扩散层20b侧向地接触而形成该侧向接面。
本发明利用设置在该沟槽T外的该场板70，而和该电流扩散层20b侧向地接触而形成该侧向接面，借此得以在该碳化硅半导体元件施加一反向偏压时，经由该场板70快速地空乏掉该电流扩散层20b的电子，借此改善(降低)导通电阻(RON，SP)以及栅-漏反向电容Crss，可使元件更高速地操作。
根据本发明一实施例，该碳化硅半导体元件的制造方法包括以下步骤：
步骤A1：提供一碳化硅半导体基底，在该半导体基底利用磊晶工艺形成该n-漂移层20a。
步骤A2：以图1至图8的实施例来说，完成该n-漂移层20a后，利用离子布植先形成该屏蔽区80。
步骤A3：利用磊晶工艺形成该n型电流扩散层20b以及该第三碳化硅半导体层30。或者，在本步骤中，可利用离子布植形成该第三碳化硅半导体层30。该n型电流扩散层20b具有一介于0.5μm至1.5μm之间的厚度，该第三碳化硅半导体层30具有一介于1.0μm至2.0μm之间的厚度。
步骤A4：利用离子布植形成该第二半导体区域50，该第二半导体区域50具有一介于1.0μm至2.5μm之间的厚度。
步骤A5：利用离子布植在该第二半导体区域50之间的该第三碳化硅半导体层30上形成该第一半导体区域40，该第一半导体区域40具有一约为0.5μm的厚度。
步骤A6：以蚀刻方式形成该沟槽T，该沟槽T具有一介于1.0μm至2.0μm之间的深度。本实施例中，该沟槽T的一底壁接近该第三碳化硅半导体层30的一底部，即该n型电流扩散层20b的该上表面21。
步骤A7：利用离子布植在该沟槽T的下方形成该场板70，该场板70的厚度约对应至该电流扩散层20b的厚度。
步骤A8：在该沟槽T内形成该栅极部60，之后再形成该金属硅化物层91、该金属层92以及该金属电极90等元件。
根据本发明另一实施例，该碳化硅半导体元件的制造方法包括以下步骤：
步骤B1：提供一碳化硅半导体基底，在该半导体基底利用磊晶工艺形成该n-漂移层20a以及该n型电流扩散层20b。该n型电流扩散层20b具有一介于0.5μm至1.5μm之间的厚度。
步骤B2：利用磊晶工艺形成该第三碳化硅半导体层30。或者，在本步骤中，可利用离子布植形成该第三碳化硅半导体层30。该第三碳化硅半导体层30具有一介于1.0μm至2.0μm之间的厚度。
步骤B3：利用离子布植形成该第二半导体区域50，该第二半导体区域50具有一介于1.0μm至2.5μm之间的厚度。
步骤B4：利用离子布植在该第二半导体区域50之间的该第三碳化硅半导体层30上形成该第一半导体区域40，该第一半导体区域40具有一约为0.5μm的厚度。
步骤B5：以蚀刻方式形成该沟槽T，该沟槽T具有一介于1.0μm至2.0μm之间的深度。本实施例中，该沟槽T的一底壁接近该第三碳化硅半导体层30的一底部，即该n型电流扩散层20b的该上表面21。
步骤B6：利用离子布植在该沟槽T的下方形成该屏蔽区80。
步骤B7：利用离子布植在该沟槽T的下方形成该场板70，该场板70的厚度约对应至该电流扩散层20b的厚度。在其他实施例中，也可以是先形成该场板70，再形成该屏蔽区80。
步骤B8：在该沟槽T内形成该栅极部60，之后再形成该金属硅化物层91、该金属层92以及该金属电极90等元件。
根据本实施例，在步骤B7、B8中，可以适当地调整离子布植的倾斜角度，来改变该屏蔽区80及/或该场板70的宽度。
根据本发明又一实施例，该碳化硅半导体元件的制造方法包括以下步骤：
步骤C1：提供一碳化硅半导体基底，在该半导体基底利用磊晶工艺形成该n-漂移层20a以及该n型电流扩散层20b。该n型电流扩散层20b具有一介于0.5μm至1.5μm之间的厚度。
步骤C2：利用磊晶工艺形成该第三碳化硅半导体层30。或者，在本步骤中，可利用离子布植形成该第三碳化硅半导体层30。该第三碳化硅半导体层30具有一介于1.0μm至2.0μm之间的厚度。
步骤C3：利用离子布植形成该第二半导体区域50，该第二半导体区域50具有一介于1.0μm至2.5μm之间的厚度。
步骤C4：利用离子布植在该第二半导体区域50之间的该第三碳化硅半导体层30上形成该第一半导体区域40，该第一半导体区域40具有一约为0.5μm的厚度。
步骤C5：以蚀刻方式形成该沟槽T，该沟槽T具有一介于1.5μm至2.0μm之间的深度。本实施例中，该沟槽T的一底壁接近该n型电流扩散层20b的一下表面。
步骤C6：利用离子布植在该沟槽T的下方形成该屏蔽区80。
步骤C7：利用磊晶工艺从该沟槽T的该底壁成长形成该场板70，该场板70的厚度约对应至该电流扩散层20b的厚度。
步骤C8：在该沟槽T内形成该栅极部60，之后再形成该金属硅化物层91、该金属层92以及该金属电极90等元件。
以上制造方法仅为举例说明，本发明并不限于此，根据不同的需求，也可采用其他制造方法。
【附图符号说明】
10............第一碳化硅半导体层
11............缓冲层
12............金属漏极层
20.............第二碳化硅半导体层
20a.............漂移层
20b.............n型电流扩散层
21.............上表面
30.............第三碳化硅半导体层
40.............第一半导体区域
50.............第二半导体区域
51.............第一部分
52.............第二部分
60.............栅极部
61.............栅极绝缘层
62.............多晶栅极
70.............场板
80.............屏蔽区
90.............金属电极
91.............金属硅化物层
92.............金属层
T.............沟槽
W1.............第一最大宽度
W2.............第二最大宽度
W3.............第三最大宽度
W4.............间距
W5.............长度。

Claims (17)

1.一种碳化硅半导体元件，其特征在于包括：
一第一碳化硅半导体层，具有一第一导电类型；
一第二碳化硅半导体层，具有该第一导电类型，该第二碳化硅半导体层包括一设置于该第一碳化硅半导体层上的漂移层以及一设置于该漂移层上的电流扩散层；
一第三碳化硅半导体层，具有一第二导电类型，设置于该第二碳化硅半导体层的一上表面上；
一第一半导体区域，具有该第一导电类型，设置于该第三碳化硅半导体层之中；
一沟槽，垂直地穿透该第一半导体区域以及该第三碳化硅半导体层而至该第二碳化硅半导体层，且沿一第一水平方向延伸；
一第二半导体区域，具有该第二导电类型，该第二半导体区域包括多条沿一第二水平方向延伸且形成于该第三碳化硅半导体层的第一部分以及至少一设置于位在该沟槽下方的该第二碳化硅半导体层之中的第二部分，该第一部分和该第二部分彼此邻接；
一栅极部，埋入于该沟槽之中，包括一形成于该沟槽的一壁面的栅极绝缘层以及一形成于该栅极绝缘层上的多晶栅极；
一第三半导体区域设置于该沟槽之外且具有该第二导电类型，包括一至少部分地形成于该第二碳化硅半导体层之中且位于该沟槽和该第二半导体区域的该第二部分之间的场板，该场板侧向地接触该电流扩散层；
一屏蔽区，具有该第二导电类型，该屏蔽区位在该沟槽下方的该第二碳化硅半导体层之中，且位于该场板之下；以及
一金属电极，与该第一半导体区域和该栅极部接触。
2.如权利要求1所述的碳化硅半导体元件，其特征在于该栅极部具有一第一最大宽度，该场板具有一第二最大宽度，该屏蔽区具有一第三最大宽度，该第二最大宽度小于该第一最大宽度，且该第二最大宽度小于该第三最大宽度。
3.如权利要求1所述的碳化硅半导体元件，其特征在于该栅极部具有一第一最大宽度，该场板具有一第二最大宽度，该屏蔽区具有一第三最大宽度，该第二最大宽度大于该第一最大宽度，且该第二最大宽度小于该第三最大宽度。
4.如权利要求1所述的碳化硅半导体元件，其特征在于该场板的一厚度对应该电流扩散层的一厚度。
5.如权利要求1所述的碳化硅半导体元件，其特征在于该沟槽垂直地穿透该第一半导体区域以及该第三碳化硅半导体层而使得该沟槽的一底壁接近该第三碳化硅半导体层的一底部。
6.如权利要求1所述的碳化硅半导体元件，其特征在于该沟槽垂直地穿透该第一半导体区域以及该第三碳化硅半导体层而使得该沟槽的一底壁接近该电流扩散层的一底部。
7.如权利要求1所述的碳化硅半导体元件，其特征在于该屏蔽区沿着该第一水平方向在该沟槽下方延伸而形成一连续结构的一屏蔽段。
8.如权利要求1所述的碳化硅半导体元件，其特征在于该屏蔽区包括多个沿着该第一水平方向在该沟槽下方间段地设置的屏蔽块。
9.如权利要求8所述的碳化硅半导体元件，其特征在于该屏蔽块在该第一水平方向具有一相隔0.5μm至3.0μm之间的间距。
10.如权利要求1所述的碳化硅半导体元件，其特征在于该场板以及该电流扩散层之间形成一侧向接面，该侧向接面具有一介于0.5μm至1.5μm之间的高度。
11.如权利要求1所述的碳化硅半导体元件，其特征在于该栅极部以及该场板彼此分离，且该场板接触该屏蔽区。
12.一种沟槽式碳化硅金属氧化物半导体场效应晶体管，其特征在于包括：
一碳化硅半导体基底；以及
一形成于该碳化硅半导体基底上的沟槽式金属氧化物半导体场效应晶体管，包括一垂直地设置并且沿一第一水平方向穿过的沟槽、一形成于该沟槽的一内壁面的栅极绝缘层、一形成于该栅极绝缘层上的第一多晶栅极、一形成于该沟槽之外且位于该沟槽下方的屏蔽区以及一设置于该沟槽的一底壁和该屏蔽区之间的场板，该场板具有一半导体掺杂且侧向地接触一电流扩散层以在施加一反向偏压时经由该场板空乏掉该电流扩散层的电子。
13.如权利要求12所述的沟槽式碳化硅金属氧化物半导体场效应晶体管，其特征在于该场板位于该沟槽之外。
14.如权利要求12所述的沟槽式碳化硅金属氧化物半导体场效应晶体管，其特征在于该屏蔽区沿着该第一水平方向在该沟槽下方延伸而形成一连续结构。
15.如权利要求12所述的沟槽式碳化硅金属氧化物半导体场效应晶体管，其特征在于该屏蔽区包括多个沿着该第一水平方向在该沟槽下方间段地设置的屏蔽块。
16.如权利要求15所述的沟槽式碳化硅金属氧化物半导体场效应晶体管，其特征在于该屏蔽块在该第一水平方向具有一相隔0.5μm至3.0μm之间的间距。
17.如权利要求12所述的沟槽式碳化硅金属氧化物半导体场效应晶体管，其特征在于第二多晶栅极以及一电流扩散层之间形成一侧向接面，该侧向接面具有一介于0.5μm至1.5μm之间的高度。
CN202011344322.XA 2020-11-25 2020-11-25 碳化硅半导体元件及半导体场效应晶体管 Pending CN114551583A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011344322.XA CN114551583A (zh) 2020-11-25 2020-11-25 碳化硅半导体元件及半导体场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011344322.XA CN114551583A (zh) 2020-11-25 2020-11-25 碳化硅半导体元件及半导体场效应晶体管

Publications (1)

Publication Number Publication Date
CN114551583A true CN114551583A (zh) 2022-05-27

Family

ID=81659302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011344322.XA Pending CN114551583A (zh) 2020-11-25 2020-11-25 碳化硅半导体元件及半导体场效应晶体管

Country Status (1)

Country Link
CN (1) CN114551583A (zh)

Similar Documents

Publication Publication Date Title
CN109638069B (zh) 半导体装置
JP4744958B2 (ja) 半導体素子及びその製造方法
JP5449094B2 (ja) 半導体装置
JP5586887B2 (ja) 半導体装置及びその製造方法
JP4123636B2 (ja) 炭化珪素半導体装置及びその製造方法
US7642597B2 (en) Power semiconductor device
JP2005510059A (ja) 電界効果トランジスタ半導体デバイス
JP7243094B2 (ja) 半導体装置
JP6532549B2 (ja) 半導体装置
CN111009470A (zh) 具有SiC半导体本体的半导体器件和制造半导体器件的方法
JP3704007B2 (ja) 半導体装置及びその製造方法
KR100762545B1 (ko) Ｌｍｏｓｆｅｔ 및 그 제조 방법
JP2017208380A (ja) 半導体装置および半導体装置の製造方法
JP3800047B2 (ja) 電界効果トランジスタ
JP5037103B2 (ja) 炭化珪素半導体装置
CN111627983A (zh) 一种沟槽型SiC器件
JP2006086548A (ja) 電界効果トランジスタ
US20220130997A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
US20220130996A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
CN114551583A (zh) 碳化硅半导体元件及半导体场效应晶体管
JP2006086549A (ja) 電界効果トランジスタ及びその製造方法
TWI801783B (zh) 碳化矽半導體元件
CN113410286A (zh) 半导体装置
KR101910975B1 (ko) 트렌치 게이트를 포함한 파워 모스 트랜지스터 및 그 제조방법
US11984499B2 (en) Silicon carbide semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination