CN114551029A - 一种共模滤波器及终端设备 - Google Patents

Abstract

本申请提供一种共模滤波器及终端设备，涉及滤波器技术领域。该共模滤波器包括：第一绕组和第二绕组；第一绕组的一部分和第二绕组的一部分围绕同一绕轴旋转形成在第一线圈层上，第一绕组的另一部分和第二绕组的另一部分围绕同一绕轴旋转形成在与第一线圈层层叠的第二线圈层上；在第一线圈层和第二线圈层，每相邻两圈第一绕组之间具有一圈第二绕组；在第一线圈层，第一绕组和第二绕组从外圈至内圈环绕，且第二绕组相对第一绕组处于外圈；在第二线圈层，第一绕组和第二绕组从内圈至外圈环绕，第二绕组相对第一绕组处于内圈，且第二线圈层中第一绕组和第二绕组的环绕方向，和第一线圈层中第一绕组和第二绕组的环绕方向相同。

Description

一种共模滤波器及终端设备

技术领域

本申请涉及滤波器技术领域，尤其涉及一种共模滤波器及终端设备。

背景技术

在移动通信终端设备中，业界广泛采用移动设备行业处理器接口(MobileIndustry Processoer Interference，MIPI)的D-PHY协议和C-PHY协议作为连接处理器与多媒体器件(比如，显示屏、摄像头)的数据传输标准。

为了抑制对传输至显示屏和摄像头的高速信号的干扰，这些终端设备中还包括共模过滤器(Common Mode Filter，CMF)。随着第五代移动通信技术(5th generation mobilenetworks，5G)的发展，具有较宽频段的天线被引入。在5G高频高速应用场景下，高速信号功率谱与天线频段重叠变宽，随着噪声频率的升高，共模过滤器的模态转换造成的影响逐渐增大，更多的共模噪声转换成差模噪声叠加到差分信号上，极大的恶化了高速信号的传输质量，比如，由于共模过滤器的模态转换导致天线耦合到显示屏和摄像头这些结构的高速接口上的电流通过模态转换叠加到高速信号上，引起大量误码，进而可造成摄像、显示等模组出现花屏、条纹等各种干扰。

另外，由于现有的共模滤波器抑制带宽小(也可以说是抑制中心频点低)，对5G高频段共模噪声抑制效果差，对解决终端设备中各接口电路在5G频段抗干扰问题上，效果不明显。

还有，随着传输速度的提升，现有的共模过滤器对高频信号的插入损耗增大，极大限制了链路带宽提升，影响高速信号质量。

发明内容

本申请提供一种共模滤波器及终端设备，主要目的是提供一种可降低模态转换损耗、减小高频插入损耗、扩宽共模抑制带宽的共模滤波器。

本申请采用如下技术方案：

第一方面，本申请提供了一种共模滤波器，该共模滤波器包括：第一绕组和第二绕组；第一绕组的一部分和第二绕组的一部分围绕同一绕轴旋转形成在第一线圈层上，第一绕组的另一部分和第二绕组的另一部分围绕同一绕轴旋转形成在与第一线圈层层叠的第二线圈层上；在第一线圈层和第二线圈层，每相邻两圈第一绕组之间具有一圈第二绕组；在第一线圈层，第一绕组和第二绕组从外圈至内圈环绕，第二绕组相对第一绕组处于外圈；在第二线圈层，第一绕组和第二绕组从内圈至外圈环绕，第二绕组相对第一绕组处于内圈，且第二线圈层中第一绕组和第二绕组的环绕方向，和第一线圈层中第一绕组和第二绕组的环绕方向相同。

本申请提供的共模滤波器，由于每一线圈层的第一绕组和第二绕组绕同一绕轴旋转，且相邻两圈第一绕组之间被一圈第二绕组间隔开。这样，在任一线圈层中，第一绕组和第二绕组是沿着螺旋形状的径向间隔布设的，进而可以增强第一绕组和第二绕组之间的共模耦合感量，以使第一绕组和第二绕组之间平衡良好的进行共模磁耦合。

另外，在第一线圈层，第一绕组和第二绕组从外圈至内圈环绕，且第二绕组相对第一绕组处于外圈；在第二线圈层，第一绕组和第二绕组从内圈至外圈环绕，第二绕组相对第一绕组处于内圈，且第二线圈层中第一绕组和第二绕组的环绕方向，和第一线圈层中第一绕组和第二绕组的环绕方向相同。这样的话，就可以实现所有的线圈层的第一绕组的长度之和，基本等于所有的线圈层的第二绕组的长度之和。如此一来，消除了第一绕组和第二绕组中信号传输的延时差，减少产生差共模信号之间的转换，进而可降低该共模滤波器的模态转换损耗，也会减小高频插入损耗、扩宽共模抑制带宽。

在第一方面可能的实现方式中，在第一线圈层和第二线圈层的层叠方向的正交方向上，第一绕组和第二绕组错位设置。将第一绕组和第二绕组在层叠方向的正交方向上错位设置时，可以减少相邻两层线圈之间的寄生分布电容，进一步提升该共模滤波器的抑制带宽和降低模态转换损耗。

在第一方面可能的实现方式中，在第一线圈层和第二线圈层中的任一线圈层中，每相邻两圈的第一绕组分别为第一圈第一绕组和第二圈第一绕组，位于第一圈第一绕组和第二圈第一绕组之间的一圈第二绕组为中间圈第二绕组，中间圈第二绕组与第一圈第一绕组之间的间距小于中间圈第二绕组与第二圈第一绕组之间的间距。这样的话，中间圈第二绕组与第一圈第一绕组的磁耦合量，不会受到第二圈第一绕组的较大干扰，以提高该共模滤波器的平衡性。

在第一方面可能的实现方式中，第一线圈层和第二线圈层布设在介电层内，并被介电层间隔开，介电层上贯通有与层叠方向一致的导电通道，第一线圈层上和第二线圈层上的第一绕组通过导电通道电连接，第一线圈层上和第二线圈层上的第二绕组也通过导电通道电连接；第一线圈层上的第二绕组的靠近导电通道的部分，与第二线圈层上的第一绕组的靠近导电通道的部分，在层叠方向的正交方向上相交。采用这种连接第一绕组和第二绕组的结构，在实现所有的线圈层的第一绕组的长度之和，基本等于所有的线圈层的第二绕组的长度之和的前提下，可以使导电通道均沿层叠方向贯通，便于加工制造。

在第一方面可能的实现方式中，第一绕组和第二绕组均具有延伸至螺旋形状外部的连接端，连接端用于与进线端子或出线端子连接，连接端的线宽大于螺旋形状的绕组的线宽。通过将连接端的线宽加粗，可以改善进出线特性阻抗，降低该共模滤波器的回波损耗。

在第一方面可能的实现方式中，共模滤波器还包括：基底，第二线圈层布设在基底的表面上，第一线圈层位于第二线圈层上，进线端子和出线端子，均设置第一线圈层的背离第二线圈层的一侧。

在第一方面可能的实现方式中，基底由非磁性材料制得。这样可以采用半导体工艺制得该共模滤波器，绕组的线宽设计自由度高，阻抗控制容易实现，更低的介质材料损耗，可以实现该两线共模滤波器的应用带宽大。

在第一方面可能的实现方式中，该共模滤波器还包括：第三线圈层和第四线圈层，第一线圈层、第二线圈层、第三线圈层和第四线圈层依次层叠布设，且在第三线圈层和第四线圈层，每相邻两圈第一绕组之间具有一圈第二绕组；在第三线圈层，第一绕组和第二绕组从外圈至内圈环绕，且第二绕组相对第一绕组处于外圈；在第四线圈层，第一绕组和第二绕组从内圈至外圈环绕，且第三线圈层中第一绕组和第二绕组的环绕方向，和第四线圈层中第一绕组和第二绕组的环绕方向相同。这样就可以形成具有极低的高频插入损耗，更高的共模抑制带宽，极低的模态转移损耗的两线共模滤波器。

在第一方面可能的实现方式中，该共模滤波器还包括：第一基底和第二基底，第一基底和第二基底中的至少一个基底由磁性材料制得；第一基底和第二基底相对布设，线圈层被设置在第一基底和第二基底之间。将第一基底和第二基底中的至少一个由磁性材料制得，在不影响平衡性的前提下，可以满足低频干扰应用场景。

第二方面，本申请提供了一种共模滤波器，该共模滤波器包括：第一绕组、第二绕组和第三绕组；第一绕组的一部分和第二绕组的一部分围绕同一绕轴旋转形成在一两线线圈层上，第一绕组的另一部分和第二绕组的另一部分围绕同一绕轴旋转形成在另一两线线圈层上；在任一两线线圈层中，每相邻两圈第一绕组之间具有一圈第二绕组；第三绕组的一部分形成在一单线线圈层上，第三绕组的另一部分形成在另一单线线圈层上；单线线圈层和与其相邻的两线线圈层之间，在层叠方向的正交方向上，第三绕组、第一绕组和第二绕组错位设置，且形成多个彼此独立的三角形耦合结构，并且任一圈第一绕组或者任一圈第二绕组属于一个独立的三角形耦合结构。

本申请提供的共模滤波器，由于每一两线线圈层的第一绕组和第二绕组绕同一绕轴旋转，且相邻两圈第一绕组之间被一圈第二绕组间隔开。这样，在任一两线线圈层中，第一绕组和第二绕组是沿着螺旋形状的径向间隔布设的，进而可以增强第一绕组和第二绕组之间的共模耦合感量，以使第一绕组和第二绕组之间平衡良好的进行共模磁耦合。

另外，在层叠方向的正交方向上，第三绕组、第一绕组和第二绕组错位设置，形成多个彼此独立的三角形耦合结构，可以实现第一绕组、第二绕组和第三绕组之间形成阻抗一致，耦合感量一致，使得三个绕组形成的绕组各自的差模插入损耗一致性很好，整个共模滤波器的回波损耗也较小。

在第二方面可能的实现方式中，在任一两线线圈层中，每相邻两圈的第一绕组分别为第一圈第一绕组和第二圈第一绕组，位于第一圈第一绕组和第二圈第一绕组之间的一圈第二绕组为中间圈第二绕组，中间圈第二绕组与第一圈第一绕组之间的间距为S1，中间圈第二绕组与第二圈第一绕组之间的间距为S2，其中，S1小于S2；第三绕组和中间圈第二绕组，以及第一圈第一绕组形成独立的三角形耦合结构。这样的话，在层叠方向的正交方向上，相邻的三角形耦合结构可以说是水平方向上被拉远，减少了特性阻抗波动和分布电容，提升插入损耗Sdd21、回波损耗Sdd11以及平衡性能Scd21。

在第二方面可能的实现方式中，在层叠方向上，相邻两个三角形耦合结构之间的间距为d1，每一个三角形耦合结构中，相邻的两线线圈层和单线线圈层之间的间距为d2，其中，d2大于d1。这样，实现了在层叠方向上，相邻两个三角形耦合结构被拉远隔离，同样的，也会减少特性阻抗波动和分布电容，提升插入损耗Sdd21、回波损耗Sdd11以及平衡性能Scd21。

在第二方面可能的实现方式中，两线线圈层和单线线圈层布设在介电层内，并被介电层间隔开，介电层上贯通有与层叠方向一致的第一导电通道、第二导电通道和第三导电通道，相邻两层两线线圈层中的第一绕组通过第一导电通道电连接，相邻两层两线线圈层中的第二绕组通过第二导电通道电连接，相邻两层单线线圈层中的第三绕组通过第三导电通道电连接；在层叠方向的正交方向上，第一导电通道、第二导电通道和第三导电通道错位设置，且形成三角形耦合结构。通过将第一导电通道、第二导电通道和第三导电通道形成三角形耦合结构，可以进一步提升该共模滤波器的平衡性。

在第二方面可能的实现方式中，相邻两层两线线圈层中的其中一个为第一两线线圈层，另一个为第二两线线圈层，在第一线圈层，第一绕组和第二绕组从外圈至内圈环绕，第二绕组相对第一绕组处于外圈；在第二线圈层，第一绕组和第二绕组从内圈至外圈环绕，第二绕组相对第一绕组处于内圈，且第二线圈层中第一绕组和第二绕组的环绕方向，和第一线圈层中第一绕组和第二绕组的环绕方向相同。就可以实现所有的两线线圈层的第一绕组的长度之和，基本等于所有的两线线圈层的第二绕组的长度之和。如此一来，消除了第一绕组和第二绕组中信号传输的延时差，不致产生差模信号向共模信号的转换，进而可降低该共模滤波器的模态转换损耗，也会减小高频插入损耗、扩宽共模抑制带宽。

在第二方面可能的实现方式中，第一两线线圈层上的第二绕组的靠近第二导电通道的部分，与第二两线线圈层上的第一绕组的靠近第一导电通道的部分，在层叠方向的正交方向上相交。采用这种连接第一绕组和第二绕组的结构，在实现所有的两线线圈层的第一绕组的长度之和，基本等于所有的两线线圈层的第二绕组的长度之和的前提下，可以使导电通道均沿层叠方向贯通，便于加工制造。

在第二方面可能的实现方式中，单线线圈层包括两层，分别为第一单线线圈层和第二单线线圈层，两线线圈层包括两层，分别为第一两线线圈层和第二两线线圈层。这样形成的三线共模滤波器为四层结构，相比现有的六层以上的三线共模滤波器，减少了布线层数，进而可以整个三线共模滤波器的尺寸，实现小型化设计。

在第二方面可能的实现方式中，第一单线线圈层、第一两线线圈层、第二两线线圈层和第二单线线圈层依次层叠布设。

在第二方面可能的实现方式中，第一单线线圈层、第一两线线圈层、第二单线线圈层和第二两线线圈层依次层叠布设。

在第二方面可能的实现方式中，第一两线线圈层、第一单线线圈层、第二单线线圈层和第二两线线圈层依次层叠布设。

在第二方面可能的实现方式中，第一两线线圈层、第一单线线圈层、第二两线线圈层和第二单线线圈层依次层叠布设。

在第二方面可能的实现方式中，第一两线线圈层和第二两线线圈层，第一单线线圈层和第二单线线圈层中，均具有延伸至螺旋形状外部的连接端，连接端用于与进线端子或出线端子连接，连接端的线宽大于螺旋形状的绕组的线宽。通过将连接端的线宽加粗，可以改善进出线特性阻抗，降低该共模滤波器的回波损耗。

在第二方面可能的实现方式中，共模滤波器还包括：基底，基底具有相对的第一表面和第二表面，基底具有由第一表面贯通至第二表面的导电通道；第一单线线圈层和第一两线线圈层设置在第一表面上，第二单线线圈层和第二两线线圈层设置在第二表面上；进线端子和出线端子，均设置第一单线线圈层和第一两线线圈层的背离基底的表面上。通过将第一单线线圈层和第一两线线圈层设置在基底的第一表面上，第二单线线圈层和第二层两线线圈层设置在基底的第二表面上，进而通过基底就可以实现多个三角形耦合结构之间在层叠方向上被隔离拉远。

在第二方面可能的实现方式中，基底由非磁性材料制得。这样可以采用半导体工艺制得该共模滤波器。绕组的线宽设计自由度高，阻抗控制容易实现，更低的介质材料损耗，可以实现该两线共模滤波器的应用带宽大。

在第二方面可能的实现方式中，共模滤波器还包括：第一基底和第二基底，第一基底和第二基底中的至少一个基底由磁性材料制得；第一基底和第二基底相对布设，两线线圈层和单线线圈层均被设置在第一基底和第二基底之间。将第一基底和第二基底中的至少一个由磁性材料制得，在不影响平衡性的前提下，可以满足低频干扰应用场景。

第三方面，本申请还提供了一种终端设备，包括印制电路板和上述第一方面任一实现方式中的共模滤波器，共模滤波器与印制电路板电连接。

本申请实施例提供的终端设备包括第一方面实施例的共模滤波器，因此本申请实施例提供的终端设备与上述技术方案的共模滤波器能够解决相同的技术问题，并达到相同的预期效果。

附图说明

图1为本申请实施例终端设备的部分结构示意图；

图2为本申请实施例一种两线共模滤波器的剖面图；

图3为本申请实施例两线共模滤波器的相邻两层线圈层的布线示意图；

图4为本申请实施例相邻两层线圈层的连接关系三维示意图；

图5为本申请实施例相邻两层线圈层的连接关系二维示意图；

图6为本申请实施例另一种两线共模滤波器的剖面图；

图7为图6的各线圈层的布线示意图；

图8为图6的俯视图；

图9为图8的A-A剖面图；

图10为本申请实施例另一种两线共模滤波器的剖面图；

图11为本申请实施例另一种两线共模滤波器的剖面图；

图12为本申请实施例另一种两线共模滤波器的剖面图；

图13a为图12的差模插入损耗Sdd21的曲线图；

图13b为图12的共模插入损耗Scc21的曲线图；

图13c为图12的模态转换损耗Scd21的曲线图；

图13d为图12的回波损耗Sdd11的曲线图；

图14为本申请实施例两线共模滤波器的制备方法中各步骤完成后相对应的结构示意图；

图15为本申请实施例另一种两线共模滤波器的剖面图；

图16a为图15的差模插入损耗Sdd21和现有技术的曲线对比图；

图16b为图15的共模插入损耗Scc21和现有技术的曲线对比图；

图16c为图15的模态转换损耗Scd21和现有技术的曲线对比图；

图16d为图15的回波损耗Sdd11和现有技术的曲线对比图；

图17为本申请实施例两线共模滤波器的制备方法中各步骤完成后相对应的结构示意图；

图18为本申请实施例一种三线共模滤波器的剖面图；

图19为本申请实施例三线共模滤波器的各线圈层的布线示意图；

图20为本申请实施例三线共模滤波器的各线圈层的布线示意图；

图21为本申请实施例相邻层线圈层的连接关系二维示意图；

图22为本申请实施例另一种三线共模滤波器的剖面图；

图23为本申请实施例另一种三线共模滤波器的剖面图；

图24为本申请实施例另一种三线共模滤波器的剖面图；

图25为本申请实施例另一种三线共模滤波器的剖面图；

图26为现有技术中一种三线共模滤波器的部分剖面图；

图27为本申请实施例的三线共模滤波器中一个三角形耦合结构的结构示意图；

图28为本申请实施例另一种三线共模滤波器的剖面图；

图29为本申请实施例另一种三线共模滤波器的剖面图；

图30为本申请实施例另一种三线共模滤波器的三维图；

图31a为图29的差模插入损耗Sdd21和现有技术的曲线对比图；

图31b为图29的共模插入损耗Scc21和现有技术的曲线对比图；

图31c为图29的模态转换损耗Scd21和现有技术的曲线对比图；

图31d为图29的回波损耗Sdd11和现有技术的曲线对比图；

图32为本申请实施例三线共模滤波器的制备方法中各步骤完成后相对应的结构示意图；

图33为本申请实施例另一种三线共模滤波器的三维图；

图34为本申请实施例另一种三线共模滤波器的剖面图；

图35为本申请实施例三线共模滤波器的制备方法中各步骤完成后相对应的结构示意图。

附图标记：

01-PCB；02-电连接结构；03-共模滤波器；

1-第一绕组；101-第一圈第一绕组；102-第二圈第一绕组；2-第二绕组；201-第一圈第二绕组；202-第二圈第二绕组；3-第三绕组；4-介电层；5-导电通道；51-第一导电通道；52-第二导电通道；53-第三导电通道；6-连接端；7-进线端子；71-第一进线端子；72-第二进线端子；73-第三进线端子；8-出线端子；81-第一出线端子；82-第二出线端子；83-第三出线端子；9-基底；91-第一基底；92-第二基底；10-支撑板；11-三角形耦合结构；111-第一三角形耦合结构；112-第二三角形耦合结构；113-第三三角形耦合结构；

L1-第一线圈层；L2-第二线圈层；L3-第三线圈层；L4-第四线圈层；

L21-第一两线线圈层；L22-第二两线线圈层；L31-第一单线线圈层；L32-第二单线线圈层。

具体实施方式

为了方便理解技术方案，下面对本申请涉及的技术术语进行解释。

差模插入损耗S参数：是信号传输中的一个重要参数。Sij表示能量从j口注入，在i口测得的能量，差模插入损耗参数也称为Sdd21参数，表征从2端口出来的差模信号能量与1口进去端口进去的差模信号能量的比值。Sdd21越接近0dB越好。

共模插入损耗S参数：也称为Scc21参数，表征从2端口出来的共模噪声能量与1端口进去的共模噪声能量的比值。Scc21越小则说明共模噪声抑制能力越强，且频段越宽则表明抑制带宽越大。

模态转换损耗S参数：也称为Scd21参数，表征从1端口进去的差模信号能量有多少转换成2端口出来的共模噪声能量。Scd21越小则表明过滤器的平衡性越好，模态损耗越低。

回波损耗S参数：也成为Sdd11参数，表征从1端口出来的差模信号能量有多少被反射回1端口出来。Sdd11越小越好。

下面结合附图，对本申请实施例中的技术方案进行详细描述。

本申请实施例提供了一种终端设备，该终端设备可以包括手机(mobile phone)、平板电脑(pad)、智能穿戴产品(例如，智能手表、智能手环)、虚拟现实(virtual reality，VR)设备、增强现实(augmented reality，AR)等设备。本申请实施例对上述终端设备的具体形式不做特殊限制。

在这些终端设备中，一般会包括摄像模组或者显示模组等，并且也会包括天线。为了抑制天线信号对从处理器传输至摄像模组或者显示模组信号的干扰，该终端设备还包括共模过滤器，将共模滤波器用于抑制共模噪声，传输差动数据信号。

随着第五代移动通信技术(5th generation wireless systems，5G)的发展，这些终端设备中的天线也覆盖了5G频段。这样的话，就需要对共模滤波器的性能进一步优化，比如，需要极低的模态转换损耗，更高的共模抑制带宽，极低的高频插入损耗等。这样就可避免这些终端设备在5G高频高速应用场景下，出现天线耦合到高速接口的天线电流通过模态转换叠加到高速信号上，引起摄像、显示出现花屏、条纹等问题。

图1所示的是上述这些终端设备的部分结构图，该终端设备包括印制电路板(printed circuit board，PCB)01和共模滤波器03。共模滤波器03集成在PCB01上，并通过电连接结构02与PCB01电连接。比如，PCB01上布设有差动信号线路，共模滤波器03通过电连接结构02与差动信号线路电连接。

在终端设备中，常采用D-PHY协议和C-PHY协议作为数据传输标准。D-PHY协议标准中，是一种采用两根差分线传输信号的传输方式。在C-PHY协议标准中，是一种采用发送端三线传输不同的电平，并在接收侧进行差动输出的传输方式。

也就是说，在D-PHY协议标准中，采用的是两线共模滤波器，即具有两个绕组。在C-PHY协议标准中，采用的是三线共模滤波器，即具有三个绕组。

所以，本申请提供了两种共模滤波器，分别是两线共模滤波器和三线共模滤波器。下述对两线共模滤波器和三线共模滤波器分别进行详细介绍。

以下对两线共模滤波器的结构进行详细的说明。

图2和图3所示的是一种两线共模滤波器的结构图，该共模滤波器包括：第一绕组1和第二绕组2，第一绕组1的一部分和第二绕组2的一部分围绕同一绕轴(如图3的绕轴P1)旋转形成在第一线圈层L1上，第一绕组1的另一部分和第二绕组2的另一部分围绕同一绕轴(如图3的绕轴P2)旋转形成在与第一线圈层L1层叠的第二线圈层L2上。第一线圈层L1和第二线圈层L2沿图2的P方向层叠布设，且第一线圈层L1和第二线圈层L2之间被介电层4间隔开。

为了实现相邻两层线圈层电连接，介电层4上贯通有导电通道5，导电通道5电连接第一线圈层和第二线圈层的同名绕组，即第一线圈层上的第一绕组和第二线圈层上的第一绕组通过导电通道电连接，第一线圈层上的第二绕组和第二线圈层上的第二绕组也通过导电通道电连接。

图3示出了图2中第一线圈层L1和第二线圈层L2的布线结构，在第一线圈层L1和第二线圈层L2中，相邻两圈第一绕组1之间具有一圈第二绕组2。

第一线圈层L1中的第一绕组1与第二线圈层L2中第一绕组1电连接(如图3的虚线W1所示)，第一线圈层L1中的第二绕组2与第二线圈层L2中第二绕组2电连接(如图3的虚线W2所示)。

这样的话，在第一线圈层L1与第二线圈层L2中的任一线圈层中，沿着螺旋形状的径向(如图3的D向)，第一绕组1和第二绕组2是间隔布设的，从而，在每一线圈层中，可以增强第一绕组1和第二绕组2之间的共模耦合感量，提高共模抑制，差动信号在流经每一线圈层时，第一绕组和第二绕组中的反相差模电流产生的磁通相互抵消，降低差动信号的传输损耗，提高差动信号品质。

第一线圈层L1和第二线圈层L2布线的区别是：结合图3，在第一线圈层L1中，从内圈至外圈，第一绕组1相对第二绕组2处于内圈，也就是，靠近绕轴P1内圈的是第一绕组1。但是，在第二线圈层L2中，从内圈至外圈，第二绕组2相对第一绕组1处于内圈，也就是，靠近绕轴P2内圈的是第二绕组2。

如此一来，当第一线圈层L1和第二线圈层L2所绕的圈数一样时，两层线圈层上的第一绕组1的长度总和，和第二绕组2的长度总和基本相等。当差动信号经第一线圈层L1和第二线圈层L2传输后，消除了信号传输的延时差，减少差共模信号之间的转换，进而会降低Scd21，提高该共模滤波器的平衡性。

由图3得知，相邻两层线圈层的第一绕组之间，以及第二绕组之间是需要导电通道电连接的，图3给出的布线结构是：在第一线圈层L1中，从外圈至内圈，第一绕组1和第二绕组2是沿逆时针(counterclockwise)环绕，在第二线圈层L2中，从内圈至外圈，第一绕组1和第二绕组2也是沿逆时针(counterclockwise)环绕。图4给出了图3中，第一线圈层L1和第二线圈层L2之间，第一绕组1的连接结构图，以及第二绕组2的连接结构图。

结合图4，介电层内贯通的第一导电通道51电连接相邻两线圈层的第一绕组1，介电层内贯通的第二导电通道52电连接相邻两线圈层的第二绕组2。且第一线圈层L1上的第二绕组2的靠近第二导电通道52的部分，与第二线圈层L2上的第一绕组1的靠近第一导电通道51的部分，在层叠方向的正交方向(如图5所示的Q方向)上相交。通过这种换层交叉结构电连接绕组时，如图4，第一导电通道51和第二导电通道52均是沿与层叠方向平行的方向贯通。

图6所示的是另一种两线共模滤波器的剖面图，包括四层线圈层，分别是第一线圈层L1、第二线圈层L2、第三线圈层L3和第四线圈层L4，第一线圈层L1、第二线圈层L2、第三线圈层L3和第四线圈层L4沿层叠方向P依次层叠布设。

图6仅是两线共模滤波器的一种实施例，也可以包括更多的线圈层。总之，两线共模滤波器中，线圈层为N层，且N为大于或等于2的偶数。

图7是图6中每层线圈层的布线结构，第一线圈层L1和第二线圈层L2的绕线方式和图3所示方式是一样的，第三线圈层L3和第一线圈层L1的绕线方式一样，第四线圈层L4和第二线圈层L2的绕线方式一样。

还有，第一线圈层L1上的第一绕组1和第二线圈层L2上的第一绕组1电连接(如图7的虚线所示)，第一线圈层L1上的第二绕组2和第二线圈层L2上的第二绕组2电连接(如图7的虚线所示)。以实现第一线圈层L1和第二线圈层L2之间的电连接。

第二线圈层L2上的第一绕组1和第三线圈层L3上的第一绕组1电连接(如图7的虚线所示)，第二线圈层L2上的第二绕组2和第三线圈层L3上的第二绕组2电连接(如图7的虚线所示)。以实现第二线圈层L2和第三线圈层L3之间的电连接。

第三线圈层L3上的第一绕组1和第四线圈层L4上的第一绕组1电连接(如图7的虚线所示)，第三线圈层L3上的第二绕组2和第四线圈层L4上的第二绕组2电连接(如图7的虚线所示)。以实现第三线圈层L3和第四线圈层L4之间的电连接。

在图7中，相邻两层线圈层之间，第一绕组的连接和第二绕组的连接也是通过图4和图5所示的结构电连接。在此不再对具体的连接结构赘述。

图7所示的两线共模滤波器中，由于每一线圈层不仅环绕了第一绕组1，也同轴环绕了第二绕组2，且沿螺旋形状的径向，第一绕组1和第二绕组2是间隔布设，进而可以增强每一线圈层中，第一绕组和第二绕组之间的共模磁场耦合，提升共模感量，进而提高共模抑制。

还有，相邻两层线圈层之间，第一绕组和第二绕组的交叉互换，比如，第一线圈层L1中，第一绕组1内，第二绕组1外；第二线圈层L2中，第一绕组1外，第二绕组1内，第三线圈层L3中，第一绕组1内，第二绕组1外，第四线圈层L4中，第一绕组1外，第二绕组1内。可以大幅降低信号的模式转换损耗，基本实现零时延差。

需要说明的是，图7中各个线圈层形成的螺旋形状近似椭圆，该结构仅是一种实施例，也可以是矩形的螺旋形状、圆形的螺旋形状等。

图8是图7中，第一线圈层L1、第二线圈层L2、第三线圈层L3和第四线圈层L4，在层叠方向P的正交面上投影的结构图，图9是图8的A-A剖面图，在图9中，在层叠方向P的正交方向Q上，每相邻两层线圈层之间的第一绕组1和第二绕组2是正对布设的。

图9中，相邻两层线圈层之间会具有较大的分布电容，为了减小分布电容，减小损耗，提升共模抑制带宽，以进一步提升平衡性。本申请还提供了一种两线共模滤波器，如图10所示，在该两线共模滤器中，在层叠方向P的正交方向Q上，第一绕组1和第二绕组2错位设置。也可以这样理解，通过相邻线圈层之间偏错位设置能够极大减小两层之间的寄生分布电容，进一步提升该共模滤波器的共模抑制带宽和模态转换性能。

当线圈层具有多层时，结合图8，第一绕组和第二绕组均具有延伸至螺旋形状外部的连接端6，该连接端6是为了与进线端子或出线端子相连接，由于顶层的线圈层的绕线方式和底层的线圈层的绕线方式是不一样的，比如，参照图7，在第一线圈层L1中，由内圈至外圈，第一绕组1和第二绕组2沿顺时针环绕，在第二线圈层L2中，由内圈至外圈，第一绕组1和第二绕组2沿逆时针环绕，这样的话，与第一绕组1连接的连接端6和与第二绕组2连接的连接端6是朝相反的方向延伸，而不是像呈螺旋形状的绕组，第一绕组和第二绕组围绕绕轴并行环绕，这样的话，两个连接端6之间具有较高的阻抗，为了降低阻抗，改善无耦合带来的阻抗突变问题，以降低回波损耗，结合图8，可以加宽连接端，即连接端6的线宽大于螺旋形状的绕组的线宽。

为了进一步提高该两线共模滤波器的平衡性，结合图11，在任一线圈层中，每相邻两圈的第一绕组分别为第一圈第一绕组101和第二圈第一绕组102，位于第一圈第一绕组101和第二圈第一绕组102之间的一圈第二绕组为中间圈第二绕组201，中间圈第二绕组201与第一圈第一绕组101之间的间距S1小于中间圈第二绕组201第二圈第一绕组102之间的间距S2。这样的话，中间圈第二绕组201与第一圈第一绕组101形成一个独立的耦合结构T1，另一圈第二绕组202与第二圈第一绕组102形成另一个独立的耦合结构T2，耦合结构T1与耦合结构T2之间的磁耦合影响很小，可以进一步提升模态转换性能，提升平衡性。

图12所示的是一种包含有基底9的两线共模滤波器，该共模滤波器包括基底9，多层线圈层被设置在基底9的同一表面上，且沿层叠方向P堆叠布设。这样的话，进线端子7和出线端子8设置在多层线圈层的背离基底9的表面上。

进线端子7包括与第一绕组1电连接的第一进线端子，和与第二绕组电连接的第二进线端子。

出线端子8包括与第一绕组1电连接的第一出线端子，和与第二绕组电连接的第二出线端子。

一般，第一进线端子和第二进线端子通过导电通道与位于顶层的线圈层的相对应的第一绕组和第二绕组电连接，第一出线端子和第二出线端子通过导电通道与位于底层的线圈层的相对应的第一绕组和第二绕组电连接。比如，如图12所示，第一线圈层L1、第二线圈层L2、第三线圈层L3和第四线圈层L4沿靠近基底9的方向依次层叠布设，这样的话，第一进线端子和第二进线端子通过导电通道与第一线圈层L1的相对应的第一绕组和第二绕组电连接，第一出线端子和第二出线端子通过导电通道与第四线圈层L4的相对应的第一绕组和第二绕组电连接。

在图12所示的结构中，基底9可以是由磁性材料制得，也可以由非磁性材料制得，比如，硅、玻璃、树脂、陶瓷或者铁氧体等。

当图12结构中的基底9采用非磁性基底时，图13a至图13d是对该两线共模滤波器的性能模拟。

图13a是该共模滤波器的差模插入损耗Sdd21的曲线图，由该曲线可以看出，该两线共模滤波器差模插入损耗Sdd21在-4dB带宽达到了20GHz。

图13b是该共模滤波器的共模插入损耗Scc21的曲线图，由该曲线可以看出，该两线共模滤波器的共模抑制-15dB带宽从1.5GHz至6GHz，高达5个多GHz。

图13c是该共模滤波器的模态转换损耗Scd21的曲线图，由该曲线可以看出，该两线共模滤波器在8GHz以内均小于-40dB。可以满足5G干扰频段噪声的有效抑制，同时最大限度减小对其信号传输的影响。

图13d是该共模滤波器的回波损耗Sdd11的曲线图，由该曲线可以看出，在8GHz以内均小于-20dB。

当基底9由硅、玻璃等非磁性材料制得时，可以采用现有的半导体工艺制得该两线共模滤波器，下述对利用半导体工艺制得两线共模滤波器的方法进行详细介绍。

如图14所示，制备共模滤波器的方法包括下述步骤：

如图14的(a)和(b)，在由非磁性材料制得的基底9的表面上形成介电层4。

如图14的(c)，对介电层4进行图案化，以在基底9上形成图案层。

如图14的(d)，在形成有图案层的基底上设置第一绕组和第二绕组，且第一绕组和第二绕组形成围绕同一绕轴旋转，且旋转为呈螺旋形状的第一线圈层L1。在第一线圈层L1中，由内圈至外圈，第一绕组相对第二绕组处于内圈。

还有，在形成第一线圈层L1时，由外至内沿逆时针环绕第一绕组和第二绕组。

如图14的(e)，在第一线圈层L1上再形成介电层4，并在该介电层4内形成导电通道5。

按照上述图14的(b)、(c)和(d)的方法，如图14的(f)，依次形成第二线圈层L2、第三线圈层L3和第四线圈层L4。

其中，在第二线圈层L2中，由内圈至外圈，第二绕组相对第一绕组处于内圈。

在第三线圈层L3中，由内圈至外圈，第一绕组相对第二绕组处于内圈。

在第四线圈层L4中，由内圈至外圈，第二绕组相对第一绕组处于内圈。

在形成第二线圈层L2时，由内至外沿逆时针环绕第一绕组和第二绕组。

在形成第三线圈层L3时，由外至内沿逆时针环绕第一绕组和第二绕组。

在形成第四线圈层L4时，由内至外沿逆时针环绕第一绕组和第二绕组。

如图14的(g)，形成进线端子7和出线端子8，并使进线端子7与第四线圈层L4的第一绕组和第二绕组电连接，出线端子8与第一线圈层L1的第一绕组和第二绕组电连接。

当采用半导体工艺制备两线共模滤波器时，绕组的线宽设计自由度高，阻抗控制容易实现，更低的介质材料损耗，可以实现该两线共模滤波器的应用带宽大。

图15所示的是另一种包含有基底的两线共模滤波器，该共模滤波器包括第一基底91和第二基底92，第一基底91和第二基底92相对布设，所述多层线圈层沿层叠方向P堆叠在第一基底91和第二基底92之间。进线端子7和出线端子8位于该共模滤波器的两侧。且进线端子7与第四线圈层L4的第一绕组和第二绕组电连接，出线端子8与第一线圈层L1的第一绕组和第二绕组电连接。

在图15所示的两线共模滤波器中，第一基底91和第二基底92均由非磁性材料制得，或者，第一基底91和第二基底92中的一个基底由非磁性材料制得，或者，第一基底91和第二基底92均由磁性材料制得。

图15中，第一基底91和第二基底92均由非磁性材料制得，或者图14制得的两线共模滤波器中的基底9也是由非磁性材料制得时，该共模滤波器的差模插入损耗Sdd21的3dB带宽高达20GHz，因此其优越的高频性能使之更适用于超高速率应用场景，比如，所有采用两线差分形式的接口标准，且传输速率高达16Gbps以上的5G超高速场景，具体产品涉及照相机(Camera)、手机液晶显示器(LCD)、PAD LCD、PC LCD、高清多媒体接口(HDMI)等。

为了满足一些低频应用场景，可以使图15中的第一基底91和第二基底92中的至少一个由磁性材料制得，这样的话，在不改变平衡性的前提下，可以增强绕组之间的磁场耦合，提升共模感量，降低共模抑制频点。

当图15结构中的两个基底中的至少一个采用磁性基底时，图16a至图16d是对该两线共模滤波器的性能模拟。

图16a中的黑色实线是该共模滤波器的差模插入损耗Sdd21的曲线，虚线是现有技术的差模插入损耗Sdd21的曲线，由两条曲线可以看出，该两线共模滤波器差模插入损耗Sdd21明显的降低了。

图16b中黑色实线是该共模滤波器的共模插入损耗Scc21的曲线，虚线是现有技术的共模插入损耗Scc21的曲线，由两条曲线可以看出，Scc21中心频点挪至2GHz左右，共模抑制-15dB带宽可覆盖900MHz到5GHz，因此其性能同时满足5G通信频段与全球移动通信系统(Global System for Mobile Communications，GSM)标准，且传输速率在10Gbps以下的5G高速高频场景。

图16c黑色实线是该共模滤波器的模态转换损耗Scd21的曲线，虚线是现有技术的模态转换损耗Scd21的曲线，由两条曲线可以看出，模态转换损耗明显的优于现有技术。

图16d黑色实线是该共模滤波器的回波损耗Sdd11的曲线，虚线是现有技术的回波损耗Sdd11的曲线。回波损耗优于现有技术。

图15所示的结构可以采用磁性器件薄膜工艺制得，下述对利用磁性器件薄膜工艺制得两线共模滤波器的方法进行详细介绍。

如图17所示，制备共模滤波器的方法包括下述步骤：

如图17的(a)和(b)，在支撑板10的表面上形成介电层4。

如图17的(c)，在介电层4上设置第一绕组和第二绕组，以在介电层4上设置第一绕组和第二绕组，且第一绕组和第二绕组形成围绕同一绕轴旋转的，且为螺旋形状的第一线圈层L1。在第一线圈层L1中，由内圈至外圈，第一绕组相对第二绕组处于内圈。

还有，在形成第一线圈层L1时，由外至内沿逆时针环绕第一绕组和第二绕组。

如图17的(d)，在第一线圈层L1上再形成介电层4，并在该介电层4内形成导电通道5。

按照上述图17的(b)、(c)和(d)的方法，如图17的(e)，依次形成第二线圈层L2、第三线圈层L3和第四线圈层L4。

其中，在第二线圈层L2中，由内圈至外圈，第二绕组相对第一绕组处于内圈。

在第三线圈层L3中，由内圈至外圈，第一绕组相对第二绕组处于内圈。

在第四线圈层L4中，由内圈至外圈，第二绕组相对第一绕组处于内圈。

在形成第二线圈层L2时，由内至外沿逆时针环绕第一绕组和第二绕组。

在形成第三线圈层L3时，由外至内沿逆时针环绕第一绕组和第二绕组。

在形成第四线圈层L4时，由内至外沿逆时针环绕第一绕组和第二绕组。

如图17的(f)，去掉支撑板10。

如图17的(g)，设置第一基底91和第二基底92，以使四层线圈层加载在第一基底91和第二基底92之间。

如图17的(h)，在包含有第一基底91和第二基底92、以及四层线圈层的侧面分别设置进线端子7和出线端子8。

另外，当采用图17制得两线共模滤波器时，在形成多层线圈层之后，设置进线端子和出线端子之前，还包括：沿与层叠方向相平行的方向切割该共模滤波器，再设置进线端子和出线端子。

上述给出了具有四层线圈层的两线共模滤波器的制备方法，若具有更多层的线圈层时，可以根据上述方法依次类推制得，在此不再赘述。

以下对三线共模滤波器的结构进行详细的说明。

图18所示的是一种三线共模滤波器的剖面图，图19示出了图18中各线圈层的布线结构，该共模滤波器包括两线线圈层和单线线圈层。

如图18，本申请给出的三线共模滤波器中的两线线圈层包括两层，分别是第一两线线圈层L21和第二两线线圈层L22。单线线圈层包括两层，分别是第一单线线圈层L31和第二单线线圈层L32。

这样一来，由于具有包含第一绕组和第二绕组的两线线圈层，进而形成的三线共模滤波器具有四层线圈层，相比现有的六层线圈层，减少了布线层数，从而减少整个三线共模滤波器在层叠方向上的厚度尺寸，实现三线共模滤波器的小型化设计。

当然，在一些实施方式中，两线线圈层可以是多于两层，单线线圈层也可以是多于两层。

结合图19，第一绕组1的一部分和第二绕组2的一部分围绕同一绕轴旋转形成在一两线线圈层上，第一绕组1的另一部分和第二绕组2的另一部分围绕同一绕轴旋转形成在另一两线线圈层上；第三绕组3的一部分形成在一单线线圈层上，第三绕组3的另一部分形成在另一单线线圈层上。

第一两线线圈层L21上的第一绕组1和第二两线线圈层L22上的第一绕组1电连接(如图19的虚线所示)，第一两线线圈层L21上的第二绕组2和第二两线线圈层L22上的第二绕组2电连接(如图19的虚线所示)。以实现第一两线线圈层L21和第二两线线圈层L22之间的电连接。

第一单线线圈层L31上的第三绕组3和第二单线线圈层L32上的第三绕组3电连接(如图19的虚线所示)。以实现第一单线线圈层L31和第二单线线圈层L32之间的电连接。

还有，如图19所示，在第一两线线圈层L21和第二两线线圈层L22中，每相邻两圈第一绕组1之间具有一圈第二绕组2。

图20示出了图18中各线圈层的另一种布线结构，图20与图19的区别是：在图19的第一两线线圈层L21中，第一绕组和第二绕组从外圈至内圈环绕，且第二绕组相对第一绕组处于外圈。在第二两线线圈层L22中，第一绕组和第二绕组从内圈至外圈环绕，第二绕组相对第一绕组处于内圈。而在图20的第一两线线圈层L21中，第一绕组和第二绕组从外圈至内圈环绕，第二绕组相对第一绕组处于内圈，在第二两线线圈层L22中，第一绕组和第二绕组从内圈至外圈环绕，依然是第二绕组相对第一绕组处于内圈。

图19相比图20的结构，当第一两线线圈层L21和第二两线线圈层L22所绕的圈数一样时，两层两线线圈层上的第一绕组1的长度总和，和第二绕组2的长度总和基本相等。当差动信号经第一两线线圈层L21和第二两线线圈层L22传输后，消除了信号传输的延时差，不致产生差模信号向共模信号的转换，进而会降低Scd21，提高该共模滤波器的平衡性。

当第一两线线圈层L21和第二两线线圈层L22采用图19所示的方式布线时，可以采用图4和图5所示的连接结构连接第一绕组和第二绕组，即第一两线线圈层L21上的第二绕组2的靠近导电通道的部分，与第二两线线圈层L22上的第一绕组1的靠近导电通道的部分，在层叠方向的正交面上相交。

当第一两线线圈层L21和第二两线线圈层L22采用图20所示的方式布线时，由于两层两线线圈层之间的第一绕组和第二绕组未采用互换，则也就不需要图4和图5所示的换层交叉结构电连接绕组。可以采用图21所示的连接结构，即第一两线线圈层L21上的第二绕组2的靠近导电通道的部分，与第二两线线圈层L22上的第一绕组1的靠近导电通道的部分，在层叠方向的正交面上不相交。

需要说明的是，图19和图20中各个线圈层形成的螺旋形状近似矩形，该结构仅是一种实施例，也可以是椭圆的螺旋形状、圆形的螺旋形状等。

结合图19和图20，第一绕组和第二绕组均具有延伸至螺旋形状外部的连接端6，且第三绕组也具有延伸至螺旋形状外部的连接端6，该连接端6是为了与进线端子或出线端子相连接，参照图19，在第一两线线圈层L21中，和在第二两线线圈层L2中，连接端6相距比较远，而不是像呈螺旋形状的绕组，第一绕组和第二绕组围绕绕轴并行环绕，这样的话，两个连接端之间具有较高的阻抗，为了降低阻抗，改善无耦合带来的阻抗突变问题，以降低回波损耗，结合图19，可以加宽连接端，即连接端6的线宽大于螺旋形状的绕组的线宽。同样的，也可以加宽第一单线线圈层L31和第二单线线圈层L32的连接端的宽度。

两层两线线圈层和两层单线线圈层具有多种层叠方式。

图22给出了一种层叠方式，第一单线线圈层L31、第一两线线圈层L21、第二两线线圈层L22和第二单线线圈层L32依次层叠布设。

图23给出了另一种层叠方式，第一单线线圈层L31、第一两线线圈层L21、第二单线线圈层L32和第二两线线圈层L22依次层叠布设。

图24给出了另一种层叠方式，第一两线线圈层L21、第一单线线圈层L31、第二单线线圈层L32和第二两线线圈层L22依次层叠布设。

图25给出了另一种层叠方式，第一两线线圈层L21、第一单线线圈层L31、第二两线线圈层L22和第二单线线圈层L32依次层叠布设。

上述的图22至图25中，相邻的两线线圈层和单线线圈层之间，在层叠方向的正交方向上，第三绕组3、第一绕组1和第二绕组2错位设置，且形成多个彼此独立的三角形耦合结构11，并且任一圈第一绕组1或者任一圈第二绕组2属于一个独立的三角形耦合结构11。

可以这样理解：任一圈第一绕组1或者任一圈第二绕组2属于一个独立的三角形耦合结构11，比如，如图25所示，第一圈第一绕组101仅属于第二三角形耦合结构112。

图26所示的是现有技术中一种三线共模滤波器的剖面图，由图可以看出，第一圈第一绕组101不仅属于第一三角形耦合结构111，也同时属于第二三角形耦合结构112。

图25的本申请实施例提供的三线共模滤波器，相比图26所示的现有的三线共模滤波器，本申请的三线共模滤波器中，形成了多个互相独立的三角形耦合结构，这样可以保障三线之间阻抗基本一致，耦合感量基本一致，不会受到其他三角形耦合结构中三线的影响，降低了信号的模态转换损耗，以提高平衡性。且具有四层布线结构的三线共模滤波器，具有更低的寄生电容，更高的抑制带宽。

图27给出了本申请的其中一个三角形耦合结构，在具体实施时，第三绕组3与第一绕组1之间的间距1a、第三绕组3与第二绕组2之间的间距1b、以及第二绕组2和第一绕组1之间的间距1c，不一定组成等边三角形，只要三个绕组实现等阻抗、等耦合就可以。

在图22和图24中，第一两线线圈层L21和第二两线线圈层L22关于中间面M对称布设，第一单线线圈层L31和第二单线线圈层L32也关于中间面M对称布设。

在图23和图25中，第一两线线圈层L21和第二两线线圈层L22关于中间面M不对称布设，第一单线线圈层L31和第二单线线圈层L32关于中间面M不对称布设。

当第一两线线圈层L21、第一单线线圈层L31、第二两线线圈层L22和第二单线线圈层L32采用图22和图24所示的关于中间面M对称布设时，能够进一步提升平衡性。

需要说明的是：如图22所示，这里的中间面M是与层叠方向P正交的面，且中间面M与共模滤波器的第一表面的距离X1等于或者接近中间面M与共模滤波器的第二表面的距离X2。

通常，如图28所示，在介电层4内贯通有第一导电通道51、第二导电通道52和第三导电通道53。

其中，第一两线线圈层L21上的第一绕组通过第一导电通道51与第二两线线圈层L22上的第一绕组电连接。

第一两线线圈层L21上的第二绕组通过第二导电通道52与第二两线线圈层L22上的第二绕组电连接。

第一单线线圈层L31上的第三绕组通过第三导电通道53与第二单线线圈层L32上的第三绕组电连接。

为了进一步提高平衡性，结合图28，在层叠方向P的正交方向Q上，第一导电通道51、第二导电通道52和第三导电通道53未处于同一条直线上，而是如图28所示，第一导电通道51、第二导电通道52和第三导电通道53错位设置，且形成三角形耦合结构11。

为了进一步提高该三线共模滤波器的平衡性，实现在与层叠方向相交的方向上，相邻两个三角形耦合结构实现隔离拉远。结合图28，在任一两线线圈层中，每相邻两圈的第一绕组分别为第一圈第一绕组101和第二圈第一绕组102，位于第一圈第一绕组101和第二圈第一绕组102之间的一圈第二绕组为中间圈第二绕组2，中间圈第二绕组2与第一圈第一绕组101之间的间距S1小于中间圈第二绕组2与第二圈第一绕组102之间的间距S2，第三绕组3和中间圈第二绕组2，以及第一圈第一绕组形101成独立的三角形耦合结构。这样的话，第一三角形耦合结构111和第二三角形耦合结构112在层叠方向的正交方向上(可以说是水平方向上)被拉远，减少了特性阻抗波动和分布电容，提升插入损耗Sdd21、回波损耗Sdd11以及平衡性能Scd21。在S2和S1的设计，S2和S1设计都需要兼顾平衡性能需求和整个共模滤波器的长度(沿图28中的Q方向尺寸)需求。

除此之外，结合图28，在层叠方向P上，相邻两个三角形耦合结构之间的间距为d1，每一个三角形耦合结构中，相邻的两线线圈层和单线线圈层之间的间距为d2，其中，d2大于d1。这样，实现了在层叠方向上，相邻两个三角形耦合结构被拉远隔离，减少了特性阻抗波动和分布电容，提升插入损耗Sdd21、回波损耗Sdd11以及平衡性能Scd21，但是，由于隔离拉远会使得共模感量减小，削弱低频干扰抑制能力，因此在d1和d2的设计，d1和d2设计都需要兼顾平衡性能需求和整个共模滤波器的高度需求。

需要说明的是：这里的相邻两个三角形耦合结构之间的间距为d1是指：比如，如图25所示，由于相邻的第二三角形耦合结构112和第三三角形耦合结构113之间，第一单线线圈层L31和第二两线线圈层L22相邻，所以，相邻的第二三角形耦合结构112和第三三角形耦合结构113之间的间距d1是指第一单线线圈层L31和第二两线线圈层L22之间的间距。再比如，如图28所示，由于相邻的第二三角形耦合结构112和第三三角形耦合结构113之间，第一两线线圈层L21和第二两线线圈层L22相邻，所以，相邻的第二三角形耦合结构112和第三三角形耦合结构113之间的间距d1是指第一两线线圈层L21和第二两线线圈层L22之间的间距。

图29和图30给出了一种包含基底的三线共模滤波器，该三线共模滤波器包括第一基底91和第二基底92，第一基底91和第二基底92相对布设，所述多层线圈层沿层叠方向P堆叠在第一基底91和第二基底92之间。进线端子7和出线端子8位于该共模滤波器的两侧。

进线端子7包括第一进线端子71、第二进线端子72和第三进线端子73，其中，第一进线端子71与第一两线线圈层的第一绕组电连接，第二进线端子72与第一两线线圈层的第二绕组电连接，第三进线端子73与第一单线线圈层的第三绕组电连接。

出线端子8包括第一出线端子81、第二出线端子82和第三出线端子83，其中，第一出线端子81与第二两线线圈层的第一绕组电连接，第二出线端子82与第二两线线圈层的第二绕组电连接，第三出线端子83与第二单线线圈层的第三绕组电连接。

在图28和图29所示的三线共模滤波器中，第一基底91和第二基底92均由非磁性材料制得，或者，第一基底91和第二基底92中的一个基底由非磁性材料制得，或者，第一基底91和第二基底92均由磁性材料制得。

当第一基底91和第二基底92中的至少一个基底由磁性材料制得时，绕组之间的供模磁场耦合增强，共模感量提升，共模抑制频点主要在3.3GHz左右，满足5G射频干扰的主要频段，适合当前5G手机中Camera C-PHY高速接口应用场景。

当图29和图30结构中的两个基底中的至少一个采用磁性基底时，图31a至图31d是对该三线共模滤波器的性能模拟。

图31a中的黑色实线是该三线共模滤波器的差模插入损耗Sdd21的曲线，虚线是现有技术的差模插入损耗Sdd21的曲线，由两条曲线可以看出，该三线共模滤波器差模插入损耗Sdd21明显的降低了。

图31b中黑色实线是该三线共模滤波器的共模插入损耗Scc21的曲线，虚线是现有技术的共模插入损耗Scc21的曲线，由两条曲线可以看出，该三线共模滤波器具有更低的寄生电容，更高的抑制带宽。

图31c黑色实线是该共模滤波器的模态转换损耗Scd21的曲线，虚线是现有技术的模态转换损耗Scd21的曲线，由两条曲线可以看出，该三线共模滤波器降低了信号的模态转换损耗。

图31d黑色实线是该共模滤波器的回波损耗Sdd11的曲线，虚线是现有技术的回波损耗Sdd11的曲线。该三线共模滤波器的插入损耗差异更小，三线各自的阻抗一致性更佳。

图29和图30所示的结构可以采用磁性器件薄膜工艺制得，下述对利用磁性器件薄膜工艺制得共模滤波器的方法进行详细介绍。

如图32所示，制备该三线共模滤波器的方法包括下述步骤：

如图32的(a)和(b)，在支撑板10的表面上形成介电层4。

如图32的(c)，在介电层4上设置第三绕组，且第三绕组围绕绕轴旋转形成为螺旋形状的第一单线线圈层L31。

其中，在形成第一单线线圈层L31时，由外至内沿逆时针环绕第三绕组。

如图32的(d)，在第一单线线圈层L31上再形成介电层4，并在该介电层4内形成导电通道5。

按照上述图32的(b)、(c)和(d)的方法，如图32的(e)，依次形成第一两线线圈层L21、第二两线线圈层L22和第二单线线圈层L32。

其中，在第一两线线圈层L21中，由内圈至外圈，第二绕组相对第一绕组处于内圈。

在第二两线线圈层L22中，由内圈至外圈，第一绕组相对第二绕组处于内圈。

在形成第一两线线圈层L21时，由外至内沿逆时针环绕第一绕组和第二绕组。

在形成第二两线线圈层L22时，由内至外沿逆时针环绕第一绕组和第二绕组。

在形成第二单线线圈层L32时，由内至外沿逆时针环绕第三绕组。

如图32的(f)，去掉支撑板10。

如图32的(g)，设置第一基底91和第二基底92，以使四层线圈层加载在第一基底91和第二基底92之间。

如图32的(h)，设置进线端子7和出线端子8。

图33和图34给出了一种包含基底的另一种三线共模滤波器，该三线共模滤波器包括基底9，基底9具有相对的第一表面和第二表面，第一两线线圈层21和第一单线线圈层31设置在第一表面上，第二两线线圈层22和第二单线线圈层32设置在第二表面上。这样的话，通过基底9就可以将与层叠方向一致的三角形耦合结构拉远隔离。

在图33和图34的结构中，基底9内贯通有导电通道，以实现第一两线线圈层21和第二两线线圈层22的电连接，还实现第一单线线圈层31和第二单线线圈层32的电连接。

图33和图34中的基底可以是由磁性材料制得，也可以由非磁性材料制得，比如，由铁氧体、树脂、陶瓷、硅、玻璃等。当基底的材料为硅时，形成在基底内的导电通道为硅穿孔(Through Silicon Via，TSV)，当基底的材料为玻璃时，形成在基底内的导电通道为玻璃通孔(Through Glass Via，TGV)。

当图33和图34中的三线共模滤波器的基底未采用任何磁性材料时，由此节省的高度可以进一步加大上下线圈层的隔离拉远距离，因此其具有优越的高频性能，其共模抑制谐振频点在8GHz以上，使之更适用于未来毫米波段通信和C-PHY超高速率的应用场景。

当图33和图34结构中的基底9采用非磁性基底时，可以采用现有的半导体工艺制得该三线共模滤波器，下述对利用半导体工艺制得三线共模滤波器的方法进行详细介绍。

如图35所示，制备该三线共模滤波器的方法包括下述步骤：

如图35的(a)，在由非磁性材料制得的基底9内形成导电通道5，且导电通道贯通第一表面A1至第二表面A2。

如图35的(b)，在第一表面A1上形成介电层4。

如图35的(c)，对介电层4进行图案化，以在基底9上形成图案层。

如图35的(d)，在形成有图案层的基底上设置第三绕组，且第三绕组围绕绕轴旋转的且为螺旋形状的第一单线线圈层L31。

其中，在形成第一单线线圈层L31时，由外至内沿逆时针环绕第三绕组。

如图35的(e)，在第一单线线圈层L31上再形成介电层4，并在该介电层4内形成导电通道5。

按照上述图35的(b)、(c)和(d)，如图35的(f)，形成第一两线线圈层L21。

其中，在第一两线线圈层L21中，由内圈至外圈，第二绕组相对第一绕组处于内圈。

在形成第一两线线圈层L21时，由外至内沿逆时针环绕第一绕组和第二绕组。

如图35的(g)，倒置设置有第一两线线圈层L21和第一单线线圈层L31的基底9，以使基底的第二表面A2朝上。

如图35的(h)，在第二表面A2上形成介电层4。

如图35的(i)，对介电层4进行图案化，以在基底9上形成图案层。

如图35的(j)，在形成有图案层的基底上设置第一绕组和第二绕组，且第一绕组和第二绕组围绕同一绕轴旋转的且为螺旋形状的第二两线线圈层L22。

在第二两线线圈层L22中，由内圈至外圈，第一绕组相对第二绕组处于内圈。

在形成第二两线线圈层L22时，由内至外沿逆时针环绕第一绕组和第二绕组。

如图35的(k)，在第二两线线圈层L22上再形成介电层4，并在该介电层4内形成导电通道5。对介电层4进行图案化，以在基底9上形成图案层。在图案层设置第三绕组，以形成第二单线线圈层L32。

在形成第二单线线圈层L32时，由内至外沿逆时针环绕第三绕组。

如图35的(l)，设置进线端子7和出线端子8。

在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (15)

1.一种共模滤波器，其特征在于，包括：

第一绕组；

第二绕组；

所述第一绕组的一部分和所述第二绕组的一部分围绕同一绕轴旋转形成在第一线圈层上，所述第一绕组的另一部分和所述第二绕组的另一部分围绕同一绕轴旋转形成在与所述第一线圈层层叠的第二线圈层上；在所述第一线圈层和所述第二线圈层，每相邻两圈所述第一绕组之间具有一圈所述第二绕组；

在所述第一线圈层，所述第一绕组和所述第二绕组从外圈至内圈环绕，所述第二绕组相对所述第一绕组处于外圈；

在所述第二线圈层，所述第一绕组和所述第二绕组从内圈至外圈环绕，所述第二绕组相对所述第一绕组处于内圈；

且所述第二线圈层中所述第一绕组和所述第二绕组的环绕方向，和所述第一线圈层中所述第一绕组和所述第二绕组的环绕方向相同。

2.根据权利要求1所述的共模滤波器，其特征在于，在所述第一线圈层和所述第二线圈层的层叠方向的正交方向上，所述第一绕组和所述第二绕组错位设置。

3.根据权利要求1或2所述的共模滤波器，其特征在于，在所述第一线圈层和所述第二线圈层中的任一线圈层中，每相邻两圈的所述第一绕组分别为第一圈第一绕组和第二圈第一绕组，位于所述第一圈第一绕组和所述第二圈第一绕组之间的一圈第二绕组为中间圈第二绕组，所述中间圈第二绕组与所述第一圈第一绕组之间的间距小于所述中间圈第二绕组与所述第二圈第一绕组之间的间距。

4.根据权利要求1～3中任一项所述的共模滤波器，其特征在于，所述第一线圈层和所述第二线圈层布设在介电层内，并被所述介电层间隔开，所述介电层上贯通有与层叠方向一致的导电通道，所述第一线圈层上和所述第二线圈层上的所述第一绕组通过所述导电通道电连接，所述第一线圈层上和所述第二线圈层上的所述第二绕组通过所述导电通道电连接；

所述第一线圈层上的所述第二绕组的靠近所述导电通道的部分，与所述第二线圈层上的所述第一绕组的靠近所述导电通道的部分，在层叠方向的正交方向上相交。

5.根据权利要求1～4中任一项所述的共模滤波器，其特征在于，所述第一绕组和所述第二绕组均具有延伸至螺旋形状外部的连接端，所述连接端用于与进线端子或出线端子连接，所述连接端的线宽大于所述螺旋形状的绕组的线宽。

6.根据权利要求1～5中任一项所述的共模滤波器，其特征在于，所述共模滤波器还包括：

基底，所述第二线圈层布设在所述基底的表面上，所述第一线圈层位于所述第二线圈层上，

进线端子和出线端子，均设置所述第一线圈层的背离所述第二线圈层的一侧。

7.一种共模滤波器，其特征在于，包括：

第一绕组；

第二绕组；所述第一绕组的一部分和所述第二绕组的一部分围绕同一绕轴旋转形成在一两线线圈层上，所述第一绕组的另一部分和所述第二绕组的另一部分围绕同一绕轴旋转形成在另一两线线圈层上；在任一所述两线线圈层中，每相邻两圈所述第一绕组之间具有一圈所述第二绕组；

第三绕组，所述第三绕组的一部分形成在一单线线圈层上，所述第三绕组的另一部分形成在另一单线线圈层上；

所述单线线圈层和与其相邻的所述两线线圈层之间，在层叠方向的正交方向上，所述第三绕组、所述第一绕组和所述第二绕组错位设置，且形成多个彼此独立的三角形耦合结构，并且任一圈所述第一绕组或者任一圈所述第二绕组属于一个独立的所述三角形耦合结构。

8.根据权利要求7所述的共模滤波器，其特征在于，在任一所述两线线圈层中，每相邻两圈的所述第一绕组分别为第一圈第一绕组和第二圈第一绕组，位于所述第一圈第一绕组和所述第二圈第一绕组之间的一圈第二绕组为中间圈第二绕组，所述中间圈第二绕组与所述第一圈第一绕组之间的间距为S1，所述中间圈第二绕组与所述第二圈第一绕组之间的间距为S2，其中，S1小于S2；

所述第三绕组和所述中间圈第二绕组，以及所述第一圈第一绕组形成独立的所述三角形耦合结构。

9.根据权利要求7或8所述的共模滤波器，其特征在于，在层叠方向上，相邻两个所述三角形耦合结构之间的间距为d1，每一个所述三角形耦合结构中，相邻的所述两线线圈层和所述单线线圈层之间的间距为d2，其中，d2大于d1。

10.根据权利要求7～9中任一项所述的共模滤波器，其特征在于，所述两线线圈层和所述单线线圈层布设在介电层内，并被所述介电层间隔开，所述介电层上贯通有与层叠方向一致的第一导电通道、第二导电通道和第三导电通道，相邻两层所述两线线圈层中的第一绕组通过所述第一导电通道电连接，相邻两层所述两线线圈层中的第二绕组通过所述第二导电通道电连接，相邻两层所述单线线圈层中的第三绕组通过所述第三导电通道电连接；

在层叠方向的正交方向上，所述第一导电通道、所述第二导电通道和所述第三导电通道错位设置，且形成三角形耦合结构。

11.根据权利要求7～10中任一项所述的共模滤波器，其特征在于，相邻两层所述两线线圈层中的其中一个为第一两线线圈层，另一个为第二两线线圈层，

在所述第一线圈层，所述第一绕组和所述第二绕组从外圈至内圈环绕，所述第二绕组相对所述第一绕组处于外圈；

在所述第二线圈层，所述第一绕组和所述第二绕组从内圈至外圈环绕，所述第二绕组相对所述第一绕组处于内圈，且所述第二线圈层中所述第一绕组和所述第二绕组的环绕方向，和所述第一线圈层中所述第一绕组和所述第二绕组的环绕方向相同。

12.根据权利要求11所述的共模滤波器，其特征在于，所述第一两线线圈层上的所述第二绕组的靠近所述第二导电通道的部分，与所述第二两线线圈层上的所述第一绕组的靠近所述第一导电通道的部分，在层叠方向的正交方向上相交。

13.根据权利要求7～12中任一项所述的共模滤波器，其特征在于，所述单线线圈层包括两层，分别为第一单线线圈层和第二单线线圈层，所述两线线圈层包括两层，分别为第一两线线圈层和第二两线线圈层。

14.根据权利要求13所述的共模滤波器，其特征在于，所述共模滤波器还包括：

基底，所述基底具有相对的第一表面和第二表面，所述基底具有由所述第一表面贯通至所述第二表面的导电通道；

所述第一单线线圈层和所述第一两线线圈层设置在所述第一表面上，所述第二单线线圈层和所述第二两线线圈层设置在所述第二表面上；

进线端子和出线端子，均设置所述第一单线线圈层和所述第一两线线圈层的背离所述基底的表面上。

15.一种终端设备，其特征在于，包括：

印制电路板；

如权利要求1-14任一项所述的共模滤波器；

所述共模滤波器与所述印制电路板电连接。

Images