CN102915823A - 多层螺旋结构的共模滤波器及其制造方法 - Google Patents

Abstract

本发明提出一种多层螺旋结构的共模滤波器及其制造方法，该多层螺旋结构的共模滤波器包含一第一线圈、一第二线圈、一第三线圈，以及一第四线圈。第一线圈与第三线圈串联，而第二线圈与第四线圈串联。第二线圈设置于第一线圈与第三线圈之间，而第三线圈设置于第二线圈与第四线圈之间。本发明多层螺旋结构的共模滤波器具有较高的最大阻抗值，以及在相同的阻抗值下，具有较宽的频宽。

Description

多层螺旋结构的共模滤波器及其制造方法

技术领域

本发明涉及一种共模滤波器，特别涉及一种多层式共模滤波器及其制造方法。

背景技术

共模杂讯(common mode noise)是在所有的导线上，均以相同方向传导的杂讯。为抑制共模杂讯，可在传导该杂讯的线路上安装共模滤波器(commonmode filter or choke)。传统上，共模滤波器主要是由铁芯上绕有相同匝数的两线圈的组件所构成。当共模电流流经共模滤波器时，两线圈会产生同向磁场，使共模滤波器表现出高阻抗(impedance)，以达到抑制共模电流的效果。

为满足可携式电子产品的需求，晶片式共模滤波器被开发出来。美国专利公告号第7,145,427 B2号公开一种晶片式共模滤波器，其包含两线圈导线层(coil conductor layers)、两引线电极层(lead-out electrode layers)、多个绝缘层(insulation layers)和两磁性层(magnetic layers)。各线圈导线层包含一线圈，两引线电极层是用于分别将位在两线圈内的端部延伸至晶片式共模滤波器的边缘，以利外部电性连接。绝缘层用于电性隔离线圈导线层与引线电极层。线圈导线层、引线电极层和绝缘层则设置于两磁性层之间。

受限于尺寸大小，前述的晶片式共模滤波器通常难以再借由调整线圈结构，以显著提升共模阻抗(common mode impedance)或控制截止频率(cut offfrequency)。若以增加线圈绕行圈数的方式提升共模阻抗，则会增大晶片式共模滤波器安装时所需面积，不利于其应用在可携式电子产品上。

发明内容

为解决上述问题，本发明的目的是提供一种多层螺旋结构的共模滤波器及其制造方法。

根据本发明一实施例，一种多层螺旋结构的共模滤波器包含一第一线圈、一第二线圈、一第三线圈，以及一第四线圈。第一线圈与第三线圈串联，而第二线圈与第四线圈串联。第二线圈设置于第一线圈与第三线圈之间，而第三线圈设置于第二线圈与第四线圈之间。

根据本发明一实施例，一种多层螺旋结构的共模滤波器的制备方法，包含下列步骤：在一基板上形成一第一线圈，其中该第一线圈包含一内端部与一外端部；形成一第一绝缘层，覆盖该第一线圈；在该第一绝缘层上形成一第二线圈；形成一第二绝缘层，覆盖该第二线圈；形成一第一连接孔，暴露该第一线圈的该内端部或该外端部；填充一第一金属于该第一连接孔，以形成一第一导柱；在该第二绝缘层上形成一第三线圈，该第三线圈包含一内端部与一外端部，其中该第三线圈的该内端部或该外端部耦接该第一导柱；形成一第三绝缘层，覆盖该第三线圈；形成一第二连接孔，暴露该第二线圈的该内端部或该外端部；填充一第二金属于该第二连接孔，以形成一第二导柱；以及形成一第四线圈，于该第三绝缘层上，该第四线圈包含一内端部与一外端部，其中该第四线圈的该内端部或该外端部耦接该第二导柱。

本发明的共模滤波器具有较高的最大阻抗值，以及在相同的阻抗值下，具有较宽的频宽。因此，本发明具多层螺旋结构的共模滤波器具有较传统共模滤波器更好的性能表现。

上文已相当广泛地概述本发明的技术特征及优点，以使下文的本发明的详细描述得以获得较佳了解。构成本发明的权利要求标的的其它技术特征及优点将描述于下文。本发明所属技术领域中普通技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本发明相同的目的。本发明所属技术领域中普通技术人员亦应了解，这类等效建构无法脱离所附的权利要求所界定的本发明的精神和范围。

附图说明

图1显示本发明一实施例的共模滤波器的分解示意图；

图2显示图1的共模滤波器的截面示意图；

图3显示本发明另一实施例的共模滤波器的截面示意图；

图4显示本发明另一实施例的共模滤波器的截面示意图；

图5显示本发明另一实施例的共模滤波器的截面示意图；

图6至图10为截面示意图，其显示图1实施例的共模滤波器的工艺流程；

图11显示本发明一实施例的共模滤波器的阻抗值与频率的关系曲线；以及

图12显示现有的共模滤波器的阻抗与频率的关系曲线。

其中，附图标记说明如下：

1基板

2侧绝缘层

3第一线圈层

4第一绝缘层

5第二线圈层

6第二绝缘层

7、7′第三线圈层

8第三绝缘层

9、9′第四线圈层

10侧绝缘层

11基板

12导柱

13导柱

14、14′第一引线层

15、15′第二引线层

17导柱

18导柱

19导柱

21第五线圈层

22第六线圈层

23引线层

24引线层

25第四绝缘层

26第五绝缘层

27第六绝缘层

28第七绝缘层

31第一线圈

32内端部

33外端部

34电极

35外绝缘层

36外绝缘层

41连接孔

42连接孔

51第二线圈

52内端部

53外端部

54电极

61连接孔

62连接孔

63连接孔

64连接孔

65连接孔

71第三线圈

72内端部

73外端部

74电极

75导柱

81连接孔

82连接孔

83连接孔

91第四线圈

92内端部

93外端部

94电极

95导柱

100共模滤波器

141引线

142引线

151引线

152引线

211第五线圈

212内端部

213外端部

214导柱

221第六线圈

222内端部

223外端部

224导柱

231引线

241引线

251连接孔

252连接孔

261连接孔

262连接孔

271连接孔

272连接孔

281连接孔

300共模滤波器

301周围

400共模滤波器

500共模滤波器

具体实施方式

本发明的一方面揭示一种共模滤波器，其包含两线圈组。各线圈组包含多串联线圈，其中相邻线圈为一绝缘层所相隔开。两线圈组的线圈以交互方式形成堆叠。当增加线圈组的线圈数目时，可提高共模滤波器的共模阻抗及可有效地控制差模信号的截止频率。此外，各线圈组的线圈数目可增加而可不改变共模滤波器所需面积。

图1显示本发明一实施例的共模滤波器100的分解示意图。参照图1所示，共模滤波器100包含一第一线圈层3、一第二线圈层5、一第三线圈层7和一第四线圈层9，其中第一线圈层3包含一第一线圈31，第二线圈层5包含一第二线圈51，第三线圈层7包含一第三线圈71，以及第四线圈层9包含一第四线圈91。第一线圈31与第三线圈71是串联连接，而第二线圈51与第四线圈91是串联连接。第二线圈51设置于第一线圈31和第三线圈71之间；第三线圈71设置于第二线圈51与第四线圈91之间。串联的第一线圈31与第三线圈71和串联的第二线圈51与第四线圈91是电磁耦合，从而可借由串联的第一线圈31与第三线圈71和串联的第二线圈51与第四线圈91将共模杂讯消除。

第一线圈31、第二线圈51、第三线圈71和第四线圈91可为如图1所示的矩形螺旋(rectangular spiral)；但其亦可为其他形状的螺旋，例如圆形螺旋(circular spiral)等。

在一实施例中，第一线圈31、第二线圈51、第三线圈71和第四线圈91在垂直方向上大部分重叠。

在一实施例中，第一线圈31、第二线圈51、第三线圈71和第四线圈91可绕行相同圈数。

在一实施例中，第一线圈层3、第二线圈层5、第三线圈层7和第四线圈层9可利用真空镀膜工艺(vacuum film formation process)(蒸镀或溅镀)或电镀(plating)工艺制作。第一线圈层3、第二线圈层5、第三线圈层7和第四线圈层9的材料可包含银、钯、铝、铬、镍、钛、金、铜、铂或其合金。

详言之，共模滤波器100另包含一基板1、一侧绝缘层2、一第一绝缘层4、一第二绝缘层6、一第三绝缘层8、一侧绝缘层10，以及一基板11。侧绝缘层2形成在基板1上。第一线圈层3形成在侧绝缘层2上。第一绝缘层4形成于第一线圈层3与第二线圈层5之间，以电性隔离第一线圈层3和第二线圈层5。第二绝缘层6形成于第二线圈层5与第三线圈层7之间，以电性隔离第二线圈层5与第三线圈层7。第三绝缘层8形成于第三线圈层7与第四线圈层9之间，以电性隔离第三线圈层7与第四线圈层9。侧绝缘层10覆盖第四线圈层9。基板11设置于侧绝缘层10上。

特而言之，参照图1与图2所示，第一线圈31包含一内端部32，第三线圈71包含一内端部72，第一绝缘层4包含一连接孔(contact hole)41，而第二绝缘层6包含一连接孔61，其中连接孔41形成于第一线圈31的内端部32与第三线圈71的内端部72之间，连接孔61亦形成于第一线圈31的内端部32与第三线圈71的内端部72之间，如此第一线圈31和第三线圈71可通过连接孔41和连接孔61电性连接。

再者，共模滤波器100可另包含导柱12，导柱12可穿过连接孔41和连接孔61，连接第一线圈31的内端部32与第三线圈71的内端部72。

第二线圈51包含一内端部52，第四线圈91包含一内端部92，第二绝缘层6可进一步包含一连接孔62，而第三绝缘层8可包含一连接孔81，其中连接孔62和连接孔81形成于第二线圈51的内端部52与第四线圈91的内端部92之间，使得第二线圈51的内端部52与第四线圈91的内端部92可通过连接孔62和连接孔81电性连接。

共模滤波器100可另包含导柱13。导柱13穿过连接孔62和连接孔81，连接第二线圈51的内端部52与第四线圈91的内端部92。

在一实施例中，导柱12和导柱13可利用真空镀膜工艺(vacuum filmformation process)(蒸镀或溅镀)或电镀(plating)工艺制作。导柱12和导柱13的材料可包含银、钯、铝、铬、镍、钛、金、铜、铂或其合金。

在一实施例中，侧绝缘层2、第一绝缘层4、第二绝缘层6、第三绝缘层8和侧绝缘层10等的材料可包含聚酰亚胺(polyimide)、环氧树脂(epoxy resin)或苯并环丁烯树脂(BCB)。侧绝缘层2、第一绝缘层4、第二绝缘层6、第三绝缘层8和侧绝缘层10等的制作方法可包含旋转涂布工艺、浸渍工艺(dipping process)、喷涂工艺(spraying process)、网印工艺(screen-printingprocess)或薄膜形成工艺(thin film formation process)等。

第一线圈31、第二线圈51、第三线圈71和第四线圈91的每一者的外端部33、53、73或93可延伸连接至一相应电极34、54、74或94。电极34、54、74或94邻近共模滤波器100的周围。第一线圈31、第二线圈51、第三线圈71和第四线圈91通过相应电极34、54、74或94，与外部电性连接。

在一实施例中，侧绝缘层2的厚度可介于1微米至20微米之间。

在一实施例中，当基板1为绝缘基板时，第一线圈层3可直接形成在基板1；而在此情况下，可无需在基板1上形成侧绝缘层2。

在一实施例中，共模滤波器100可另包含一黏着层(未绘示)，该黏着层黏着侧绝缘层10与基板11。

图3显示本发明另一实施例的共模滤波器300的截面示意图。参照图3所示，共模滤波器300包含一基板1、一外绝缘层35、一第一引线层14、一侧绝缘层2、一第一线圈层3、一第一绝缘层4、一第二线圈层5、一第二绝缘层6、一第三线圈层7、一第三绝缘层8、一第四线圈层9、一侧绝缘层10、一第二引线层15、一外绝缘层36，以及一基板11。

外绝缘层35形成于基板1上。第一引线层14形成于外绝缘层35上。侧绝缘层2覆盖第一引线层14。第一线圈层3形成于侧绝缘层2上。第一绝缘层4覆盖第一线圈层3。第二线圈层5形成于第一绝缘层4上。第二绝缘层6覆盖第二线圈层5。第三线圈层7形成于第二绝缘层6上。第三绝缘层8覆盖第三线圈层7。第四线圈层9形成于第三绝缘层8上。侧绝缘层10覆盖第四线圈层9。第二引线层15形成于侧绝缘层10上。外绝缘层36覆盖第二引线层15。基板11设置于外绝缘层36上。

外绝缘层35和36的材料可包含聚酰亚胺、环氧树脂或苯并环丁烯树脂，其制作方法可包含旋转涂布工艺、浸渍工艺、喷涂工艺、网印工艺或薄膜形成工艺等。

第一线圈层3包含一第一线圈31，第一线圈31包含一内端部32和一外端部33。第二线圈层5包含一第二线圈51，第二线圈51包含一内端部52和一外端部53。第三线圈层7包含一第三线圈71，第三线圈71包含一内端部72和一外端部73。第四线圈层9包含一第四线圈91，第四线圈91包含一内端部92和一外端部93。

第一绝缘层4包含一连接孔41，第二绝缘层6包含一连接孔61，导柱12穿越连接孔41和连接孔61，连接第一线圈31的内端部32和第三线圈71的内端部72，使得第一线圈31和第三线圈71构成串联。第二绝缘层6再包含一连接孔63，第三绝缘层8包含一连接孔82，导柱17穿越连接孔63和连接孔82，连接第二线圈51的外端部53与第四线圈91的外端部93，使得第二线圈51与第四线圈91构成串联。

导柱12和17可利用真空镀膜工艺(vacuum film formation process)(蒸镀或溅镀)或电镀(plating)工艺制作。导柱17可包含银、钯、铝、铬、镍、钛、金、铜、铂或其合金。

第一引线层14包含一引线141。引线141的一端部延伸至共模滤波器300的周围301，以从事外部电性连接；而引线141的另一端部通过在侧绝缘层2和第一绝缘层4上的连接孔，耦接第二线圈51的内端部52。第二引线层15包含一引线151。引线151的一端部延伸至共模滤波器300的周围301，以从事外部电性连接；而引线151的另一端部通过侧绝缘层10的连接孔，连接第四线圈91的内端部92。此外，第一线圈31的外端部33延伸邻近共模滤波器300的周围301，连接邻近共模滤波器300的周围301的一相应电极。第三线圈71的外端部73亦延伸邻近共模滤波器300的周围301，连接邻近共模滤波器300的周围301的一相应电极。

第一引线层14、第一线圈层3、第二线圈层5、第三线圈层7、第四线圈层9和第二引线层15的材料可包含银、钯、铝、铬、镍、钛、金、铜、铂或其合金。此外，第一引线层14、第一线圈层3、第二线圈层5、第三线圈层7、第四线圈层9和第二引线层15可利用真空镀膜工艺(vacuum filmformation process)(蒸镀或溅镀)或电镀(plating)工艺制作。

除图3显示的连接方式外，第一线圈31、第二线圈51、第三线圈71、第四线圈91可有另外一种连接方式。在另一实施例中，第一线圈31的外端部33与第三线圈层7的外端部73耦接，而使第一线圈31与第三线圈层7串联；第二线圈51的内端部52与第四线圈9的内端部92耦接，而使第二线圈51与第四线圈9串联。此外，第一线圈31的内端部32和第三线圈71的内端部72分别耦接一引线，以对外电性连接。

图4显示本发明另一实施例的共模滤波器400的截面示意图。参照图4所示，共模滤波器400包含一基板1、一外绝缘层35、一第一引线层14′、一侧绝缘层2、一第一线圈层3、一第一绝缘层4、一第二线圈层5、一第二绝缘层6、一第三线圈层7、一第三绝缘层8、一第四线圈层9、一侧绝缘层10、一第二引线层15′、一外绝缘层36，以及一基板11。

外绝缘层35形成于基板1上。第一引线层14′形成于外绝缘层35上。侧绝缘层2覆盖第一引线层14′。第一线圈层3形成于侧绝缘层2上。第一绝缘层4覆盖第一线圈层3。第二线圈层5形成于第一绝缘层4上。第二绝缘层6覆盖第二线圈层5。第三线圈层7形成于第二绝缘层6上。第三绝缘层8覆盖第三线圈层7。第四线圈层9形成于第三绝缘层8上。侧绝缘层10覆盖第四线圈层9。第二引线层15′形成于侧绝缘层10上。外绝缘层36覆盖第二引线层15′。基板11设置于外绝缘层36上。

第一线圈层3包含一第一线圈31，第一线圈31包含一内端部32和一外端部33。第二线圈层5包含一第二线圈51，第二线圈51包含一内端部52和一外端部53。第三线圈层7包含一第三线圈71，第三线圈71包含一内端部72和一外端部73。第四线圈层9包含一第四线圈91，第四线圈91包含一内端部92和一外端部93。

第一绝缘层4包含一连接孔42，第二绝缘层6包含一连接孔64，导柱18穿过连接孔42和连接孔64，连接第一线圈31的外端部33和第三线圈71的外端部73，使得第一线圈31和第三线圈71构成串联。第二绝缘层6再包含一连接孔65，第三绝缘层8包含一连接孔83，导柱19穿越连接孔65和连接孔83，连接第二线圈51的外端部53与第四线圈91的外端部93，使得第二线圈51与第四线圈91构成串联。

导柱18和19可利用真空镀膜工艺(vacuum film formation process)(蒸镀或溅镀)或电镀(plating)工艺制作。导柱18和19可包含银、钯、铝、铬、镍、钛、金、铜、铂或其合金。

第一引线层14′包含两引线141和142。引线141的一端部延伸至共模滤波器300的周围301，以从事外部电性连接；而引线141的另一端部通过在侧绝缘层2和第一绝缘层4上的连接孔，耦接第二线圈51的内端部52。引线142的一端部延伸至共模滤波器300的周围301，以从事外部电性连接；而引线142的另一端部通过在侧绝缘层2上的连接孔，耦接第一线圈31的内端部32。第二引线层15′包含两引线151和152。引线151的一端部延伸至共模滤波器300的周围301，以从事外部电性连接；而引线151的另一端部通过侧绝缘层10和第三绝缘层8的连接孔，连接第三线圈71的内端部72。引线152的一端部延伸至共模滤波器300的周围301，以从事外部电性连接；而引线152的另一端部通过侧绝缘层10的连接孔，连接第四线圈91的内端部92。

第一引线层14′、第一线圈层3、第二线圈层5、第三线圈层7、第四线圈层9和第二引线层15′的材料可包含银、钯、铝、铬、镍、钛、金、铜、铂或其合金。此外，第一引线层14′、第一线圈层3、第二线圈层5、第三线圈层7、第四线圈层9和第二引线层15′可利用真空镀膜工艺(vacuum filmformation process)(蒸镀或溅镀)或电镀(plating)工艺制作。

图5显示本发明另一实施例的共模滤波器500的截面示意图。参照图5所示，共模滤波器500包含一第一线圈层3、一第二线圈层5、一第三线圈层7′、一第四线圈层9′、一第五线圈层21、一第六线圈层22、一引线层23和一引线层24。第一线圈层3包含一第一线圈31，第二线圈层5包含一第二线圈51，第三线圈层7′包含一第三线圈71，第四线圈层9′包含一第四线圈91，第五线圈层21包含一第五线圈211，而第六线圈层22包含一第六线圈221。第一线圈层3、第二线圈层5、第三线圈层7′、第四线圈层9′、第五线圈层21和第六线圈层21相叠而设，其中第一线圈31、第三线圈71和第五线圈211是串联连接；而第二线圈51、第四线圈91和第六线圈221是串联连接。

详言之，侧绝缘层2形成于基板1上。第一线圈层3形成于侧绝缘层2上。第一绝缘层4电性隔离第一线圈层3和第二线圈层5。第二绝缘层6电性隔离第二线圈层5与第三线圈层7′。第三绝缘层8电性隔离第三线圈层7′与第四线圈层9′。第四绝缘层25电性隔离第四线圈层9′与第五线圈层21。第五绝缘层26电性隔离第五线圈层21与第六线圈层22。第六绝缘层27电性隔离第六线圈层22与引线层23。第七绝缘层28电性隔离引线层23与引线层24。侧绝缘层10覆盖引线层24。基板11设置于引线层24上。

导柱12穿过第一绝缘层4的连接孔41和第二绝缘层6的连接孔61，连接第一线圈31的内端部32与第三线圈71的内端部72。第一线圈31的外端部33连接一电极34。

导柱13穿过第二绝缘层6的连接孔62和第三绝缘层8的连接孔81，连接第二线圈51的内端部52和第四线圈91的内端部92。第二线圈51的外端部53连接电极54。

导柱75穿过第三绝缘层8的连接孔82和第四绝缘层25的连接孔252，连接第三线圈71的外端部73和第五线圈211的外端部213。

导柱95穿过第四绝缘层25的连接孔251和第五绝缘层26的连接孔261，连接第四线圈91的外端部93和第六线圈221的外端部223。

导柱214穿过第五绝缘层26的连接孔262和第六绝缘层27的连接孔271，连接第五线圈211的内端部212和引线层23的引线231的一端。引线231另一端连接一电极。

导柱224穿过第六绝缘层27的连接孔272和第七绝缘层28的连接孔281，连接第六线圈221的内端部222和引线层24的引线241的一端。引线241的另一端连接一电极。

第一线圈层3、第二线圈层5、第三线圈层7′、第四线圈层9′、第五线圈层21、第六线圈层22、引线层23和引线层24等的材料可包含银、钯、铝、铬、镍、钛、金、铜、铂或其合金，其可利用真空镀膜工艺(vacuum film formationprocess)(蒸镀或溅镀)或电镀(plating)工艺制作。

导柱12、13、75、95、214和224的材料可包含银、钯、铝、铬、镍、钛、金、铜、铂或其合金，其可利用真空镀膜工艺(vacuum film formationprocess)(蒸镀或溅镀)或电镀(plating)工艺制作。

侧绝缘层2、第一绝缘层4、第二绝缘层6、第三绝缘层8、侧绝缘层10、第四绝缘层25、第五绝缘层26、第六绝缘层27和第七绝缘层28的材料包含聚酰亚胺、环氧树脂或苯并环丁烯树脂，其制作方法可包含旋转涂布工艺、浸渍工艺、喷涂工艺、网印工艺或薄膜形成工艺等。

图6至图10为截面示意图，其显示本发明一实施例的共模滤波器100的工艺流程。参照图6所示，在一基板1上形成一侧绝缘层2。侧绝缘层2的材料可包含高分子材料，其包括聚酰亚胺、环氧树脂或苯并环丁烯树脂。侧绝缘层2的制作方法可包含旋转涂布工艺、浸渍工艺、喷涂工艺、网印工艺或薄膜形成工艺等。

参照图1和图6所示，在侧绝缘层2上形成一第一线圈层3，其中第一线圈层3包含一第一线圈31和一电极34(图1)，其中第一线圈31的外端部33连接电极34(图1)。第一线圈层3的材料包含金属，其包括银、钯、铝、铬、镍、钛、金、铜、铂或其合金。第一线圈层3的金属材料可利用真空镀膜工艺(vacuum film formation process)(蒸镀或溅镀)或电镀工艺等沉积。第一线圈层3的图案化则可利用微影蚀刻工艺。

特别地，第一线圈31可利用框镀工艺(frame plating process)来形成。框镀工艺首先形成一电极层(electrode layer)在侧绝缘层2上。电极层可利用溅镀或蒸镀工艺形成。铬(chromium)膜或钛(titanium)膜可形成在电极层下，以增进黏着度。接着，利用微影工艺，形成一具线圈图案的光阻层。接着，进行电镀工艺，以形成一电镀层。之后，再将光阻层剥离(peel off)。然后，以蚀刻工艺将电极层移除，即可形成第一线圈31。

然后形成一第一绝缘层4，覆盖第一线圈层3。第一绝缘层4可包含高分子材料，其包括聚酰亚胺、环氧树脂或苯并环丁烯树脂。第一绝缘层4的制作方法可包含旋转涂布工艺、浸渍工艺、喷涂工艺、网印工艺或薄膜形成工艺等。

参照图1和图7所示，在第一绝缘层4上形成一第二线圈层5，其中第二线圈层5包含一第二线圈51和一电极74(图1)，其中第二线圈51的外端部53连接电极54(图1)。第二线圈层5的材料包含金属，其包括银、钯、铝、铬、镍、钛、金、铜、铂或其合金。第二线圈层5的金属材料可利用真空镀膜工艺(vacuum film formation process)(蒸镀或溅镀)或电镀工艺等沉积。第二线圈层5的图案化则可利用微影蚀刻工艺。在一实施例中，第二线圈51亦可用前述的框镀工艺制作。

然后，形成一第二绝缘层6，覆盖第二线圈层5。第二绝缘层6可包含高分子材料，其包括聚酰亚胺、环氧树脂或苯并环丁烯树脂。第二绝缘层6的制作方法可包含旋转涂布工艺、浸渍工艺、喷涂工艺、网印工艺或薄膜形成工艺等。

参照图1和图8所示，在第一线圈31的内端部32上，利用微影蚀刻工艺形成连接孔41和61，暴露第一线圈31的内端部32。然后，利用真空镀膜工艺(vacuum film formation process)(蒸镀或溅镀)或电镀工艺等在连接孔41和61内沉积金属，以形成导柱12。

接着，在第二绝缘层6上形成一第三线圈层7。第三线圈层7包含一第三线圈71和一电极74(图1)，其中第三线圈71的外端部73连接电极74(图1)，而第三线圈71的内端部72连接导柱12。第三线圈层7的材料包含金属，其包括银、钯、铝、铬、镍、钛、金、铜、铂或其合金。第三线圈层7的金属材料可利用真空镀膜工艺(vacuum film formation process)(蒸镀或溅镀)或电镀工艺等沉积。第三线圈层7的图案化则可利用微影蚀刻工艺。在一实施例中，第三线圈71亦可用前述的框镀工艺制作。

参照图9所示，形成第三绝缘层8，覆盖第三线圈层7。第三绝缘层8可包含高分子材料，其包括聚酰亚胺、环氧树脂或苯并环丁烯树脂。第三绝缘层8的制作方法可包含旋转涂布工艺、浸渍工艺、喷涂工艺、网印工艺或薄膜形成工艺等。

接着，利用微影蚀刻工艺形成连接孔62和81，暴露第二线圈51的内端部52。然后，利用真空镀膜工艺(vacuum film formation process)(蒸镀或溅镀)或电镀工艺等在连接孔62和81内沉积金属，以形成导柱13。

参照图1和图9所示，在第三绝缘层8上，形成第四线圈层9。第四线圈层9包含一第四线圈91和一电极94(图1)，其中第四线圈91的外端部93连接电极94(图1)，而第四线圈91的内端部92连接导柱13。第四线圈层9的材料包含金属，其包括银、钯、铝、铬、镍、钛、金、铜、铂或其合金。第四线圈层9的金属材料可利用真空镀膜工艺(vacuum film formationprocess)(蒸镀或溅镀)或电镀工艺等沉积。第四线圈层9的图案化则可利用微影蚀刻工艺。在一实施例中，第四线圈91亦可用前述的框镀工艺制作。

参照图10所示，形成一侧绝缘层10，覆盖第四线圈层9。然后，在第四线圈层9上设置一基板11，如此便完成共模滤波器100。

本案其他实施例的共模滤波器亦可利用图6至图10所示的制作步骤来完成，故其详细工艺不再赘述。

图11显示本发明一实施例的共模滤波器的阻抗值(impedance)与频率(frequency)的关系曲线。图12显示现有的共模滤波器的阻抗与频率的关系曲线。比较图11与图12所示的曲线可发现，本发明一实施例的共模滤波器具有较高的最大阻抗值，以及在相同的阻抗值下，具有较宽的频宽。因此，具多层螺旋结构的共模滤波器确实具有较传统共模滤波器更好的性能表现。

本发明的技术内容及技术特点已揭示如上，然而本发明所属技术领域中普通技术人员应了解，在不背离所附权利要求所界定的本发明精神和范围内，本发明的教示及揭示可作种种的替换及修饰。例如，上文揭示的许多工艺可以不同的方法实施或以其它工艺予以取代，或者采用上述二种方式的组合。

此外，本发明的权利要求范围并不局限于上文揭示的特定实施例的工艺、机台、制造、物质的成份、装置、方法或步骤。本发明所属技术领域中普通技术人员应了解，基于本发明教示及揭示工艺、机台、制造、物质的成份、装置、方法或步骤，无论现在已存在或日后开发者，其与本发明实施例揭示的内容以实质相同的方式执行实质相同的功能，而达到实质相同的结果，亦可使用于本发明。因此，以下的权利要求用以涵盖用以此类工艺、机台、制造、物质的成份、装置、方法或步骤。

Claims (16)

1.一种多层螺旋结构的共模滤波器，其特征在于，包含：

一第一线圈；

一第二线圈；

一第三线圈，与该第一线圈串联，其中该第二线圈设置于该第一线圈与该第三线圈之间；以及

一第四线圈，与该第二线圈串联，其中该第三线圈设置于该第二线圈与该第四线圈之间。

2.根据权利要求1所述的多层螺旋结构的共模滤波器，其特征在于，该第一线圈的内端部与该第三线圈的内端部耦接；该第二线圈的内端部与该第四线圈的内端部耦接。

3.根据权利要求2所述的多层螺旋结构的共模滤波器，其特征在于，该第一线圈的外端部、该第二线圈的外端部、该第三线圈的外端部、以及该第四线圈的外端部邻近该共模滤波器的周围。

4.根据权利要求2所述的多层螺旋结构的共模滤波器，其特征在于，还包含：

一第一绝缘层，隔离该第一线圈与该第二线圈，该第一绝缘层包含一连接孔，其中该第一绝缘层的该连接孔形成于该第一线圈的该内端部与该第三线圈的该内端部之间；

一第二绝缘层，隔离该第二线圈与该第三线圈，该第二绝缘层包含一第一连接孔与一第二连接孔，其中该第一连接孔形成于该第一线圈的该内端部与该第三线圈的该内端部之间，该第二连接孔形成于该第二线圈的该内端部与该第四线圈的该内端部之间；以及

一第三绝缘层，隔离该第三线圈与该第四线圈，该第三绝缘层包含一连接孔，其中该第三绝缘层的该连接孔形成于该第二线圈的该内端部与该第四线圈的该内端部之间。

5.根据权利要求1所述的多层螺旋结构的共模滤波器，其特征在于，该第一线圈的内端部与该第三线圈的内端部耦接；该第二线圈的外端部与该第四线圈的外端部耦接。

6.根据权利要求5所述的多层螺旋结构的共模滤波器，其特征在于，还包含一第一引线及一第二引线，其中该第一引线的一第一端部连接该第二线圈的内端部，该第一引线的一第二端部邻近该共模滤波器的周围；该第二引线的一第一端部连接该第四线圈的内端部，该第二引线的一第二端部邻近该共模滤波器的周围。

7.根据权利要求6所述的多层螺旋结构的共模滤波器，其特征在于，还包含：

一第一绝缘层，隔离该第一线圈与该第二线圈，包含一第一连接孔与一第二连接孔，其中该第一绝缘层的该第一连接孔形成于该第一线圈的该内端部与该第三线圈的该内端部之间，该第一绝缘层的该第二连接孔形成于该第二线圈的该内端部与该第一引线的该第一端部之间；

一第二绝缘层，隔离该第二线圈与该第三线圈，包含一第一连接孔和一第二连接孔，其中该第二绝缘层的该第一连接孔形成于该第一线圈的该内端部与该第三线圈的该内端部之间，该第二绝缘层的该第二连接孔形成于该第二线圈的该外端部与该第四线圈的该外端部之间；以及

一第三绝缘层，隔离该第三线圈与该第四线圈，包含一连接孔，其中该第三绝缘层的该连接孔形成于该第二线圈的该外端部与该第四线圈的该外端部之间。

8.根据权利要求1所述的多层螺旋结构的共模滤波器，其特征在于，该第一线圈的外端部与该第三线圈的外端部耦接；该第二线圈的外端部与该第四线圈的外端部耦接。

9.根据权利要求8所述的多层螺旋结构的共模滤波器，其特征在于，还包含：

一第一引线，具有一端部，其中该第一引线的该端部耦接该第二线圈的内端部；以及

一第二引线，具有一端部，其中该第二引线的该端部耦接该第三线圈的内端部。

10.根据权利要求9所述的多层螺旋结构的共模滤波器，其特征在于，还包含：

一第一绝缘层，隔离该第一线圈与该第二线圈，包含一第一连接孔与一第二连接孔，其中该第一绝缘层的该第一连接孔形成于该第一线圈的该外端部与该第三线圈的该外端部之间，该第一绝缘层的该第二连接孔形成于该第二线圈的该内端部与该第一引线的该端部之间；

一第二绝缘层，隔离该第二线圈与该第三线圈，包含一第一连接孔与一第二连接孔，其中该第二绝缘层的该第一连接孔形成于该第一线圈的该外端部与该第三线圈的该外端部之间，该第二绝缘层的该第二连接孔形成于该第二线圈的该外端部与该第四线圈的该外端部之间；以及

一第三绝缘层，隔离该第二线圈与该第四线圈，包含一第一连接孔与一第二连接孔，其中该第三绝缘层的该第一连接孔形成于该第二线圈的该外端部与该第四线圈的该外端部之间，该第三绝缘层的该第二连接孔形成于该第三线圈的该内端部与该第二引线的该端部之间。

11.一种多层螺旋结构的共模滤波器的制造方法，其特征在于，包含下列步骤：

在一基板上形成一第一线圈，其中该第一线圈包含一内端部与一外端部；

形成一第一绝缘层，覆盖该第一线圈；

在该第一绝缘层上形成一第二线圈；

形成一第二绝缘层，覆盖该第二线圈；

形成一第一连接孔，暴露该第一线圈的该内端部或该外端部；

填充一第一金属于该第一连接孔，以形成一第一导柱；

在该第二绝缘层上形成一第三线圈，该第三线圈包含一内端部与一外端部，其中该第三线圈的该内端部或该外端部耦接该第一导柱；

形成一第三绝缘层，覆盖该第三线圈；

形成一第二连接孔，暴露该第二线圈的该内端部或该外端部；

填充一第二金属于该第二连接孔，以形成一第二导柱；以及

形成一第四线圈，于该第三绝缘层上，该第四线圈包含一内端部与一外端部，其中该第四线圈的该内端部或该外端部耦接该第二导柱。

12.根据权利要求11所述的制造方法，其特征在于，该第一绝缘层、该第二绝缘层或该第三绝缘层包含聚酰亚胺、环氧树脂或苯并环丁烯树脂。

13.根据权利要求11所述的制造方法，其特征在于，该第一线圈、该第二线圈、该第三线圈或该第四线圈包含银、钯、铝、铬、镍、钛、金、铜、铂或其合金。

14.根据权利要求11所述的制造方法，其特征在于，该第一金属或该第二金属包含银、钯、铝、铬、镍、钛、金、铜、铂或其合金。

15.根据权利要求11所述的制造方法，其特征在于，形成一第一绝缘层的步骤、形成一第二绝缘层的步骤或形成一第三绝缘层的步骤包含旋转涂布工艺、浸渍工艺、喷涂工艺、网印工艺或薄膜形成工艺。

16.根据权利要求11所述的制造方法，其特征在于，形成一第一线圈的步骤、形成一第二线圈的步骤或形成一第三线圈的步骤包含蒸镀、溅镀或电镀工艺。

Images