CN114530531A - 一种倒装发光二极管芯片及其制备方法 - Google Patents

一种倒装发光二极管芯片及其制备方法 Download PDF

Info

Publication number
CN114530531A
CN114530531A CN202210067711.5A CN202210067711A CN114530531A CN 114530531 A CN114530531 A CN 114530531A CN 202210067711 A CN202210067711 A CN 202210067711A CN 114530531 A CN114530531 A CN 114530531A
Authority
CN
China
Prior art keywords
conductive metal
type conductive
type
layer
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210067711.5A
Other languages
English (en)
Inventor
李文涛
鲁洋
简弘安
张星星
胡加辉
金从龙
顾伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202210067711.5A priority Critical patent/CN114530531A/zh
Publication of CN114530531A publication Critical patent/CN114530531A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Abstract

本发明提供了一种倒装发光二极管芯片及其制备方法，涉及芯片技术领域，该发光二极管芯片自下而上依次包括衬底、外延层、电流阻挡层、电流扩展层、第一导电金属层、DBR反射层、第二导电金属层、绝缘保护层及键合金属层；其中，所述第一导电金属层包括第一N型导电金属与第一P型导电金属，在单个所述发光二极管芯片内，所述第一N型导电金属与所述第一P型导电金属的数量比为1：2‑1：30。本发明能够解决现有技术中第一N型导电金属与第一P型导电金属间距较大，导致电流扩散困难及电流扩散不均匀，在较大的雷击浪涌测试时，大电压输入的情况下，电流无法迅速扩散，导致芯片烧毁失效的技术问题。

Description

一种倒装发光二极管芯片及其制备方法
技术领域
本发明涉及芯片技术领域，特别涉及一种倒装发光二极管芯片及其制备方法。
背景技术
发光二极管以其节能、高亮、耐久性高、寿命长、轻巧等优势广泛应用于各个照明领域。
其中，倒装LED芯片在蓝宝石面出光，蓝宝石折射率小于氮化镓折射率，减少了部分光线的全反射，且倒装LED芯片在芯片面制备反射镜的提升芯片亮度；倒装LED芯片以其具有较高的外量子效率市场份额稳步上升，应用逐渐成熟。
然而，如图1所示，现有的倒装LED芯片制备的第一导电金属层中P型导电金属与N型导电金属的数量比例较小、且单个第一N型导电金属11及第一P型导电金属12直径较大，第一N型导电金属11与第一P型导电金属12间距较大，导致电流扩散困难及电流扩散不均匀，在较大的雷击浪涌测试时，大电压输入的情况下，电流无法迅速扩散，导致芯片烧毁失效，采用现有技术的芯片烧毁图如图2。
发明内容
基于此，本发明的目的是提供一种倒装发光二极管芯片及其制备方法，旨在解决背景技术中记载的技术问题。
本发明的一方面在于提供一种倒装发光二极管芯片，所述发光二极管芯片自下而上依次包括衬底、外延层、电流阻挡层、电流扩展层、第一导电金属层、DBR反射层、第二导电金属层、绝缘保护层及键合金属层；
其中，所述第一导电金属层包括第一N型导电金属与第一P型导电金属，在单个所述发光二极管芯片内，所述第一N型导电金属与所述第一P型导电金属的数量比为1：2-1：30。
根据上述技术方案的一方面，所述第一N型导电金属与所述第一P型导电金属的直径为3-40μm。
根据上述技术方案的一方面，所述第一N型导电金属与所述第一P型导电金属的横向及纵向中心间距为30-200μm。
根据上述技术方案的一方面，所述第一导电金属层的面积总和为所述发光二极管芯片的面积的1%-15%。
根据上述技术方案的一方面，
所述第一导电金属层的面积总和为所述发光二极管芯片的面积的2.85%；
所述第一N型导电金属与第一P型导电金属的数量比为1：4.5；
所述第一N型导电金属和所述第一P型导电金属的直径均为15μm；
所述第一N型导电金属与所述第一P型导电金属的横向中心间距为35-80μm；
所述第一N型导电金属与所述第一P型导电金属的纵向中心间距为35-80μm。
根据上述技术方案的一方面，
所述第一导电金属层的面积总和为所述发光二极管芯片的面积的2%；
所述第一N型导电金属与第一P型导电金属的数量比为1：8；
所述第一N型导电金属和所述第一P型导电金属的直径均为10μm；
所述第一N型导电金属与所述第一P型导电金属的横向中心间距与纵向中心间距均为51μm。
根据上述技术方案的一方面，
所述第一导电金属层的面积总和为所述发光二极管芯片的面积的1%；
所述第一N型导电金属与第一P型导电金属的数量比为1：25；
所述第一N型导电金属的直径为3μm，所述第一P型导电金属262的直径为40μm；
所述第一N型导电金属与所述第一P型导电金属的横向中心间距为62μm，所述第一N型导电金属与所述第一P型导电金属的纵向中心间距为31μm。
本发明的另一方面在于提供一种倒装发光二极管芯片的制备方法，用于制作形成上述技术方案中所述的倒装发光二极管芯片，所述方法包括：
提供一衬底，在所述衬底上生长外延层；
在所述外延层的表面通过光刻形成图形，通过电感耦合等离子体对所述外延层进行刻蚀，暴露出Mesa台阶，去除表面光刻胶；
在所述外延层的表面沉积电流阻挡材料，通过光刻在电流阻挡材料表面形成图形，进行BOE腐蚀，腐蚀后剩余的电流阻挡材料形成电流阻挡层，然后去除表面光刻胶；
接着溅射电流扩展材料，然后利用光刻在电流扩展材料表面形成图形，然后进行电流扩展材料的腐蚀，腐蚀后剩余的电流扩展材料形成电流扩展层，然后去除表面光刻胶；
接着在表面涂布负性光刻胶，通过光刻形成图形，蒸镀第一导电金属层，剥离掉多余金属，去除光刻胶，形成第一N型导电金属和第一P型导电金属；
接着蒸镀DBR反射层，通过光刻形成图形，电感耦合等离子体刻蚀形成N型DBR通孔和P型DBR通孔；
接着在表面涂布负性光刻胶，通过光刻形成图形，蒸镀第二导电金属层，剥离掉多余金属，去除光刻胶，形成第二N型导电金属和第二P型导电金属；
接着沉积绝缘保护层，通过光刻形成图形，电感耦合等离子体刻蚀形成N型绝缘保护层通孔和P型绝缘保护层通孔；
接着在表面涂布负性光刻胶，通过光刻形成图形，蒸镀键合金属层，剥离多余金属，去除光刻胶，形成N型键合金属和P型键合金属。
根据上述技术方案的一方面，所述方法中：
所述N型键合金属通过所述N型绝缘保护层通孔与所述第二N型导电金属形成电性连接，所述P型键合金属通过所述P型绝缘保护层通孔与所述第二P型导电金属形成电性连接。
根据上述技术方案的一方面，所述方法中：
所述第二N型导电金属通过所述N型DBR通孔与所述第一N型导电金属形成电性连接，所述第二P型导电金属通过所述P型DBR通孔与第一P型导电金属形成电性连接。
与现有技术相比，采用本发明所示的倒装发光二极管芯片及其制备方法，有益效果在于：通过增加单个发光二极管芯片内第一P型导电金属层与第一N型导电金属层的数量比例，从而能够在不改变现有倒装发光二极管芯片制备成本及光电性能的情况下，缩短第一P型导电金属层与第一N型金属层的中心间距，缩短P型半导体中空穴的迁移距离，提升了电流的横向扩散能力，大幅提升芯片抗雷击浪涌能力，增强芯片的可靠性。
附图说明
图1为传统倒装发光二极管芯片第一导电金属层俯视图；
图2为传统倒装发光二极管芯片雷击浪涌测试烧毁图；
图3为本发明实施例1-4中倒装发光二极管芯片的结构示意图；
图4为本发明实施例1中倒装发光二极管芯片第一导电金属层俯视图；
图5为本发明实施例2中倒装发光二极管芯片第一导电金属层俯视图；
图6为本发明实施例3中倒装发光二极管芯片第一导电金属层俯视图；
附图标记说明：
衬底21、外延层22、Mesa台阶23、电流阻挡层24、电流扩展层25、第一导电金属层26、第一N型导电金属261、第一P型导电金属262、DBR反射层27、第二导电金属层28、第二N型导电金属281、第二P型导电金属282、绝缘保护层29、键合金属层30、N型键合金属301、P型键合金属302；
以下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
实施例一
请结合图3与图4，本发明的第一实施例提供了一种倒装发光二极管芯片，在本实施例中：
所述发光二极管芯片自下而上依次包括衬底21、外延层22、电流阻挡层24、Mesa台阶23、电流扩展层25、第一导电金属层26、DBR反射层27、第二导电金属层28、绝缘保护层29及键合金属层30；
其中，第二导电金属层28包括第二N型导电金属281与第二P型导电金属282，键合金属层30包括N型键合金属301与P型键合金属302。
在可选的实施例中，衬底21包括但不限于Al2O3、GaN、Si、SiC、GaAs；外延层22自下而上依次为缓冲层、N型半导体层、有源层、P型半导体层；其中，在外延层22上通过电感耦合等离子体对外延层进行刻蚀，暴露出Mesa台阶23；电流阻挡层24包括但不限于SiO2、Ti3O5、SiN；电流扩展层25包括但不限于ITO（氧化铟锡）、Ag；第一导电金属层26包括但不限于Cr、Al、Ni、Ti、Pt、Au以及这些金属组成的叠层；DBR反射层27包括但不限于SiO2与Ti3O5叠层，SiO2与SiN叠层；第二导电金属层28包括但不限于Cr、Al、Ni、Ti、Pt、Au以及这些金属组成的叠层；绝缘保护层29包括但不限于SiO2、Ti3O5、SiN；键合金属层30包括但不限于Cr、Al、Ni、Ti、Pt、Au以及这些金属组成的叠层。
其中，所述第一导电金属层26包括第一N型导电金属261与第一N型导电金属261，在单个所述发光二极管芯片内，所述第一N型导电金属261与所述第一P型导电金属262的数量比为1：2-1：30。也即，第一P型导电金属262为第一N型导电金属261的2倍以上（仅限整数倍），第一P型导电金属262的数量较第一N型导电金属261的数量更多。
进一步的，所述第一N型导电金属261与所述第一P型导电金属262的直径为3-40μm，所述第一N型导电金属261与所述第一P型导电金属262的横向及纵向中心间距为30-200μm，所述第一导电金属层26的面积总和为所述发光二极管芯片的面积的1%-15%。
示例而非限定，在本实施例中，所述第一导电金属层26的面积总和为所述发光二极管芯片的面积的2.85%；
所述第一N型导电金属261与第一P型导电金属262的数量比为1：4.5；应当理解的，第一N型导电金属261的数量仅为整数，并不存在第一N型导电金属261的数量为非整数的情况，因此，上述第一N型导电金属261与第一P型导电金属262的数量比为1：4.5可以改写成2:9；
所述第一N型导电金属261和所述第一P型导电金属262的直径均为15μm，即第一N型导电金属261与第一P型导电金属262的直径可以是相等的；
所述第一N型导电金属261与所述第一P型导电金属262的横向中心间距与纵向中心间距均为35-80μm。
如图4所示，第一N型导电金属261与第一P型导电金属262的横向中心间距记为X，第一N型导电金属261与第一P型导电金属262的纵向向中心间距记为Y，X、Y的值可以相等或不相等。也即，第一N型导电金属261与第一P型导电金属262的数量及间距的变化，影响了第一N型导电金属261与第一P型导电金属262的排列分布，从而可以得到多种排列方式。
与现有技术相比，采用本实施例当中所示的倒装发光二极管芯片，有益效果在于：通过增加第一N型导电金属261与第一P型导电金属262的数量比，缩小单个第一N型导电金属261及第一P型导电金属262的直径，以及缩小第一N型导电金属261与第一P型导电金属262的横向及纵向间距，能够使得该倒装发光二极管芯片的电流扩散更为简单以及更为均匀；在较大的雷击浪涌测试时，大电压输入的情况下，电流能够迅速扩散，从而提升芯片的整体可靠性；本发明旨在不增加现有成本和不改变现有芯片光电性能的情况下增加倒装发光二极管芯片的抗雷击浪涌能力。
实施例二
请结合图3与图5，本发明的第二实施例提供了一种倒装发光二极管芯片，本实施例当中所示的倒装发光二极管芯片与第一实施例当中所示的倒装发光二极管芯片的结构基本一致，区别之处在于：
在本实施例中，所述第一导电金属层26的面积总和为所述发光二极管芯片的面积的2%；
所述第一N型导电金属261与第一P型导电金属262的数量比为1：8；
所述第一N型导电金属261和所述第一P型导电金属262的直径均为10μm；
所述第一N型导电金属261与所述第一P型导电金属262的横向中心间距与纵向中心间距均为51μm。
在本实施例中，通过增加第一N型导电金属261与第一P型导电金属262的数量比，进一步增加第一P型导电金属262的数量，提升倒装发光二极管芯片雷击浪涌能力，从而提升芯片的整体可靠性，在不增加现有成本和不改变现有芯片光电性能的情况下能够有效增加倒装发光二极管芯片的抗雷击浪涌能力。
实施例三
请结合图3与图6，本发明的第三实施例提供了一种倒装发光二极管芯片，本实施例当中所示的倒装发光二极管芯片与第一、二实施例当中所示的倒装发光二极管芯片的结构基本一致，区别之处在于：
在本实施例中，所述第一导电金属层26的面积总和为所述发光二极管芯片的面积的1%；
所述第一N型导电金属261与第一P型导电金属262的数量比为1：25；
所述第一N型导电金属261的直径为40μm，所述第一P型导电金属262的直径为3μm；
所述第一N型导电金属261与所述第一P型导电金属262的横向中心间距为62μm，所述第一N型导电金属261与所述第一P型导电金属262的纵向中心间距为31μm。
在本实施例中，通过增加第一N型导电金属261与第一P型导电金属262的数量比，进一步增加第一P型导电金属262的数量，提升倒装发光二极管芯片雷击浪涌能力，从而提升芯片的整体可靠性，在不增加现有成本和不改变现有芯片光电性能的情况下能够有效增加倒装发光二极管芯片的抗雷击浪涌能力。
在本发明的一些实施例当中，如表1所示，为常规倒装发光二极管芯片与采用本发明部分实施例的倒装发光二极管芯片的抗雷击浪涌能力的对比：
表1
第一N型导电金属与第一P型导电金属的数量比 抗雷静浪涌能力 （单位：V）
1:1.5（现有技术） 55V
1:2.5（本发明的部分实施例） 65V
1:4.5（本发明的部分实施例） 80V
1：8（本发明的部分实施例） 110V
1：15（本发明的部分实施例） 150V
1：25（本发明的部分实施例） 190V
1：30（本发明的部分实施例） 195V
综上，采用本发明上述实施例的倒装发光二极管芯片，通过增加第一N型导电金属与第一P型导电金属的数量比，缩小单个第一N型导电金属及第一P型导电金属的直径，以及缩小第一N型导电金属与第一P型导电金属的横向及纵向间距，能够使得该倒装发光二极管芯片的电流扩散更为简单以及更为均匀；在较大的雷击浪涌测试时，大电压输入的情况下，电流能够迅速扩散，从而提升芯片的整体可靠性；本发明旨在不增加现有成本和不改变现有芯片光电性能的情况下增加倒装发光二极管芯片的抗雷击浪涌能力。
实施例四
本发明的第四实施例提供了一种倒装发光二极管芯片的制备方法，本实施例当中所示的方法用于制作形成上述实施例当中所述的倒装发光二极管芯片，所述方法包括步骤S10-S60：
步骤S10,提供一衬底，在所述衬底上生长外延层；
步骤S20,在所述外延层的表面通过光刻形成图形，通过电感耦合等离子体对所述外延层进行刻蚀，暴露出Mesa台阶，去除表面光刻胶；
步骤S30,在所述外延层的表面沉积电流阻挡材料，通过光刻在电流阻挡材料表面形成图形，进行BOE腐蚀，腐蚀后剩余的电流阻挡材料形成电流阻挡层，然后去除表面光刻胶；
步骤S40,接着溅射电流扩展材料，然后利用光刻在电流扩展材料表面形成图形，然后进行电流扩展材料的腐蚀，腐蚀后剩余的电流扩展材料形成电流扩展层，然后去除表面光刻胶；
步骤S50,接着在表面涂布负性光刻胶，通过光刻形成图形，蒸镀第一导电金属层，剥离掉多余金属，去除光刻胶，形成第一N型导电金属和第一P型导电金属；
步骤S20,接着蒸镀DBR反射层，通过光刻形成图形，电感耦合等离子体刻蚀形成N型DBR通孔和P型DBR通孔；
步骤S20,接着在表面涂布负性光刻胶，通过光刻形成图形，蒸镀第二导电金属层，剥离掉多余金属，去除光刻胶，形成第二N型导电金属和第二P型导电金属；
步骤S20,接着沉积绝缘保护层，通过光刻形成图形，电感耦合等离子体刻蚀形成N型绝缘保护层通孔和P型绝缘保护层通孔；
步骤S20,接着在表面涂布负性光刻胶，通过光刻形成图形，蒸镀键合金属层，剥离多余金属，去除光刻胶，形成N型键合金属和P型键合金属。
在本实施例所示的所述方法中，具体而言：
所述N型键合金属通过所述N型绝缘保护层通孔与所述第二N型导电金属形成电性连接，所述P型键合金属通过所述P型绝缘保护层通孔与所述第二P型导电金属形成电性连接。
进一步的，所述方法中：
所述第二N型导电金属通过所述N型DBR通孔与所述第一N型导电金属形成电性连接，所述第二P型导电金属通过所述P型DBR通孔与第一P型导电金属形成电性连接。
具体而言，在本实施例中，该倒装发光二极管芯片的制作步骤包括：
首先在一衬底上生长外延层；
接着在外层表面利用光刻形成图形，然后ICP（电感耦合等离子体）刻蚀，暴露出Mesa台阶，然后出去表面光刻胶；
接着沉积SiO2，然后利用光刻在SiO2表面形成图形，然后进行BOE腐蚀，腐蚀后剩余SiO2为电流阻挡层，然后去除表面光刻胶；
接着溅射ITO（氧化铟锡），然后利用光刻在ITO表面形成图形，然后进行ITO腐蚀，腐蚀后剩余ITO为电流扩展层，然后去除表面光刻胶；
接着在表面涂布负性光刻胶，然后光刻形成图形，然后蒸镀第一导电金属层，然后剥离掉多余金属，去除光刻胶，形成第一N型导电金属和第一P型导电金属；
接着蒸镀DBR反射层，然后利用光刻形成图形，然后ICP刻蚀形成N型DBR通孔和P型DBR通孔；
接着在表面涂布负性光刻胶，然后光刻形成图形，然后蒸镀第二导电金属层，然后剥离掉多余金属，去除光刻胶，形成第二N型导电金属和第二P型导电金属；
接着沉积绝缘保护层，然后利用光刻形成图形，然后ICP刻蚀形成N型绝缘保护层通孔和P型绝缘保护层通孔；
接着在表面涂布负性光刻胶，然后光刻形成图形，然后蒸镀键合金属层，然后剥离掉多余金属，去除光刻胶，形成N型键合金属和P型键合金属。
综上，采用本发明上述实施例的倒装发光二极管芯片的制备方法，通过增加第一N型导电金属与第一P型导电金属的数量比，缩小单个第一N型导电金属及第一P型导电金属的直径，以及缩小第一N型导电金属与第一P型导电金属的横向及纵向间距，能够使得该倒装发光二极管芯片的电流扩散更为简单以及更为均匀；在较大的雷击浪涌测试时，大电压输入的情况下，电流能够迅速扩散，从而提升芯片的整体可靠性；本发明旨在不增加现有成本和不改变现有芯片光电性能的情况下增加倒装发光二极管芯片的抗雷击浪涌能力。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、 “示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种倒装发光二极管芯片，其特征在于：所述发光二极管芯片自下而上依次包括衬底、外延层、电流阻挡层、电流扩展层、第一导电金属层、DBR反射层、第二导电金属层、绝缘保护层及键合金属层；
其中，所述第一导电金属层包括第一N型导电金属与第一P型导电金属，在单个所述发光二极管芯片内，所述第一N型导电金属与所述第一P型导电金属的数量比为1：2-1：30。
2.根据权利要求1所述的倒装发光二极管芯片，其特征在于：所述第一N型导电金属与所述第一P型导电金属的直径为3-40μm。
3.根据权利要求2所述的倒装发光二极管芯片，其特征在于：所述第一N型导电金属与所述第一P型导电金属的横向及纵向中心间距为30-200μm。
4.根据权利要求3所述的倒装发光二极管芯片，其特征在于：所述第一导电金属层的面积总和为所述发光二极管芯片的面积的1%-15%。
5.根据权利要求4所述的倒装发光二极管芯片，其特征在于：
所述第一导电金属层的面积总和为所述发光二极管芯片的面积的2.85%；
所述第一N型导电金属与第一P型导电金属的数量比为1：4.5；
所述第一N型导电金属和所述第一P型导电金属的直径均为15μm；
所述第一N型导电金属与所述第一P型导电金属的横向中心间距为35-80μm；
所述第一N型导电金属与所述第一P型导电金属的纵向中心间距为35-80μm。
6.根据权利要求4所述的倒装发光二极管芯片，其特征在于：
所述第一导电金属层的面积总和为所述发光二极管芯片的面积的2%；
所述第一N型导电金属与第一P型导电金属的数量比为1：8；
所述第一N型导电金属和所述第一P型导电金属的直径均为10μm；
所述第一N型导电金属与所述第一P型导电金属的横向中心间距与纵向中心间距均为51μm。
7.根据权利要求1所述的倒装发光二极管芯片，其特征在于：
所述第一导电金属层的面积总和为所述发光二极管芯片的面积的1%；
所述第一N型导电金属与第一P型导电金属的数量比为1：25；
所述第一N型导电金属的直径为3μm，所述第一P型导电金属262的直径为40μm；
所述第一N型导电金属与所述第一P型导电金属的横向中心间距为62μm，所述第一N型导电金属与所述第一P型导电金属的纵向中心间距为31μm。
8.一种倒装发光二极管芯片的制备方法，其特征在于，用于制作形成权利要求1-7任一项所述的倒装发光二极管芯片，所述方法包括：
提供一衬底，在所述衬底上生长外延层；
在所述外延层的表面通过光刻形成图形，通过电感耦合等离子体对所述外延层进行刻蚀，暴露出Mesa台阶，去除表面光刻胶；
在所述外延层的表面沉积电流阻挡材料，通过光刻在电流阻挡材料表面形成图形，进行BOE腐蚀，腐蚀后剩余的电流阻挡材料形成电流阻挡层，然后去除表面光刻胶；
接着溅射电流扩展材料，然后利用光刻在电流扩展材料表面形成图形，然后进行电流扩展材料的腐蚀，腐蚀后剩余的电流扩展材料形成电流扩展层，然后去除表面光刻胶；
接着在表面涂布负性光刻胶，通过光刻形成图形，蒸镀第一导电金属层，剥离掉多余金属，去除光刻胶，形成第一N型导电金属和第一P型导电金属；
接着蒸镀DBR反射层，通过光刻形成图形，电感耦合等离子体刻蚀形成N型DBR通孔和P型DBR通孔；
接着在表面涂布负性光刻胶，通过光刻形成图形，蒸镀第二导电金属层，剥离掉多余金属，去除光刻胶，形成第二N型导电金属和第二P型导电金属；
接着沉积绝缘保护层，通过光刻形成图形，电感耦合等离子体刻蚀形成N型绝缘保护层通孔和P型绝缘保护层通孔；
接着在表面涂布负性光刻胶，通过光刻形成图形，蒸镀键合金属层，剥离多余金属，去除光刻胶，形成N型键合金属和P型键合金属。
9.根据权利要求8所述的倒装发光二极管芯片的制备方法，其特征在于，所述方法中：
所述N型键合金属通过所述N型绝缘保护层通孔与所述第二N型导电金属形成电性连接，所述P型键合金属通过所述P型绝缘保护层通孔与所述第二P型导电金属形成电性连接。
10.根据权利要求8所述的倒装发光二极管芯片的制备方法，其特征在于，所述方法中：
所述第二N型导电金属通过所述N型DBR通孔与所述第一N型导电金属形成电性连接，所述第二P型导电金属通过所述P型DBR通孔与第一P型导电金属形成电性连接。
CN202210067711.5A 2022-01-20 2022-01-20 一种倒装发光二极管芯片及其制备方法 Pending CN114530531A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210067711.5A CN114530531A (zh) 2022-01-20 2022-01-20 一种倒装发光二极管芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210067711.5A CN114530531A (zh) 2022-01-20 2022-01-20 一种倒装发光二极管芯片及其制备方法

Publications (1)

Publication Number Publication Date
CN114530531A true CN114530531A (zh) 2022-05-24

Family

ID=81621131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210067711.5A Pending CN114530531A (zh) 2022-01-20 2022-01-20 一种倒装发光二极管芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN114530531A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116581225A (zh) * 2023-07-13 2023-08-11 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法
CN117712245A (zh) * 2024-02-05 2024-03-15 江西兆驰半导体有限公司 一种倒装led芯片及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116581225A (zh) * 2023-07-13 2023-08-11 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法
CN116581225B (zh) * 2023-07-13 2023-10-17 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法
CN117712245A (zh) * 2024-02-05 2024-03-15 江西兆驰半导体有限公司 一种倒装led芯片及其制备方法

Similar Documents

Publication Publication Date Title
TWI464914B (zh) 發光二極體
CN103828073B (zh) 发光二极管及制造该发光二极管的方法
CN109244197B (zh) 一种倒装结构发光二极管芯片及其制备方法
CN108922950B (zh) 一种高亮度倒装led芯片及其制作方法
CN114530531A (zh) 一种倒装发光二极管芯片及其制备方法
CN1971955A (zh) 垂直基于氮化镓的发光二极管
US6914264B2 (en) Structure and manufacturing method for GaN light emitting diodes
KR20120018080A (ko) 발광 다이오드 구조체 및 그 제조 방법
CN106981563B (zh) 一种功率型紫外led器件
EP2461375A1 (en) Light emitting diode and manufacturing method thereof
US20210280743A1 (en) Light-emitting diode, light-emitting diode packaged module and display device including the same
CN105009308A (zh) 用于创建多孔反射接触件的方法和装置
CN109638131B (zh) 一种dbr倒装芯片的制作方法
EP2495773A1 (en) Light-emitting diode and method for manufacturing same
CN112018223A (zh) 粘合层转印的薄膜倒装结构Micro-LED芯片及其制备方法
CN212676295U (zh) 倒装发光二极管芯片
JP2018032820A (ja) 半導体発光素子
CN116779634B (zh) 一种高压倒装结构的紫外led芯片及其制作方法
CN212277221U (zh) 倒装芯片
CN101859859B (zh) 高亮度氮化镓基发光二极管及其制备方法
US20200365768A1 (en) Light-emitting diode
CN111864019B (zh) 一种具有嵌入式散射层的倒装发光二极管及其制备方法
CN211208474U (zh) 一种高压led芯片结构
CN210379104U (zh) 一种大功率倒装led芯片
CN210379102U (zh) Led结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination