CN114530412A - 一种器件隔离结构及其制造方法、半导体器件 - Google Patents
一种器件隔离结构及其制造方法、半导体器件 Download PDFInfo
- Publication number
- CN114530412A CN114530412A CN202210082284.8A CN202210082284A CN114530412A CN 114530412 A CN114530412 A CN 114530412A CN 202210082284 A CN202210082284 A CN 202210082284A CN 114530412 A CN114530412 A CN 114530412A
- Authority
- CN
- China
- Prior art keywords
- doping
- buried layer
- layer
- ions
- deep well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 90
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 150000002500 ions Chemical class 0.000 claims abstract description 133
- 238000005468 ion implantation Methods 0.000 claims abstract description 113
- 238000000034 method Methods 0.000 claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 238000000137 annealing Methods 0.000 claims abstract description 54
- 230000008569 process Effects 0.000 abstract description 57
- 238000009792 diffusion process Methods 0.000 abstract description 21
- 238000012545 processing Methods 0.000 abstract description 8
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 238000004904 shortening Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 363
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 238000000605 extraction Methods 0.000 description 11
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 10
- 238000004088 simulation Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000000407 epitaxy Methods 0.000 description 8
- 238000002513 implantation Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本申请实施例提供一种器件隔离结构及其制造方法、半导体器件。该制造方法包括：在衬底的第一区域进行第一离子注入形成埋层；在衬底的第二区域进行第二离子注入形成预参杂，第二区域围绕第一区域的外周设置，预参杂中的离子的热扩散能力大于埋层中的离子的热扩散能力；在衬底的设置有埋层和预参杂的一侧形成外延层；对应第二区域在外延层上进行第三离子注入形成深阱；进行热退火处理，使埋层、预参杂和深阱中的离子进行热扩散，而使埋层、预参杂和深阱依次连接，埋层、预参杂和深阱包围的内部区域为器件区域。本申请实施例可将厚外延层下的深埋层引出，实现有效隔离高压器件和低压器件，且能兼容现有工艺，有利于降低加工成本和缩短制造周期。
Description
技术领域
本申请涉及集成电路技术领域，尤其涉及一种器件隔离结构及其制造方法、半导体器件。
背景技术
BCD是在同一芯片上将双极性结型晶体管(bipolar junction transistor，BJT)、互补型金属氧化物半导体(complementary metal-oxide semiconductor，CMOS)、双扩散型金属氧化物半导体(double-diffused metal-oxide semiconductor，DMOS)集成在一起的工艺，可实现高压和低压器件的兼容，得到低功耗高性能的功率集成电路，在电源管理类芯片、AC/DC转换、汽车电子、工业控制等方面有着极大的应用空间。
高压和低压器件的隔离以及横向双扩散型金属氧化物半导体(lateral double-diffused metal-oxide semiconductor，LDMOS)器件的耐压是BCD工艺的重点，也是决定器件性能的关键要素。其中，埋层工艺是BCD中实现器件隔离和耐压的重要技术手段。具体地，一般是先在衬底上进行离子注入形成埋层，然后进行外延生长覆盖埋层，接着在外延层进行离子注入形成埋层引出结构如深阱，深阱与埋层相连包围的内部区域形成器件区域，核心器件如高压器件设置在外延层的器件区域内，低压器件可设置在外延层的位于器件区域外侧的区域，从而实现隔离高压器件和低压器件。无论埋层起到何种作用，都需要将埋层引出，以便利用金属电极向深阱及埋层施加需要的偏置电压。
现有技术中，在外延层厚度增加后，深阱与埋层之间容易形成断路，导致无法引出埋层，不能实现有效隔离高压器件和低压器件；或者，在外延层厚度增加后，对现有工艺改动较大，工艺复杂程度增大，导致工艺成本大幅增加和制造周期延长。
发明内容
本申请实施例提供一种器件隔离结构及其制造方法、半导体器件，在外延层厚度增加后，能够顺利将埋层引出，实现有效隔离高压器件和低压器件，并且能够良好兼容现有工艺，有利于降低加工成本和缩短制造周期。
为此，本申请的实施例采用如下技术方案：
第一方面，本申请实施例提供一种器件隔离结构的制造方法，所述器件隔离结构的制造方法包括：在衬底的第一区域进行第一离子注入以形成埋层；在所述衬底的第二区域进行第二离子注入以形成预参杂，所述第二区域围绕所述第一区域的外周设置，所述预参杂中的离子的热扩散能力大于所述埋层中的离子的热扩散能力；在所述衬底的设置有所述埋层和所述预参杂的一侧形成外延层；对应所述第二区域在所述外延层上进行第三离子注入以形成深阱；进行热退火处理，使所述埋层、所述预参杂和所述深阱中的离子进行热扩散，而使所述埋层、所述预参杂和所述深阱依次连接，所述埋层、所述预参杂和所述深阱包围的内部区域为器件区域。
本申请实施例的器件隔离结构的制造方法，通过在埋层的外周处形成预参杂，且预参杂中的离子的热扩散能力大于埋层中的离子的热扩散能力，使得在外延层厚度较大时，进行热退火处理后，埋层、预参杂和深阱中的离子进行热扩散，可使埋层、预参杂和深阱依次连接，埋层、预参杂和深阱包围的内部区域为器件区域，例如可设置高压器件，深阱的远离器件区域的外侧可设置低压器件。由于埋层经过预参杂和深阱已被顺利引出，能够利用金属电极向深阱、预参杂及埋层施加需要的偏置电压，从而可实现有效隔离高压器件和低压器件，且对现有工艺改动较小，能够良好兼容现有工艺，有利于降低加工成本和缩短制造周期。
在一种可能的实现方式中，所述埋层和所述预参杂中的离子相同，所述预参杂中的离子浓度大于所述埋层中的离子浓度；或，所述埋层和所述预参杂中的离子不同，其中：所述预参杂中的离子的热扩散能力大于所述埋层中的离子的热扩散能力，所述预参杂中的离子浓度大于、小于或等于所述埋层中的离子浓度；或，所述预参杂中的离子的热扩散能力小于所述埋层中的离子的热扩散能力，所述预参杂中的离子浓度大于所述埋层中的离子浓度。也就是说，在该实现方式中，为了保证预参杂中的离子的热扩散能力大于埋层中的离子的热扩散能力，埋层和预参杂中的离子的种类和浓度可以有但不限于以下几种方式：方式1——埋层和预参杂中的离子相同，预参杂中的离子浓度大于埋层中的离子浓度；方式2——埋层和预参杂中的离子不同，预参杂中的离子的热扩散能力大于埋层中的离子的热扩散能力，此时预参杂中的离子浓度可大于埋层中的离子浓度，也可小于埋层中的离子浓度，还可等于埋层中的离子浓度；方式3——埋层和预参杂中的离子不同，预参杂中的离子的热扩散能力小于埋层中的离子的热扩散能力，预参杂中的离子浓度大于埋层中的离子浓度。
在一种可能的实现方式中，所述在所述衬底的第二区域进行第二离子注入以形成预参杂的步骤之前，还包括：使用光罩在所述衬底上确定所述第二区域，其中，所述光罩上标记有所述第二区域的位置。也就是说，在该实现方式中，可以利用光罩标记第二区域的位置，具体地，在衬底上设置第一光刻胶层，将具有目标图案的光罩铺设在第一光刻胶层上并进行曝光和显影工艺，将目标图案形成在所述第一光刻胶层上，形成图案化的第一光刻胶层，目标图案包括第二区域的形状，从而实现在衬底上确定第二区域的位置。
在一种可能的实现方式中，在所述对应所述第二区域在所述外延层上进行第三离子注入以形成深阱的步骤之前，还包括：使用所述光罩在所述外延层上确定所述第二区域。也就是说，在该实现方式中，在外延层上确定第二区域的位置的光罩与在衬底上确定第二区域的位置光罩可为同一个光罩，这样不需要额外增加光罩和热预算成本。具体地，在外延层上可设置第二光刻胶层；将具有目标图案的光罩铺设在第二光刻胶层上并进行曝光和显影工艺，以将目标图案形成在第二光刻胶层上，形成图案化的第二光刻胶层，目标图案包括第二区域的形状，从而实现在外延层上确定第二区域的位置。
在一种可能的实现方式中，所述在所述衬底的第二区域进行第二离子注入以形成预参杂，包括：在所述第二区域处沿横向方向与所述埋层间隔设定距离进行所述第二离子注入以形成所述预参杂；或，在所述第二区域处沿横向方向与所述埋层接触进行所述第二离子注入以形成所述预参杂。也就是说，在该实现方式中，由于预参杂中的离子的热扩散能力大于埋层中的离子的热扩散能力，因此在进行热退火处理前，预参杂与埋层可间隔设定距离，这样可节省第二离子注入的剂量，降低生产成本，而在进行热退火处理后，预参杂中的离子和埋层中的离子会进行热扩散，使预参杂与埋层连接。或者，为了保证在进行热退火处理后，预参杂与埋层能够可靠连接，在进行热退火处理前，预参杂与埋层可接触设置，并且，在有需要的情况下，两者也可重叠设置。
在一种可能的实现方式中，所述对应所述第二区域在所述外延层上进行第三离子注入以形成深阱，包括：在所述外延层的第二区域进行所述第三离子注入直至沿纵向方向与所述预参杂间隔设定距离，以形成所述深阱；或，在所述外延层的第二区域进行所述第三离子注入直至沿纵向方向与所述预参杂接触，以形成所述深阱。也就是说，在该实现方式中，由于预参杂中的离子的热扩散能力大于埋层中的离子的热扩散能力，因此在进行热退火处理前，深阱与预参杂可间隔设定距离，这样在外延层厚度较大时可减小形成深阱的第三离子注入的能量，不需要额外增加高能离子注入机台，采用现有机台即可完成离子注入，并且在一定程度上能够节省第三离子注入的剂量，有利于降低生产成本，而在进行热退火处理后，预参杂中的离子和深阱中的离子会进行热扩散，使预参杂与深阱连接。或者，为了保证在进行热退火处理后，预参杂与深阱能够可靠连接，在进行热退火处理前，预参杂与深阱可接触设置，并且，在有需要的情况下，两者也可重叠设置。
在一种可能的实现方式中，使所述埋层、所述预参杂、所述深阱依次连接包括：使所述预参杂与所述埋层在横向方向上连接；使所述深阱与所述预参杂在纵向方向上连接。也就是说，在该实现方式中，预参杂与埋层主要是在横向方向上连接，深阱与预参杂主要是在纵向方向上连接，从而使埋层、预参杂、深阱依次连接，保证埋层经过预参杂和深阱被顺利引出，从而实现有效隔离高压器件和低压器件的目的。
在一种可能的实现方式中，所述衬底具有第一导电类型，所述埋层、所述预参杂和所述深阱具有第二导电类型，所述外延层具有所述第一导电类型或所述第二导电类型，所述第一导电类型与所述第二导电类型相反。也就是说，在该实现方式中，衬底与埋层、预参杂和深阱的导电类型可相反，外延层与衬底的导电类型可相同或相反。例如，衬底的导电类型可为P型，埋层、预参杂和深阱的导电类型可为N型，外延层的导电类型可为P型或N型。
第二方面，本申请实施例提供一种器件隔离结构，所述器件隔离结构包括：衬底，具有第一区域和第二区域，所述第二区域围绕所述第一区域的外周设置；在所述第一区域通过第一离子注入形成有埋层，在所述第二区域通过第二离子注入形成有预参杂，所述预参杂中的离子的热扩散能力大于所述埋层中的离子的热扩散能力；外延层，位于所述衬底的设置有所述埋层和所述预参杂的一侧；在所述外延层上对应所述第二区域通过第三离子注入形成有深阱；其中，所述埋层、所述预参杂和所述深阱依次连接，所述埋层、所述预参杂和所述深阱包围的内部区域为器件区域。
在一种可能的实现方式中，所述埋层和所述预参杂中的离子相同，所述预参杂中的离子浓度大于所述埋层中的离子浓度；或，所述埋层和所述预参杂中的离子不同，其中：所述预参杂中的离子的热扩散能力大于所述埋层中的离子的热扩散能力，所述预参杂中的离子浓度大于、小于或等于所述埋层中的离子浓度；或，所述预参杂中的离子的热扩散能力小于所述埋层中的离子的热扩散能力，所述预参杂中的离子浓度大于所述埋层中的离子浓度。
在一种可能的实现方式中，所述衬底具有第一导电类型，所述埋层、所述预参杂和所述深阱具有第二导电类型，所述外延层具有所述第一导电类型或所述第二导电类型，所述第一导电类型与所述第二导电类型相反；和/或，所述埋层、所述预参杂和所述深阱设置为：在进行热退火前，所述预参杂和所述深阱沿纵向方向间隔设置或接触设置；所述埋层和所述预参杂沿所述横向方向间隔设置或接触设置；在进行热退火后，所述埋层、所述预参杂和所述深阱中的离子进行热扩散，使所述预参杂和所述埋层在所述横向方向上连接以及使所述深阱和所述预参杂在所述纵向方向上连接。
第三方面，本申请实施例提供一种半导体器件，所述半导体器件包括上述第二方面提供的器件隔离结构；高压器件，设置在所述器件隔离结构的器件区域内；低压器件，设置在所述外延层且位于所述深阱的远离所述器件区域的外侧。
本发明的其他特征和优点将在随后的具体实施例部分予以详细说明。
附图说明
下面对实施例或现有技术描述中所需使用的附图作简单地介绍。
图1为一种LDMOS器件的剖视结构示意图；
图2为一种器件隔离结构在进行热退火后的剖视结构示意图；
图3A为图2所示的器件隔离结构在进行热退火后的TCAD工艺仿真图；
图3B为将图2所示的器件隔离结构的外延层增大并进行热退火后的TCAD工艺仿真图；
图4为另一种器件隔离结构在进行热退火前的剖视结构示意图；
图5为又一种器件隔离结构的剖视结构示意图；
图6为本申请实施例提供的一种半导体器件的剖视结构示意图；
图7为图6所示的半导体器件中的器件隔离结构的制造方法的流程图；
图8-图10为图7中的器件隔离结构的制造方法的示例性的具体过程图；其中，图9为本申请实施例提供的器件隔离结构在进行热退火前的剖视结构示意图；图10为图9所示的器件隔离结构在进行热退火后的剖视结构示意图；
图11为图9所示的器件隔离结构在进行热退火后的TCAD工艺仿真图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
在本申请的描述中，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，还可以是抵触连接或一体的连接；对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下面针对本申请实施例中用到的缩略语和关键术语进行详细介绍：
TCAD：technology computer aided design，计算机辅助工艺设计。
光罩：rticle，msk，在制作集成电路(integrated circuit，IC)的过程中，利用光蚀刻技术，在半导体上形成图形，为将图形复制于晶圆上，需要通过光罩作用的原理，类似于冲洗照片时，利用底片将图像复制至相片上。
离子注入技术：把掺杂剂的离子引入固体中的一种材料改性方法。简单地说，离子注入的过程，就是在真空系统中，用经过加速的，要掺杂的原子的离子照射(注入)固体材料，从而在所选择的(即被注入的)区域形成具有特殊性质的表面层(注入层)。
SOI：silicon-on-insulator，绝缘衬底上的硅，是在顶层硅和背衬底之间引入了一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点，例如可实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成浓度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
图1为一种LDMOS器件的剖视结构示意图。如图1所示，BJT、CMOS、DMOS集成在一起，衬底为P型，埋层和外延层为N型。其中，BJT和CMOS可作为低压器件，DMOS可作为高压器件。为了将高压器件与低压器件隔离，与埋层相连有深阱即埋层引出结构。埋层主要用来隔离高低压器件，同时埋层变成了寄生三极管的集电极，避免了当双极性晶体管被触发时流向或者从衬底流出的电流。并且，无论埋层起到什么作用，都需要将埋层引出，以便利用金属电极向深阱和埋层施加需要的偏置电压。
随着对器件耐压需求的增高，尤其是大于150V的体硅LDMOS器件(虽然SOI器件可以实现，但是成本高)，其横向耐压可以通过拉长器件漂移区来实现，但是器件耐压往往被钳制在纵向耐压，提高纵向耐压的方法有多种，但对于高压BCD平台，需要通过增加衬底外延层的厚度来实现。例如100V LDMOS器件外延层厚度大约8um，大于150V器件外延层厚度则需要12um以上。而外延层厚度的增加会导致隔离埋层无法被顺利引出，器件也无法被完全隔离，这是因为埋层必须要和离子注入引出连接在一起才能形成有效保护环，用于电气隔离，若埋层无法加电位，浮空的埋层起不到隔离的作用，从而极大地限制了高压器件的最高耐压。因此，高压体硅器件的深隔离埋层引出是制造器件隔离结构的工艺过程中亟待解决的问题。
下面结合图2-图5对制造器件隔离结构的工艺过程中使用的几种埋层引出方案进行介绍。
图2为一种器件隔离结构在进行热退火后的剖视结构示意图。如图2所示，该器件隔离结构采用常规埋层引出方案。具体地，首先在衬底进行埋层离子注入，接着进行衬底外延生长，器件外延完成后，在外延层进行高能量的离子注入形成深阱，例如直接利用与埋层相同类型的离子注入形成深阱，与埋层离子注入短接，通过热退火处理，使深阱与埋层连接，从而实现将埋层引出。
由于通过深阱离子注入引出埋层是在器件外延之后进行的，这样在外延层厚度比较薄的情况下可以将埋层引出，但随着外延层厚度增加，现有离子注入机台能力无法满足深阱离子注入要求，深阱离子注入热扩散后与埋层无法短接，从而形成断路，导致埋层无法被引出。
图3A为图2所示的器件隔离结构在进行热退火后的TCAD工艺仿真图。如图3A所示，利用TCAD工艺仿真可以清楚的看到，外延层厚度为8um时，隔离埋层可以被深阱引出。
另外，在图3A以及下面将介绍的图3B和图11所示的TCAD工艺仿真图中，右下角处的矩形条图例表示：从中部向下，P型参杂剂量/参杂浓度逐渐增大；从中部向上，N型参杂剂量/参杂浓度逐渐增大。
图3B为将图2所示的器件隔离结构的外延层增大并进行热退火后的TCAD工艺仿真图。如图3B所示，当外延层厚度增大至12um时，隔离埋层与引出的离子注入即深阱之间有间隔，埋层无法被引出。除非更换注入能量更高的离子注入机台，将引出的离子注入更深，与埋层短接，但这样将极大提高成本。
图4为另一种器件隔离结构在进行热退火前的剖视结构示意图。如图4所示，该器件隔离结构通过多次外延配合多次离子注入，热扩散之后，深阱离子注入引出可以和埋层短接，实现深隔离埋层的引出。具体地，首先在衬底进行埋层离子注入，然后进行部分外延层生长，紧接着进行深阱离子注入，然后外延生长和深阱离子注入交替进行，直到达到合适的外延层厚度，在图4中，形成了外延层A1、深阱B1、外延层A2、深阱B2、外延层A3和深阱B3，最后热退火之后，各个深阱离子注入与埋层通过扩散连接在一起。
在上述多次外延配合多次离子注入引出埋层的方案中，由于外延生长是BCD工艺成本的重要组成部分，而多次外延会导致工艺成本大幅增加，同时也会增加工艺复杂程度，并且多次外延生长也会大大增加制造周期。
图5为又一种器件隔离结构的剖视结构示意图。如图5所示，在半导体衬底(通常为硅衬底)21上通过离子注入工艺形成掺杂区22。掺杂区22的掺杂类型与衬底21相反。在掺杂区22上方通过外延工艺生长一层单晶外延层23，此时掺杂区22就成为了埋层22。在外延层23中制作隔离区24。隔离区24为介质材料，优选为氧化硅。外延层23的掺杂类型与衬底21相同。
在隔离区24中刻蚀通孔，通孔的底部与埋层22相接触。接着，在所述通孔中填充金属以形成接触孔电极25。具体地，首先在隔离区进行刻蚀，形成通孔的第一部分，其中，停止层位于隔离区24与外延层23的分界面；接着，刻蚀外延层23以形成通孔的第二部分，直到接触到埋层22，最后进行金属钨的淀积，形成接触孔电极25，最终引出埋层。
由于外延层厚度较厚，此方案需要通过刻蚀通孔一直到埋层区域，这样对于刻蚀工艺要求较高，增加工艺成本；并且，外延层23和埋层22的分界面不易区分，导致通孔的第二部分的刻蚀没有停止层，刻蚀深度不容易控制；最后金属钨的淀积是在通孔中，容易造成空洞，导致接触不良。
由图2-图5所示的上述三种方案可知，对于高压功率器件利用埋层做全隔离或者通过埋层施加衬底偏置电压时，外延层厚度增加，导致无法顺利将深隔离埋层引出，限制了器件的耐压，无法满足器件的正常工作；或者，导致加工难度增大，不利于降低成本和缩短制造周期。
鉴于此，本申请实施例提出一种器件隔离结构及其制造方法、半导体器件。当外延层厚度较大时，通过在衬底上进行离子注入形成预掺杂，再通过离子注入形成深阱，这样在进行热退火后，埋层、预掺杂和深阱能够可靠连接，从而实现高压器件深埋层的引出，能够有效隔离高压器件和低压器件。并且，此工艺方法简单易实现，不增加额外光罩，可基于现有机台能力，无需额外增加机台成本，对现有工艺改动较小，能良好兼容目前的工艺，有利于降低加工成本和缩短制造周期。
另外，该深隔离埋层引出方法可适用于任何器件隔离埋层的引出，例如，可以是高压器件与低压器件的隔离；或者，在有需要的情况下，也可以是不同高压器件之间的隔离。本申请中主要以高压器件与低压器件的隔离为例进行介绍。
图6为本申请实施例提供的一种半导体器件的剖视结构示意图。如图6所示，半导体器件包括器件隔离结构10、高压器件20和低压器件30。高压器件20设置在器件隔离结构10的器件区域内。其中，埋层11、预参杂12和深阱21包围的内部区域为器件区域。低压器件30设置在外延层2且位于器件区域的外侧。并且，预参杂12和深阱21一般均为封闭环形结构，这样当深阱21与预参杂12和埋层11连接后，可形成封闭的内部空间，能够将位于内部空间内的高压器件与位于内部空间外的低压器件进行隔离。另外，半导体器件可以是但不限于高压LDMOS器件。
继续参考图6，隔离结构10可包括衬底1和外延层2。衬底1具有第一区域和第二区域，第二区域围绕第一区域的外周设置。在第一区域通过第一离子注入形成有埋层11，在第二区域通过第二离子注入形成有预参杂12，预参杂12中的离子的热扩散能力大于埋层11中的离子的热扩散能力。外延层2位于衬底1的设置有埋层11和预参杂12的一侧。在外延层2上对应第二区域通过第三离子注入形成有深阱21。埋层11、预参杂12和深阱21依次连接，即实现导电连接，埋层11、预参杂12和深阱21包围的内部区域为器件区域。
其中，衬底1具有第一导电类型，埋层11、预参杂12和深阱21具有第二导电类型，外延层2具有第一导电类型或第二导电类型，第一导电类型与第二导电类型相反。也就是说，衬底1与埋层11、预参杂12和深阱21的导电类型可相反，外延层2与衬底1的导电类型可相同或相反。
并且，埋层11两侧的预掺杂12，不需要能量很高的离子注入，而外延层2的厚度比较厚，所以深阱引出的离子注入需要高能量的注入(机台允许范围内)，最后热退火可以将深阱—预掺杂—埋层连接在一起。
另外，为了保证预参杂12中的离子的热扩散能力大于埋层11中的离子的热扩散能力，埋层11和预参杂12中的离子的种类和浓度可以有但不限于以下几种方式：
方式1——埋层11和预参杂12中的离子相同，预参杂12中的离子浓度大于埋层11中的离子浓度，即形成预参杂12的第二离子注入的参杂剂量大于形成埋层11的第一离子注入的参杂剂量。
方式2——埋层11和预参杂12中的离子不同，预参杂12中的离子的热扩散能力大于埋层11中的离子的热扩散能力，预参杂12中的离子浓度可大于埋层11中的离子浓度，也可小于埋层11中的离子浓度，还可等于埋层11中的离子浓度。
也就是说，在一个例子中，形成预参杂12的第二离子注入的参杂剂量可大于形成埋层11的第一离子注入的参杂剂量；在另一个例子中，形成预参杂12的第二离子注入的参杂剂量可小于形成埋层11的第一离子注入的参杂剂量；在又一个例子中，形成预参杂12的第二离子注入的参杂剂量可等于形成埋层11的第一离子注入的参杂剂量。
方式3——埋层11和预参杂12中的离子不同，预参杂12中的离子的热扩散能力小于埋层11中的离子的热扩散能力，预参杂12中的离子浓度大于埋层11中的离子浓度，即形成预参杂12的第二离子注入的参杂剂量需大于形成埋层11的第一离子注入的参杂剂量。
本申请实施例的器件隔离结构，通过在埋层11的外周处形成预参杂12，且预参杂12中的离子的热扩散能力大于埋层11中的离子的热扩散能力，使得在外延层2厚度较大时，进行热退火处理后，埋层11、预参杂12和深阱21中的离子进行热扩散，可使，埋层11、预参杂12和深阱21依次连接，埋层11、预参杂12和深阱21包围的内部区域为器件区域，例如可设置高压器件，器件区域的外侧可设置低压器件。由于埋层11经过预参杂12和深阱21已被顺利引出，从而可实现有效隔离高压器件和低压器件，并且对现有工艺改动较小，能够良好兼容现有工艺，有利于降低加工成本和缩短制造周期。
下面结合图7-图11对本申请实施例的器件隔离结构10的制造方法进行具体介绍。图7为图6所示的半导体器件中的器件隔离结构的制造方法的流程图。图8-图10为图7中的器件隔离结构的制造方法的示例性的具体过程图。其中，图9为本申请实施例提供的器件隔离结构在进行热退火前的剖视结构示意图；图10为图9所示的器件隔离结构在进行热退火后的剖视结构示意图。如图7所示，器件隔离结构10的制造方法具体可包括以下步骤：
S701，在衬底1的第一区域进行第一离子注入以形成埋层11。
S703，在衬底1的第二区域进行第二离子注入以形成预参杂12。其中，第二区域围绕第一区域的外周设置，预参杂12中的离子的热扩散能力大于埋层11中的离子的热扩散能力。
其中，在衬底1上分别进行两次离子注入而形成埋层11和预参杂12后，预参杂12与埋层11的位置关系可以有但不限于以下两种情况：
情况1——在第二区域处沿横向方向与埋层11间隔设定距离进行第二离子注入以形成预参杂12，如图8所示。
其中，“横向方向”是在同一周向位置处预参杂12到埋层11或埋层11到预参杂12的方向，即径向方向。由于预参杂12中的离子的热扩散能力大于埋层中11的离子的热扩散能力，因此在进行热退火处理前，预参杂12与埋层11可间隔设定距离，这样可节省第二离子注入的剂量，降低生产成本，而在进行热退火处理后，预参杂12中的离子和埋层11中的离子会进行热扩散，使预参杂12与埋层11连接。
情况2——在第二区域处沿横向方向与埋层11接触进行第二离子注入以形成预参杂12。
为了保证在进行热退火处理后，预参杂12与埋层11能够可靠连接，在进行热退火处理前，预参杂12与埋层11可接触设置，并且，在有需要的情况下，两者也可重叠设置。
进一步地，为了保证预参杂12中的离子的热扩散能力大于埋层11中的离子的热扩散能力，埋层11和预参杂12中的离子的种类和浓度可以有但不限于以下几种方式：
方式1——埋层11和预参杂12中的离子相同，预参杂12中的离子浓度大于埋层11中的离子浓度。
方式2——埋层11和预参杂12中的离子不同，预参杂12中的离子的热扩散能力大于埋层11中的离子的热扩散能力，预参杂12中的离子浓度大于、小于或等于埋层11中的离子浓度。
方式3——埋层11和预参杂12中的离子不同，预参杂12中的离子的热扩散能力小于埋层11中的离子的热扩散能力，预参杂12中的离子浓度大于埋层11中的离子浓度。
S704，在衬底1的设置有埋层11和预参杂12的一侧形成外延层2。
S706，对应第二区域在外延层2上进行第三离子注入以形成深阱21。
由于外延层2厚度比较大，所以深阱21的离子注入的能量要高于预参杂12的离子注入的能量，故对深阱12的离子注入的机台的能力要求较高。并且，在进行第三离子注入形成深阱21后，深阱21与预参杂12的位置关系可以有但不限于以下两种情况：
情况1——在外延层2的第二区域进行第三离子注入直至沿纵向方向与预参杂12间隔设定距离，以形成深阱21，即深阱21的朝向预参杂12的一端与预参杂12间隔设定距离，如图9所示。
其中，“纵向方向”是指衬底1与外延层2的层叠方向。由于预参杂12中的离子的热扩散能力大于埋层11中的离子的热扩散能力，因此在进行热退火处理前，深阱21与预参杂12可间隔设定距离，这样在外延层2厚度较大时可减小形成深阱21的第三离子注入的能量，不需要额外增加高能离子注入机台，采用现有机台即可完成离子注入，并且在一定程度上能够节省第三离子注入的剂量，有利于降低生产成本，而在进行热退火处理后，预参杂12中的离子和深阱21中的离子会进行热扩散，使预参杂12与深阱21连接。
情况2——在外延层2的第二区域进行第三离子注入直至沿纵向方向与预参杂12接触，以形成深阱21，即深阱21的朝向预参杂12的一端与预参杂12接触。
为了保证在进行热退火处理后，预参杂12与深阱21能够可靠连接，在进行热退火处理前，预参杂12与深阱21可接触设置，并且，在有需要的情况下，两者也可重叠设置。
S707，进行热退火处理，使埋层11、预参杂12和深阱21中的离子进行热扩散，而使埋层11、预参杂12和深阱21依次连接，埋层11、预参杂12和深阱21包围的内部区域为器件区域。
也就是说，如图9所示，在进行热退火前，预参杂12和深阱21可沿纵向方向间隔设置；埋层11和预参杂12可沿横向方向间隔设置。如图10所示，在进行热退火后，埋层11、预参杂12和深阱21中的离子进行热扩散，使埋层11、预参杂12和深阱21依次连接，即实现导电连接，埋层11、预参杂12和深阱21包围的内部区域为器件区域。具体地，预参杂12与埋层11主要是在横向方向上连接；深阱21与预参杂12主要是在纵向方向上连接。
另外，在其他例子中，在进行热退火前，预参杂12和深阱21沿纵向方向可间隔设置；埋层11和预参杂12沿横向方向可接触设置；或者，预参杂12和深阱21沿纵向方向可接触设置；埋层11和预参杂12沿横向方向可间隔设置；或者，预参杂12和深阱21沿纵向方向可接触设置；埋层11和预参杂12沿横向方向可接触设置。
并且，衬底1可具有第一导电类型，埋层11、预参杂12和深阱21可具有第二导电类型，外延层2可具有第一导电类型或第二导电类型，第一导电类型与第二导电类型相反。也就是说，衬底1与埋层11、预参杂12和深阱21的导电类型可相反，外延层2与衬底1的导电类型可相同或相反。例如，衬底的导电类型可为P型，埋层、预参杂和深阱的导电类型可为N型，外延层的导电类型可为P型或N型。
继续参考图7，在S703之前，器件隔离结构10的制造方法还可包括：S702，使用光罩在衬底1上确定第二区域，其中，光罩上标记有第二区域的位置。具体地，在衬底1上设置第一光刻胶层，将具有目标图案的光罩铺设在第一光刻胶层上并进行曝光和显影工艺，以将目标图案形成在第一光刻胶层上，形成图案化的第一光刻胶层，目标图案包括第二区域的形状，从而在衬底1上确定第二区域的位置。
进一步地，在S706之前，器件隔离结构10的制造方法还可包括：S705，使用光罩在外延层2上确定第二区域。具体地，在外延层2上设置第二光刻胶层；将具有目标图案的光罩铺设在第二光刻胶层上并进行曝光和显影工艺，以将目标图案形成在第二光刻胶层上，形成图案化的第二光刻胶层，目标图案包括第二区域的形状，从而在外延层2上确定第二区域的位置。
由于在外延层2上确定第二区域的位置的光罩与在衬底1上确定第二区域的位置的光罩可为同一个光罩，即可利用预掺杂注入光罩对应预参杂12在外延层2上进行深阱21的离子注入，因此不需要额外增加光罩和热预算成本。
图11为图9所示的器件隔离结构在进行热退火后的TCAD工艺仿真图。如图11所示，通过TCAD器件工艺仿真验证了本申请实施例的器件隔离结构的制造方法的可行性。具体地，以外延厚度12um作为例子(现有常规外延8um)，保持同样的隔离埋层注入和热退火条件，例如，不需要增大引出处离子注入能量，采用现有机台即可完成离子注入，避免了额外增加高能离子注入机台，由图11中所示的退火后的杂质分布可知，埋层被顺利引出。
本申请实施例提出的器件隔离结构的制造方法，主要涉及深隔离埋层引出的工艺方法，可以实现厚外延层下的深埋层顺利引出，能够有效隔离器件。并且，该深隔离埋层引出工艺方法可以兼容目前的工艺能力，不需要额外增加高能离子注入机台，不需要额外增加光罩、外延工艺等。相对于图2所示的方案，只需要增加一步预掺杂离子注入，并且可共用深阱离子注入的光罩以及埋层和深阱的热退火，没有增加光罩和热预算。相对于图4所示的方案，不需要多次外延及注入，极大地降低了成本与工艺复杂度；相对于图5所示的方案，通过离子注入的方式引出埋层，不仅降低成本，增加工艺稳定性，也消除了因为金属淀积空洞引起的接触问题。也就是说，本申请实施例的深隔离埋层引出工艺方法对现有工艺改动较小，能良好兼容现有工艺，能够保证加工质量，且有利于降低加工成本和缩短制造周期。
综上所述，本申请实施例的器件深隔离埋层引出的方法，具体地可包括以下步骤：
1)首先衬底进行离子注入，形成埋层；
2)然后进行与埋层同类型的预掺杂离子注入，位置处于埋层外侧；
3)外延之后，再进行与埋层同类型的高能量深阱离子注入引出；其中，预掺杂与深阱离子注入光罩是同一张。另外，预掺杂、深阱离子注入与埋层元素类型相同，例如同为N型或P型，可以是但不限于同一种元素。
4)通过热退火的方式，使得埋层-预掺杂-深阱离子注入经过扩散后可以接到一起，实现埋层引出；其中，预掺杂与埋层的位置可以重叠，也可以有间距，但要保证热退火之后可以连接在一起；深阱注入能量也需保证退火后可与预掺杂连接在一起；热退火温度和时间要保证埋层-预掺杂-深阱连接在一起。
也就是说，可先在器件衬底1上进行离子注入掺杂形成埋层11，然后在埋层11外侧进行离子注入，形成预掺杂12，因为是在硅表面，所以不需要能量很高的离子注入。然后，在器件上生成外延层2后，利用预掺注入光罩在外延层2上进行与预掺杂注入元素同类型的深阱离子注入，注入深度视机台能力所定。最后，进行热退火，最深处的埋层11以及预掺杂12和深阱21注入的杂质会发生热扩散，埋层11与预掺杂12的横向扩散可以短接在一起，而深阱21与预掺杂12的纵向扩散也可以短接在一起，因此，埋层—预掺杂—深阱就可以连接在一起，这样就实现了器件深隔离埋层的引出。
由于在埋层11的外周处形成预参杂12，且预参杂12中的离子的热扩散能力大于埋层11中的离子的热扩散能力，使得在外延层2厚度较大时，进行热退火处理后，埋层11、预参杂12和深阱21中的离子进行热扩散，可使埋层11、预参杂12和深阱21依次连接，将埋层11顺利引出。也就是说，本申请实施例可解决由于外延层2过厚导致隔离埋层11无法引出的问题，在不改变机台能力的前提下，实现深隔离埋层11的引出，可以完美兼容现有的工艺平台能力。同时，不需要额外增加光罩，节约成本。并且，可适用于各种需要引出外延层下隔离埋层的器件，适用范围广泛。
最后说明的是：以上实施例仅用以说明本申请的技术方案，而对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (12)
1.一种器件隔离结构的制造方法，其特征在于，包括：
在衬底(1)的第一区域进行第一离子注入以形成埋层(11)；
在所述衬底(1)的第二区域进行第二离子注入以形成预参杂(12)，所述第二区域围绕所述第一区域的外周设置，所述预参杂(12)中的离子的热扩散能力大于所述埋层(11)中的离子的热扩散能力；
在所述衬底(1)的设置有所述埋层(11)和所述预参杂(12)的一侧形成外延层(2)；
对应所述第二区域在所述外延层(2)上进行第三离子注入以形成深阱(21)；
进行热退火处理，使所述埋层(11)、所述预参杂(12)和所述深阱(21)中的离子进行热扩散，而使所述埋层(11)、所述预参杂(12)和所述深阱(21)依次连接，所述埋层(11)、所述预参杂(12)和所述深阱(21)包围的内部区域为器件区域。
2.根据权利要求1所述的器件隔离结构的制造方法，其特征在于：
所述埋层(11)和所述预参杂(12)中的离子相同，所述预参杂(12)中的离子浓度大于所述埋层(11)中的离子浓度；或，
所述埋层(11)和所述预参杂(12)中的离子不同，其中：所述预参杂(12)中的离子的热扩散能力大于所述埋层(11)中的离子的热扩散能力，所述预参杂(12)中的离子浓度大于、小于或等于所述埋层(11)中的离子浓度；或，所述预参杂(12)中的离子的热扩散能力小于所述埋层(11)中的离子的热扩散能力，所述预参杂(12)中的离子浓度大于所述埋层(11)中的离子浓度。
3.根据权利要求1或2所述的器件隔离结构的制造方法，其特征在于，所述在所述衬底(1)的第二区域进行第二离子注入以形成预参杂(12)的步骤之前，还包括：
使用光罩在所述衬底(1)上确定所述第二区域，其中，所述光罩上标记有所述第二区域的位置。
4.根据权利要求3所述的器件隔离结构的制造方法，其特征在于，在所述对应所述第二区域在所述外延层(2)上进行第三离子注入以形成深阱(21)的步骤之前，还包括：
使用所述光罩在所述外延层(2)上确定所述第二区域。
5.根据权利要求1-4中任一项所述的器件隔离结构的制造方法，其特征在于，所述在所述衬底(1)的第二区域进行第二离子注入以形成预参杂(12)，包括：
在所述第二区域处沿横向方向与所述埋层(11)间隔设定距离进行所述第二离子注入以形成所述预参杂(12)；或，
在所述第二区域处沿横向方向与所述埋层(11)接触进行所述第二离子注入以形成所述预参杂(12)。
6.根据权利要求1-5中任一项所述的器件隔离结构的制造方法，其特征在于，所述对应所述第二区域在所述外延层(2)上进行第三离子注入以形成深阱(21)，包括：
在所述外延层(2)的第二区域进行所述第三离子注入直至沿纵向方向与所述预参杂(12)间隔设定距离，以形成所述深阱(21)；或，
在所述外延层(2)的第二区域进行所述第三离子注入直至沿纵向方向与所述预参杂(12)接触，以形成所述深阱(21)。
7.根据权利要求1-6中任一项所述的器件隔离结构的制造方法，其特征在于，使所述埋层(11)、所述预参杂(12)、所述深阱(21)依次连接包括：
使所述预参杂(12)与所述埋层(11)在横向方向上连接；
使所述深阱(21)与所述预参杂(12)在纵向方向上连接。
8.根据权利要求1-7中任一项所述的器件隔离结构的制造方法，其特征在于，所述衬底(1)具有第一导电类型，所述埋层(11)、所述预参杂(12)和所述深阱(21)具有第二导电类型，所述外延层(2)具有所述第一导电类型或所述第二导电类型，所述第一导电类型与所述第二导电类型相反。
9.一种器件隔离结构，其特征在于，包括：
衬底(1)，具有第一区域和第二区域，所述第二区域围绕所述第一区域的外周设置；在所述第一区域通过第一离子注入形成有埋层(11)，在所述第二区域通过第二离子注入形成有预参杂(12)，所述预参杂(12)中的离子的热扩散能力大于所述埋层(11)中的离子的热扩散能力；
外延层(2)，位于所述衬底(1)的设置有所述埋层(11)和所述预参杂(12)的一侧；在所述外延层(2)上对应所述第二区域通过第三离子注入形成有深阱(21)；
其中，所述埋层(11)、所述预参杂(12)和所述深阱(21)依次连接，所述埋层(11)、所述预参杂(12)和所述深阱(21)包围的内部区域为器件区域。
10.根据权利要求9所述的器件隔离结构，其特征在于：
所述埋层(11)和所述预参杂(12)中的离子相同，所述预参杂(12)中的离子浓度大于所述埋层(11)中的离子浓度；或，
所述埋层(11)和所述预参杂(12)中的离子不同，其中：所述预参杂(12)中的离子的热扩散能力大于所述埋层(11)中的离子的热扩散能力，所述预参杂(12)中的离子浓度大于、小于或等于所述埋层(11)中的离子浓度；或，所述预参杂(12)中的离子的热扩散能力小于所述埋层(11)中的离子的热扩散能力，所述预参杂(12)中的离子浓度大于所述埋层(11)中的离子浓度。
11.根据权利要求9或10所述的器件隔离结构，其特征在于：
所述衬底(1)具有第一导电类型，所述埋层(11)、所述预参杂(12)和所述深阱(21)具有第二导电类型，所述外延层(2)具有所述第一导电类型或所述第二导电类型，所述第一导电类型与所述第二导电类型相反；和/或，
所述埋层(11)、所述预参杂(12)和所述深阱(21)设置为：在进行热退火前，所述预参杂(12)和所述深阱(21)沿纵向方向间隔设置或接触设置；所述埋层(11)和所述预参杂(12)沿横向方向间隔设置或接触设置；在进行热退火后，所述埋层(11)、所述预参杂(12)和所述深阱(21)中的离子进行热扩散，使所述预参杂(12)与所述埋层(11)在横向方向上连接以及使所述深阱(21)与所述预参杂(12)在所述纵向方向上连接。
12.一种半导体器件，其特征在于，包括：
根据权利要求9-11中任一项所述的器件隔离结构(10)；
高压器件(20)，设置在所述器件隔离结构(10)的器件区域内；
低压器件(30)，设置在所述外延层(2)且位于所述器件区域的外侧。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210082284.8A CN114530412A (zh) | 2022-01-24 | 2022-01-24 | 一种器件隔离结构及其制造方法、半导体器件 |
| PCT/CN2022/114684 WO2023138050A1 (zh) | 2022-01-24 | 2022-08-25 | 一种器件隔离结构及其制造方法、半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210082284.8A CN114530412A (zh) | 2022-01-24 | 2022-01-24 | 一种器件隔离结构及其制造方法、半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114530412A true CN114530412A (zh) | 2022-05-24 |
Family
ID=81621273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210082284.8A Pending CN114530412A (zh) | 2022-01-24 | 2022-01-24 | 一种器件隔离结构及其制造方法、半导体器件 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114530412A (zh) |
| WO (1) | WO2023138050A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023138050A1 (zh) * | 2022-01-24 | 2023-07-27 | 华为数字能源技术有限公司 | 一种器件隔离结构及其制造方法、半导体器件 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8154101B2 (en) * | 2008-08-07 | 2012-04-10 | Texas Instruments Incorporated | High voltage diode with reduced substrate injection |
| CN101964329B (zh) * | 2010-08-03 | 2012-09-26 | 无锡晶凯科技有限公司 | 150v-bcd体硅制造工艺和lcd背光驱动芯片 |
| CN202134578U (zh) * | 2011-05-19 | 2012-02-01 | 上海腾怡半导体有限公司 | 集成霍尔器件 |
| CN102569045A (zh) * | 2012-02-20 | 2012-07-11 | 上海先进半导体制造股份有限公司 | 60伏高压ldpmos结构及其制造方法 |
| CN112599600A (zh) * | 2020-12-03 | 2021-04-02 | 杰华特微电子（杭州）有限公司 | 垂直双扩散晶体管及其制造方法 |
| CN114530412A (zh) * | 2022-01-24 | 2022-05-24 | 华为数字能源技术有限公司 | 一种器件隔离结构及其制造方法、半导体器件 |
-
2022
- 2022-01-24 CN CN202210082284.8A patent/CN114530412A/zh active Pending
- 2022-08-25 WO PCT/CN2022/114684 patent/WO2023138050A1/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023138050A1 (zh) * | 2022-01-24 | 2023-07-27 | 华为数字能源技术有限公司 | 一种器件隔离结构及其制造方法、半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023138050A1 (zh) | 2023-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9466700B2 (en) | Semiconductor device and method of fabricating same | |
| US9153666B1 (en) | LDMOS with corrugated drift region | |
| US20060011985A1 (en) | Asymmetric hetero-doped high-voltage MOSFET (AH2MOS) | |
| US20040082133A1 (en) | Eliminating substrate noise by an electrically isolated high-voltage I/O transistor | |
| JP2017527110A (ja) | カスケードされたリサーフ注入及び二重バッファを備えるｌｄｍｏｓデバイスのための方法及び装置 | |
| US8212292B2 (en) | High gain tunable bipolar transistor | |
| US9171916B1 (en) | LDMOS with thick interlayer-dielectric layer | |
| KR101531882B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| TWI229941B (en) | High voltage metal-oxide semiconductor device | |
| KR101531880B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP5558243B2 (ja) | 半導体装置 | |
| CN113130633B (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| TWI440183B (zh) | 超高電壓ｎ型金屬氧化物半導體元件及其製造方法 | |
| KR20070061361A (ko) | 반도체 장치 및 그 제조 방법 | |
| WO2023138050A1 (zh) | 一种器件隔离结构及其制造方法、半导体器件 | |
| JP3354127B2 (ja) | 高電圧素子及びその製造方法 | |
| US8648416B1 (en) | LDMOS sense transistor structure for current sensing at high voltage | |
| CN109585558B (zh) | 具有多个栅极结构的ldmos finfet结构 | |
| KR20030035910A (ko) | 집적회로 및 그 제조방법 | |
| JP4304779B2 (ja) | 半導体装置およびその製造方法 | |
| CN112466950A (zh) | 一种抗边缘漏电soi mos结构及其形成方法 | |
| CN108389857B (zh) | 提高维持电压的多晶硅假栅静电释放器件及其制作方法 | |
| KR20100020688A (ko) | Ｌｄｍｏｓ 반도체 소자와 그 제조 방법 | |
| KR20090070783A (ko) | 반도체소자 및 그 제조방법 | |
| JP2014017487A (ja) | 高降伏電圧を有するバイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |