CN102569045A - 60伏高压ldpmos结构及其制造方法 - Google Patents

Abstract

本发明提供一种60伏高压LDPMOS结构及其制造方法，该制造方法包括步骤：提供P型硅衬底，其上形成有N型埋层和P型外延层；在P型外延层中注入N型杂质，形成低浓度的高压N阱，其与N型埋层相接并共同形成高压隔离区；在P型外延层上制作器件/电路部分的多个场氧化隔离；在P型外延层中掺杂形成低压N阱，其左侧部分位于一场氧化隔离的下方并与高压N阱部分重叠；在P型外延层上形成栅极氧化层，其部分覆盖低压N阱区域；在栅极氧化层上热生长多晶硅栅并形成多晶栅极，同时在漏区形成多晶栅场板；以多晶栅极为对准层，分别形成源极、漏极、衬底引出端和N阱引出端。本发明能够简化该高压LDPMOS的结构、工艺层次与工艺步骤，且与0.35μm CMOS工艺完全兼容。

Description

60伏高压LDPMOS结构及其制造方法

技术领域

本发明涉及半导体器件技术领域，具体来说，本发明涉及一种60伏高压LDPMOS结构及其制造方法。

背景技术

60V高压(栅极与漏端工作电压均是60V)BCD中栅极驱动器(Gate driver)驱动器件及其模块广泛应用于PDP驱动、LCD驱动、OLED驱动、马达驱动、汽车电子等领域，是近年来的热门研究领域。

高压PMOS在高压驱动电路中是个十分关键的器件。BCD工艺集成的器件比较多，应用起来方便灵活，但如何减少工艺层次与工艺步骤又能达到技术指标与要求从而降低成本，也是当前BCD技术研究的重要内容。

发明内容

本发明所要解决的技术问题是提供一种60伏高压LDPMOS结构及其制造方法，简化该高压LDPMOS的结构、工艺层次与工艺步骤，且与0.35μm CMOS工艺完全兼容。

为解决上述技术问题，本发明提供一种60伏高压LDPMOS结构的制造方法，包括步骤：

提供P型硅衬底，其上形成有N型埋层，在所述P型硅衬底上热生长P型外延层，作为所述高压LDPMOS结构的漏端漂移区；

在所述P型外延层(203)中高能注入N型杂质，并经高温扩散形成低浓度的高压N阱，所述高压N阱与所述N型埋层相接并共同形成所述高压LDPMOS结构的高压隔离区；

依照标准CMOS工艺，在所述P型外延层上进行局部氧化工艺，制作器件/电路部分的多个场氧化隔离；

通过离子注入法在所述P型外延层中掺杂形成低压N阱，所述低压N阱的左侧部分位于一场氧化隔离的下方并与所述高压N阱部分重叠，作为所述高压LDPMOS结构的沟道区；

在所述P型外延层上形成所述高压LDPMOS结构的栅极氧化层，所述栅极氧化层部分覆盖所述低压N阱区域；

在所述栅极氧化层上热生长多晶硅栅并形成多晶栅极，同时在所述高压LDPMOS结构的漏区形成多晶栅场板；

依照标准CMOS工艺，以所述多晶栅极为对准层，在所述高压LDPMOS结构的源区以及漏区依次图形曝光，分别形成源极、漏极、衬底引出端和N阱引出端。

可选地，形成所述源极、漏极、衬底引出端和N阱引出端之后还包括步骤：

对所述高压LDPMOS结构进行快速热处理过程，降低接触电阻。

可选地，对所述高压LDPMOS结构进行快速热处理过程之后还包括步骤：

对所述高压LDPMOS结构进行接触工艺并形成后段工艺。

可选地，所述接触工艺包括在所述源极、漏极、衬底引出端和N阱引出端上形成钛硅化物或者钴硅化物接触。

可选地，所述N型杂质包括磷。

为解决上述技术问题，本发明还提供一种60伏高压LDPMOS结构，包括：

N型埋层，位于P型硅衬底中，所述P型硅衬底上形成有P型外延层，作为所述高压LDPMOS结构的漏端漂移区；

低浓度的高压N阱，位于所述N型埋层之上、所述P型外延层之中，所述高压N阱与所述N型埋层相接并共同形成所述高压LDPMOS结构的高压隔离区；

多个场氧化隔离，分布于所述P型外延层的表面，作为器件/电路部分的隔离；

低压N阱，位于所述P型外延层之中，所述低压N阱的左侧部分位于一场氧化隔离的下方并与所述高压N阱部分重叠，作为所述高压LDPMOS结构的沟道区；

栅极氧化层，位于所述P型外延层上，所述栅极氧化层部分覆盖所述低压N阱区域；

多晶栅极，位于所述栅极氧化层上，同时在所述高压LDPMOS结构的漏区具有多晶栅场板；

源极、漏极、衬底引出端和N阱引出端，分布在所述P型外延层的表面，所述源极位于所述低压N阱中，所述漏极位于所述高压隔离区中，所述N阱引出端位于所述高压N阱中，所述衬底引出端位于所述高压隔离区的外侧。

可选地，所述源极、漏极、衬底引出端和N阱引出端上包括钛硅化物或者钴硅化物接触。

与现有技术相比，本发明具有以下优点：

本发明提出了一种60伏高压LDPMOS的结构及其制造工艺，该高压LDPMOS的结构、工艺层次与工艺步骤简单。该高压LDPMOS尽量采用一些基本、必须的工艺层次而减少额外的工艺层次与工艺步骤。其利用低压PMOS的低压N阱(NWL)来形成LDPMOS的沟道，直接用P型外延层做LDPMOS的漏端漂移区，而不需要其他额外的工艺层次来形成LDPMOS的沟道以及承受高电压的漏端漂移区。其采用BCD工艺中的高压N阱(HNW)和N型埋层(BNL)形成隔离。栅极氧化层也是直接用3.3V或5V低压的CMOS栅极氧化层。

该60伏高压LDPMOS结构有效简化了传统的LDPMOS要专门额外的层次来形成沟道与漏端漂移区，这将简化60伏BCD的工艺层次与工艺步骤且与低压工艺兼容，减少成本有利于产业化的应用。特别是该LDPMOS结构安全工作区大，可以工作在60V以上，击穿电压大于85伏，性能指标没有降低。

该60伏高压LDPMOS能与0.35μm CMOS工艺完全兼容，这对高压BCD的发展与广泛应用有很大作用。

附图说明

本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中：

图1为本发明一个实施例的60伏高压LDPMOS结构的剖面示意图；

图2为本发明一个实施例的60伏高压LDPMOS结构的制造方法的流程图；

图3至图7为本发明一个实施例的60伏高压LDPMOS结构的制造过程的剖面结构示意图。

具体实施方式

下面结合具体实施例和附图对本发明作进一步说明，在以下的描述中阐述了更多的细节以便于充分理解本发明，但是本发明显然能够以多种不同于此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎，因此不应以此具体实施例的内容限制本发明的保护范围。

图1为本发明一个实施例的60伏高压LDPMOS结构的剖面示意图。本发明提出的0.35μm 60V高压LDPMOS结构优化改善了沟道的工艺层次与漏端漂移区的结构及工艺，在与低压器件(3.3V或5V)兼容的同时还能减少两个工艺层次，击穿电压可达85V以上，如图1所示。

图2为本发明一个实施例的60伏高压LDPMOS结构的制造方法的流程图。如图2所示，该60伏高压LDPMOS结构200的制造方法可以包括：

执行步骤S101，提供P型硅衬底，其上形成有N型埋层，在P型硅衬底上热生长P型外延层，作为高压LDPMOS结构的漏端漂移区；

执行步骤S 102，在P型外延层中高能注入N型杂质，并经高温扩散形成低浓度的高压N阱，高压N阱与N型埋层相接并共同形成高压LDPMOS结构的高压隔离区；

执行步骤S103，依照标准CMOS工艺，在P型外延层上进行局部氧化工艺，制作器件/电路部分的多个场氧化隔离；

执行步骤S104，通过离子注入法在P型外延层中掺杂形成低压N阱，低压N阱的左侧部分位于一场氧化隔离的下方并与高压N阱部分重叠，作为高压LDPMOS结构的沟道区；

执行步骤S105，在P型外延层上形成高压LDPMOS结构的栅极氧化层，栅极氧化层部分覆盖低压N阱区域；

执行步骤S106，在栅极氧化层上热生长多晶硅栅并形成多晶栅极，同时在高压LDPMOS结构的漏区形成多晶栅场板；

执行步骤S107，依照标准CMOS工艺，以多晶栅极为对准层，在高压LDPMOS结构的源区以及漏区依次图形曝光，分别形成源极、漏极、衬底引出端和N阱引出端。

60伏高压LDPMOS结构的制造方法的实施例

图3至图7为本发明一个实施例的60伏高压LDPMOS结构的制造过程的剖面结构示意图。需要注意的是，这些以及后续其他的附图均仅作为示例，其并非是按照等比例的条件绘制的，并且不应该以此作为对本发明实际要求的保护范围构成限制。

如图3所示，提供P型硅衬底(为绘图简便起见而未示出)，其上形成有N型埋层(BNL)202。在P型硅衬底上热生长P型外延层(P-Epi)203，作为高压LDPMOS结构200的漏端漂移区。

如图4所示，在P型外延层203中高能注入N型杂质，例如磷，并经高温扩散形成低浓度的高压N阱(HNW)204。该高压N阱204与N型埋层202相接并共同形成高压LDPMOS结构200的高压隔离区209。

如图5所示，依照标准CMOS工艺，在P型外延层203上进行局部氧化工艺(LOCOS)，制作器件/电路部分的多个场氧化隔离(FOX)206。继续如图5所示，接着，通过离子注入法在P型外延层203中掺杂形成低压N阱(NWL)205。该低压N阱205的左侧部分位于一场氧化隔离206的下方并与高压N阱204部分重叠，作为高压LDPMOS结构200的沟道区。

如图6所示，在P型外延层203上形成高压LDPMOS结构200的薄的栅极氧化层207，栅极氧化层207部分覆盖低压N阱205区域。继续如图6所示，接着，在栅极氧化层207上热生长多晶硅栅(PL)并形成多晶栅极208，同时在高压LDPMOS结构200的漏区形成多晶栅场板。

如图7所示，依照标准CMOS工艺，以多晶栅极208为对准层，在高压LDPMOS结构200的源区以及漏区依次图形曝光，分别形成源极(PPS，即P+)211、漏极(PPS)212、衬底引出端(PPS)213、214和N阱引出端(NPS，即N+)215。

在本实施例中，形成源极211、漏极212、衬底引出端213、214和N阱引出端215之后可以还包括步骤：

对高压LDPMOS结构200进行快速热处理过程，降低接触电阻。

在本实施例中，对高压LDPMOS结构200进行快速热处理过程之后又可以还包括步骤：

对高压LDPMOS结构200进行接触工艺并形成后段工艺。该接触工艺可以包括在源极211、漏极212、衬底引出端213、214和N阱引出端215上形成钛硅化物或者钴硅化物接触。

60伏高压LDPMOS结构的实施例

本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且选择性地省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，本实施例不再重复赘述。

图7为本发明一个实施例的60伏高压LDPMOS结构的剖面示意图。如图7所示，该60伏高压LDPMOS结构200可以包括：N型埋层202、低浓度的高压N阱204、多个场氧化隔离206、低压N阱205、栅极氧化层207、多晶栅极209、源极211、漏极212、衬底引出端213、214和N阱引出端215等。

其中，该N型埋层202位于P型硅衬底中，P型硅衬底上形成有P型外延层203，作为高压LDPMOS结构200的漏端漂移区。低浓度的高压N阱204位于N型埋层202之上、P型外延层203之中，高压N阱204与N型埋层202相接并共同形成高压LDPMOS结构200的高压隔离区209。多个场氧化隔离206分布于P型外延层203的表面，作为器件/电路部分的隔离。低压N阱205位于P型外延层203之中，低压N阱205的左侧部分位于一场氧化隔离206的下方并与高压N阱204部分重叠，作为高压LDPMOS结构200的沟道区。栅极氧化层207位于P型外延层203上，栅极氧化层207部分覆盖低压N阱205区域。多晶栅极209位于栅极氧化层207上，同时在高压LDPMOS结构200的漏区具有多晶栅场板。源极211、漏极212、衬底引出端213、214和N阱引出端215分布在P型外延层203的表面，源极211位于低压N阱205中，漏极212位于高压隔离区209中，N阱引出端215位于高压N阱204中，衬底引出端213、214位于高压隔离区209的外侧。

在本实施例中，源极211、漏极212、衬底引出端213、214和N阱引出端215上可以包括钛硅化物或者钴硅化物接触。

本发明提出了一种60伏高压LDPMOS的结构及其制造工艺，该高压LDPMOS的结构、工艺层次与工艺步骤简单。该高压LDPMOS尽量采用一些基本、必须的工艺层次而减少额外的工艺层次与工艺步骤。其利用低压PMOS的低压N阱(NWL)来形成LDPMOS的沟道，直接用P型外延层做LDPMOS的漏端漂移区，而不需要其他额外的工艺层次来形成LDPMOS的沟道以及承受高电压的漏端漂移区。其采用BCD工艺中的高压N阱(HNW)和N型埋层(BNL)形成隔离。栅极氧化层也是直接用3.3V或5V低压的CMOS栅极氧化层。

该60伏高压LDPMOS结构有效简化了传统的LDPMOS要专门额外的层次来形成沟道与漏端漂移区，这将简化60伏BCD的工艺层次与工艺步骤且与低压工艺兼容，减少成本有利于产业化的应用。特别是该LDPMOS结构安全工作区大，可以工作在60V以上，击穿电压大于85伏，性能指标没有降低。

该60伏高压LDPMOS能与0.35μm CMOS工艺完全兼容，这对高压BCD的发展与广泛应用有很大作用。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本发明权利要求所界定的保护范围之内。

Claims (7)

1.一种60伏高压LDPMOS结构(200)的制造方法，包括步骤：

提供P型硅衬底，其上形成有N型埋层(202)，在所述P型硅衬底上热生长P型外延层(203)，作为所述高压LDPMOS结构(200)的漏端漂移区；

在所述P型外延层(203)中高能注入N型杂质，并经高温扩散形成低浓度的高压N阱(204)，所述高压N阱(204)与所述N型埋层(202)相接并共同形成所述高压LDPMOS结构(200)的高压隔离区(209)；

依照标准CMOS工艺，在所述P型外延层(203)上进行局部氧化工艺，制作器件/电路部分的多个场氧化隔离(206)；

通过离子注入法在所述P型外延层(203)中掺杂形成低压N阱(205)，所述低压N阱(205)的左侧部分位于一场氧化隔离(206)的下方并与所述高压N阱(204)部分重叠，作为所述高压LDPMOS结构(200)的沟道区；

在所述P型外延层(203)上形成所述高压LDPMOS结构(200)的栅极氧化层(207)，所述栅极氧化层(207)部分覆盖所述低压N阱(205)区域；

在所述栅极氧化层(207)上热生长多晶硅栅并形成多晶栅极(208)，同时在所述高压LDPMOS结构(200)的漏区形成多晶栅场板；

依照标准CMOS工艺，以所述多晶栅极(208)为对准层，在所述高压LDPMOS结构(200)的源区以及漏区依次图形曝光，分别形成源极(211)、漏极(212)、衬底引出端(213、214)和N阱引出端(215)。

2.根据权利要求1所述的制造方法，其特征在于，形成所述源极(211)、漏极(212)、衬底引出端(213、214)和N阱引出端(215)之后还包括步骤：

对所述高压LDPMOS结构(200)进行快速热处理过程，降低接触电阻。

3.根据权利要求2所述的制造方法，其特征在于，对所述高压LDPMOS结构(200)进行快速热处理过程之后还包括步骤：

对所述高压LDPMOS结构(200)进行接触工艺并形成后段工艺。

4.根据权利要求3所述的制造方法，其特征在于，所述接触工艺包括在所述源极(211)、漏极(212)、衬底引出端(213、214)和N阱引出端(215)上形成钛硅化物或者钴硅化物接触。

5.根据权利要求1至4中任一项所述的制造方法，其特征在于，所述N型杂质包括磷。

6.一种60伏高压LDPMOS结构(200)，包括：

N型埋层(202)，位于P型硅衬底中，所述P型硅衬底上形成有P型外延层(203)，作为所述高压LDPMOS结构(200)的漏端漂移区；

低浓度的高压N阱(204)，位于所述N型埋层(202)之上、所述P型外延层(203)之中，所述高压N阱(204)与所述N型埋层(202)相接并共同形成所述高压LDPMOS结构(200)的高压隔离区(209)；

多个场氧化隔离(206)，分布于所述P型外延层(203)的表面，作为器件/电路部分的隔离；

低压N阱(205)，位于所述P型外延层(203)之中，所述低压N阱(205)的左侧部分位于一场氧化隔离(206)的下方并与所述高压N阱(204)部分重叠，作为所述高压LDPMOS结构(200)的沟道区；

栅极氧化层(207)，位于所述P型外延层(203)上，所述栅极氧化层(207)部分覆盖所述低压N阱(205)区域；

多晶栅极(209)，位于所述栅极氧化层(207)上，同时在所述高压LDPMOS结构(200)的漏区具有多晶栅场板；

源极(211)、漏极(212)、衬底引出端(213、214)和N阱引出端(215)，分布在所述P型外延层(203)的表面，所述源极(211)位于所述低压N阱(205)中，所述漏极(212)位于所述高压隔离区(209)中，所述N阱引出端(215)位于所述高压N阱(204)中，所述衬底引出端(213、214)位于所述高压隔离区(209)的外侧。

7.根据权利要求6所述的高压LDPMOS结构(200)，其特征在于，所述源极(211)、漏极(212)、衬底引出端(213、214)和N阱引出端(215)上包括钛硅化物或者钴硅化物接触。

Images