CN114496910A - 双接触孔实现方法 - Google Patents

双接触孔实现方法 Download PDF

Info

Publication number
CN114496910A
CN114496910A CN202210022076.9A CN202210022076A CN114496910A CN 114496910 A CN114496910 A CN 114496910A CN 202210022076 A CN202210022076 A CN 202210022076A CN 114496910 A CN114496910 A CN 114496910A
Authority
CN
China
Prior art keywords
contact hole
mesa
layer
interlayer dielectric
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210022076.9A
Other languages
English (en)
Inventor
潘嘉
杨继业
孙鹏
张同博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202210022076.9A priority Critical patent/CN114496910A/zh
Publication of CN114496910A publication Critical patent/CN114496910A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895Local interconnects; Local pads, as exemplified by patent document EP0896365
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333Vertical insulated gate bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种双接触孔实现方法,提供衬底,衬底形成有隔离沟槽以形成台面结构,用于定义出衬底的有源区,有源区上形成有晶体管结构,晶体管结构包括多个电极,每个电极间均具有间隙;在衬底上形成覆盖多个电极的层间介质层;刻蚀层间介质层以及其下方相邻的两个电极,以形成两个电极共用的接触孔;填充接触孔形成导电层。本发明通过将基极接触孔和发射级接触孔集成为一个共用接触孔的方法,增加了接触孔至沟槽的间距。在此新工艺设计基础上,可以生产出台面更小的IGBT器件,得到更优的IGBT器件。

Description

双接触孔实现方法
技术领域
本发明涉及半导体技术领域,特别是涉及一种双接触孔实现方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor),绝缘栅双极型晶体管,是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件,兼有MOSFET(金属氧化物场效应管)的高输入阻抗和GTR(电力晶体管)的低导通压降两方面的优点。
IGBT是电力电子系统能量控制和转换的重要开关元器件之一,它的性能好坏直接影响着电力电子系统的转换效率、体积和重量。
电力电子器件性能始终是朝着更高的电流密度、更小的通态压降、更低关断损耗的方向发展。
IGBT原胞尺寸不断缩小,提升IGBT电流密度,通过精细化沟槽的控制来优化IGBT性能,提升短路能力,增加的无效沟道密度减少了有效导电沟通的数量。发射极沟槽直接接到发射级电位,无法形成导电沟通。另一方面,通过不同用途的沟槽设置,可以调节C(CG)-米勒电容,器件的可控性得到进一步提升。为了提升IGBT电流密度,IGBT的原胞尺寸在不断缩小中,但是越小的IGBT原胞尺寸,对IGBT工艺和良率的影响会越大。
为此,需要一种新型的接触孔设计方法,来增加接触孔至沟槽的间距。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种双接触孔实现方法,用于解决现有技术中为了提升IGBT电流密度,IGBT的原胞尺寸在不断缩小中,但是越小的IGBT原胞尺寸,接触孔至沟槽的间距对IGBT工艺和良率的影响较大的问题。
为实现上述目的及其他相关目的,本发明提供一种双接触孔实现方法,包括:
步骤一、提供衬底,所述衬底形成有隔离沟槽,用于定义出所述衬底的有源区,所述有源区上形成有晶体管结构,所述晶体管结构包括多个电极以及用于引出每个所述电极的台面结构,每个所述台面结构间均具有间隙;
步骤二、在所述衬底上形成覆盖多个所述台面结构的层间介质层;
步骤三、刻蚀所述层间介质层以及其下方相邻的两个所述台面结构,以形成两个所述台面结构共用的接触孔;
步骤四、填充所述接触孔形成导电层。
优选地,步骤一中的所述晶体管结构为绝缘栅双极型晶体管。
优选地,步骤一中的所述晶体管结构为双极型三极管或绝缘栅型场效应管中的至少一种。
优选地,步骤一中多个所述电极包括基极、集电极和发射极。
优选地,步骤三中的相邻的两个所述电极分别为用于引出所述基极的第一台面结构和用于引出所述发射极的第二台面结构。
优选地,所述第一台面结构和所述第二台面结构的宽度均为0.6微米。
优选地,步骤三中的所述接触孔到所述第一台面结构和所述第二台面结构相对一侧的所述间隙距离均为0.3微米。
优选地,步骤二中的所述层间介质层的材料为单层结构或多层结构。
优选地,步骤二中的所述层间介质层的材料为SiO2、SiN、SiON、Al 2O3和TiO2中的一种或多种。
优选地,所述导电层为自下而上依次形成的钛层、氮化钛层和钨层。
如上所述,本发明的双接触孔实现方法,具有以下有益效果:
本发明通过将基极接触孔和发射级接触孔集成为一个共用接触孔的方法,增加了接触孔至沟槽的间距。在此新工艺设计基础上,可以生产出台面更小的IGBT器件,得到更优的IGBT器件。
附图说明
图1显示为本发明的方法流程示意图;
图2显示为现有技术中一种IGBT器件示意图;
图3显示为本发明的衬底示意图;
图4显示为本发明形成层间介质层后的示意图;
图5显示为本发明形成共用接触孔的示意图;
图6显示为本发明形成导电层后的示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1,本发明提供一种双接触孔14实现方法,包括:
步骤一,请参阅图3,提供衬底10,衬底10形成有隔离沟槽,用于定义出衬底的有源区,有源区上形成有晶体管结构,晶体管结构包括多个电极以及用于引出每个电极的台面结构,台面结构用于导电,可为掺杂过的多晶硅,每个台面结构间均具有间隙;
在一种可能的实施方式中,请参阅图2,步骤一中的晶体管结构为绝缘栅双极型晶体管。
图2所示为一个N沟道增强型绝缘栅双极晶体管结构,N+区称为源区,附于其上的电极称为源极(即发射极E)。N基极称为漏区。器件的控制区为栅区,附于其上的电极称为栅极(即门极G)。沟道在紧靠栅区边界形成。在C、E两极之间的P型区(包括P+和P-区)(沟道在该区域形成),称为亚沟道区(Subchannel region)。而在漏区另一侧的P+区称为漏注入区(Drain injector),它是IGBT特有的功能区,与漏区和亚沟道区一起形成PNP双极晶体管,起发射极的作用,向漏极注入空穴,进行导电调制,以降低器件的通态电压。附于漏注入区上的电极称为漏极(即集电极)。
IGBT的开关作用是通过加正向栅极电压形成沟道,给PNP(原来为NPN)晶体管提供基极电流,使IGBT导通。反之,加反向门极电压消除沟道,切断基极电流,使IGBT关断。IGBT的驱动方法和MOSFET基本相同,只需控制输入极N-沟道MOSFET,所以具有高输入阻抗特性。当MOSFET的沟道形成后,从P+基极注入到N-层的空穴(少子),对N-层进行电导调制,减小N-层的电阻,使IGBT在高电压时,也具有低的通态电压。
在一种可能的实施方式中,步骤一中的晶体管结构为双极型三极管或绝缘栅型场效应管中的至少一种。
在一种可能的实施方式中,在例如IGBT中,步骤一中多个电极包括基极、集电极和发射极,在后段工艺中需要在不同的电极间形成金属互连线,但随着IGBT的原胞尺寸在不断缩小中,但是越小的IGBT原胞尺寸,接触孔14至沟槽的间距对IGBT工艺和良率的影响较大。
步骤二,请参阅图4,步骤二、在衬底10上形成覆盖多个台面结构的层间介质层13;
在一种可能的实施方式中,步骤二中的层间介质层13的材料为单层结构或多层结构。
在一种可能的实施方式中,步骤二中的层间介质层13的材料为SiO2、SiN、SiON、Al2O3和TiO2中的一种或多种,此处不作具体限定。
步骤三,请参阅图5,步骤三、刻蚀层间介质层13以及其下方相邻的两个台面结构,以形成两个台面结构共用的接触孔14;,相对于现有技术中在不同的台面结构上分别形成接触孔14,通过将两个电极的接触孔14集成为一个共用接触孔14的方法,增加了接触孔14至沟槽的间距;可通过光刻在层间介质层13上形成光刻胶,再通过干法刻蚀形成其接触孔14。
在一种可能的实施方式中,步骤三中的相邻的两个电极分别为用于引出基极的第一台面结构11和用于引出发射极的第二台面结构12。
在一种可能的实施方式中,现有技术中的IGBT会分别形成第一台面结构11接触孔和第二台面结构12接触孔,通过精细化沟槽的控制来使IGBT性能更具有优势。另一方面希望台面可以越小越好,通常1.6um IGBT的台面仅仅只有0.6um,接触孔14至沟槽的距离仅仅只有0.15um,这对IGBT产品工艺和良率都具有非常大的挑战,在一种优选方案中,第一台面结构11的宽度为0.6微米,此处的第一台面结构11宽度根据实际生产需要决定,此处不作具体限定。
在一种可能的实施方式中,步骤三中的接触孔14到第一台面结构11和第二台面结构12相对一侧的间隙距离均为0.3微米。
步骤四,请参阅图6,填充接触孔14形成导电层15。
在一种可能的实施方式中,导电层15为自下而上依次形成的钛层、氮化钛层和钨层,也可为其他类型的导电材料。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
综上所述,本发明通过将基极接触孔和发射级接触孔集成为一个共用接触孔的方法,增加了接触孔至沟槽的间距。在此新工艺设计基础上,可以生产出台面更小的IGBT器件,得到更优的IGBT器件。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种双接触孔实现方法,其特征在于,至少包括:
步骤一、提供衬底,所述衬底形成有隔离沟槽,用于定义出所述衬底的有源区,所述有源区上形成有晶体管结构,所述晶体管结构包括多个电极以及用于引出每个所述电极的台面结构,每个所述台面结构间均具有间隙;
步骤二、在所述衬底上形成覆盖多个所述台面结构的层间介质层;
步骤三、刻蚀所述层间介质层以及其下方相邻的两个所述台面结构,以形成两个所述台面结构共用的接触孔;
步骤四、填充所述接触孔形成导电层。
2.根据权利要求1所述的双接触孔实现方法,其特征在于:步骤一中的所述晶体管结构为绝缘栅双极型晶体管。
3.根据权利要求1所述的双接触孔实现方法,其特征在于:步骤一中的所述晶体管结构为双极型三极管或绝缘栅型场效应管中的至少一种。
4.根据权利要求2所述的双接触孔实现方法,其特征在于:步骤一中多个所述电极包括基极、集电极和发射极。
5.根据权利要求4所述的双接触孔实现方法,其特征在于:步骤三中的相邻的两个所述电极分别为用于引出所述基极的第一台面结构和用于引出所述发射极的第二台面结构。
6.根据权利要求5所述的双接触孔实现方法,其特征在于:所述第一台面结构和所述第二台面结构的宽度均为0.6微米。
7.根据权利要求6所述的双接触孔实现方法,其特征在于:步骤三中的所述接触孔到所述第一台面结构和所述第二台面结构相对一侧的所述间隙距离均为0.3微米。
8.根据权利要求1所述的双接触孔实现方法,其特征在于:步骤二中的所述层间介质层的材料为单层结构或多层结构。
9.根据权利要求1所述的双接触孔实现方法,其特征在于:步骤二中的所述层间介质层的材料为SiO2、SiN、SiON、Al 2O3和TiO2中的一种或多种。
10.根据权利要求1所述的双接触孔实现方法,其特征在于:所述导电层为自下而上依次形成的钛层、氮化钛层和钨层。
CN202210022076.9A 2022-01-10 2022-01-10 双接触孔实现方法 Pending CN114496910A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210022076.9A CN114496910A (zh) 2022-01-10 2022-01-10 双接触孔实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210022076.9A CN114496910A (zh) 2022-01-10 2022-01-10 双接触孔实现方法

Publications (1)

Publication Number Publication Date
CN114496910A true CN114496910A (zh) 2022-05-13

Family

ID=81510872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210022076.9A Pending CN114496910A (zh) 2022-01-10 2022-01-10 双接触孔实现方法

Country Status (1)

Country Link
CN (1) CN114496910A (zh)

Similar Documents

Publication Publication Date Title
JP4857566B2 (ja) 絶縁ゲート型半導体装置とその製造方法
JP5135719B2 (ja) トレンチ型絶縁ゲート半導体装置
JPH0697428A (ja) スィッチオフ能力を有するmos制御パワー半導体装置およびその製造方法
CN105122458A (zh) 半导体装置及其制造方法
CN110416294B (zh) 一种高耐压低损耗超结功率器件
CN111211169A (zh) 屏蔽型igbt结构及其制造方法
CN102386220A (zh) 一种具有背注增强结构的igbt及其制造方法
CN116666445B (zh) 一种低栅极内阻屏蔽栅沟槽mosfet
CN111129129A (zh) 陪栅浮空型沟槽栅igbt芯片
CN117747648A (zh) 半导体装置
CN111106043B (zh) 功率半导体器件元胞结构、其制备方法及功率半导体器件
CN219286406U (zh) 高静电防护能力的分离栅mosfet器件
CN105830221A (zh) 反向传导半导体装置
JPH09116152A (ja) パワー半導体素子
CN108598152B (zh) 一种超结器件终端结构
CN114496910A (zh) 双接触孔实现方法
CN111430454B (zh) 一种低饱和电流的绝缘体上硅横向绝缘栅双极型晶体管
CN111293168B (zh) Igbt器件及其制造方法
JP2024516286A (ja) 逆導通型横型絶縁ゲートバイポーラトランジスタ
CN114078961A (zh) 包括第一沟槽结构和第二沟槽结构的功率半导体器件
US5243201A (en) Mos-controlled thyristor mct
CN112750902B (zh) 一种高抗短路能力的沟槽栅igbt
CN113257905A (zh) Igbt器件
CN112786695B (zh) 一种分裂栅沟槽功率半导体器件
CN113437135B (zh) 一种压控型发射极关断晶闸管器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination