CN114496726A - 一种改善衬底片外延后硅渣和自掺杂的去边方法 - Google Patents

一种改善衬底片外延后硅渣和自掺杂的去边方法 Download PDF

Info

Publication number
CN114496726A
CN114496726A CN202111550648.2A CN202111550648A CN114496726A CN 114496726 A CN114496726 A CN 114496726A CN 202111550648 A CN202111550648 A CN 202111550648A CN 114496726 A CN114496726 A CN 114496726A
Authority
CN
China
Prior art keywords
epitaxy
self
silicon slag
doping
corrosion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111550648.2A
Other languages
English (en)
Other versions
CN114496726B (zh
Inventor
卢运增
洪漪
胡久林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhongxin Wafer Semiconductor Technology Co ltd
Original Assignee
Shanghai Zhongxin Wafer Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Zhongxin Wafer Semiconductor Technology Co ltd filed Critical Shanghai Zhongxin Wafer Semiconductor Technology Co ltd
Priority to CN202111550648.2A priority Critical patent/CN114496726B/zh
Publication of CN114496726A publication Critical patent/CN114496726A/zh
Application granted granted Critical
Publication of CN114496726B publication Critical patent/CN114496726B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及改善衬底片外延后硅渣和自掺杂的去边方法，在对LTO背封层去边时进行，先进行倒角，将倒角参数设定为300μm以内；而后进行HF腐蚀，HF腐蚀药液的体积为业界常规去边腐蚀液药液体积X的40％～50％，腐蚀时间为业界常规去边腐蚀液时间Y的70％～80％。本发明具体通过LTO膜去边距离调整、去边区域彩虹区大小调整以及平衡彩虹区与硅渣残留问题，有效降低半导体抛光片RRG水平至1％以下，且不会产生硅渣，有效的找到了一种改善衬底片外延后硅渣和自掺杂的去边方法，极具创新性与实用性。

Description

一种改善衬底片外延后硅渣和自掺杂的去边方法
技术领域
本发明属于半导体衬底抛光片技术领域，具体涉及一种改善衬底片外延后硅渣和自掺杂的去边方法。
背景技术
半导体抛光片作为各类电子产品的基础材料，随着市场竞争日趋严峻，客户对于衬底抛光片质量越来越高，尤其是在背封LTO去边方面，客户对于去边要求越来越严格：去边距离过小，则LTO膜容易残留在倒角面，在外延时容易产生硅渣；去边距离过大会导致外延后自掺杂。
自掺杂问题直接影响外延片RRG水平(RadialReststivityVariation是指硅片中心点与偏离硅片中心的某一点或若干对称分布的设定值(硅片半径1/2或靠近边缘处)的电阻率之间的差值，径向电阻率变化这种差值可表示为中心值的百分数，又称径向电阻率梯度)。RRG的参数作为半导体硅片生产加工的一个重要参数值，往往会直接影响到下游芯片及器件生产的性能。
目前业界衬底硅片外延后RRG普遍水平在10％左右。常规LTO膜去边工艺模型参见图1，在去边时腐蚀药液会有渗酸现象出现，一直很难控制，原因在于胶带贴付时胶带边缘很难与硅片边缘完全密封，这就导致在进行药液腐蚀去边时，会有药液进入到胶带贴附的LTO膜内，导致去边距离过大。
去边距离过大在外延时此处会容易将体内的掺杂剂释放出来，与外延气体发生自掺杂效应，进而影响RRG水平。参见图2，彩虹区域在外延时衬底硅片内掺杂剂B/P/As/Sb等会从体内跑出，会流转到位置A处，在位置A处与外延气体发生自掺杂效应，导致位置A处RRG变低，从而影响外延硅片整体RRG水平，RRG＝(RRGB-RRGA)/RRGB，RRG越小对于器件稳定性以及相关电性测试越好。
发明内容
本发明针对上述技术问题进行，通过新型去边工艺的研究，同步解决了外延后硅渣和自掺杂效应，具体通过LTO膜去边距离调整、去边区域彩虹区大小调整以及平衡彩虹区与硅渣残留问题，有效降低RRG水平至1％以下，且不会产生硅渣，进而提供了一种改善衬底片外延后硅渣和自掺杂的去边方法。
为了实现上述目的，本发明采用的技术方案如下：
本发明提供的改善衬底片外延后硅渣和自掺杂的去边方法，在对LTO背封层去边时进行，先进行倒角，将倒角参数设定为300μm以内；而后进行HF腐蚀，HF腐蚀药液的体积为业界常规去边腐蚀液药液体积X的40％～50％，腐蚀时间为业界常规去边腐蚀液时间Y的70％～80％。
优选的，倒角参数设定为200～250μm范围内。
优选的，腐蚀槽体积为5X，添加HF腐蚀药液后，兑水满槽。
优选的，半导体衬底抛光片的尺寸为4～8英寸。
优选的，X取值范围为3～6L，Y取值范围为4～8min。
优选的，HF腐蚀药液中，HF的浓度为49％±10％。
优选的，HF腐蚀药液的体积为业界常规去边腐蚀液药液体积X的50％，腐蚀时间为业界常规去边腐蚀液时间Y的80％。
综上，本发明技术方案要点如下：
(1)通过倒角砂轮工艺以及去边腐蚀工艺，进行整体去边距离的缩小，将RRG水平降低在6％～10％之间；
(2)在缩小去边距离的基础上，进行彩虹区域的改善，并大幅度降低RRG彩虹区域是因渗过程导致的，此处LTO膜并未被完全去除，但是膜厚有发生变化，故常称为“彩虹区”。经5组验证片常规流动至外延后，外延RRG得到显著改善，降低至1％以下，但是由于LTO膜在去边时在倒角面上有残留，外延时LTO膜被氢气还原为硅渣；
(3)在改善彩虹区域以及改善RRG的前提下，进一步优化倒角以及去边工艺，进而改善外延后硅渣残留问题；
(4)通过外延后产品使用情况，得出最佳的工艺，找到解决RRG问题，平衡外延后硅渣和自掺杂效应的最佳去边工艺。
本发明具体通过LTO膜去边距离调整、去边区域彩虹区大小调整以及平衡彩虹区与硅渣残留问题，有效降低半导体抛光片RRG水平至1％以下，且不会产生硅渣，有效的找到了一种改善衬底片外延后硅渣和自掺杂的去边方法，极具创新性与实用性。
附图说明
图1为现有技术中常规LTO膜去边工艺模型；
图2显示了常规LTO膜去边工艺对抛光片外延时的影响；
图3是本发明经倒角砂轮工艺以及去边腐蚀工艺优化后四组硅片去边距离显微测量图；
图4是本发明经LTO膜去边区域彩虹区优化前后对比图，(A)优化前彩虹区微观图，(B)优化后彩虹区微观图；
图5是五组不同彩虹区优化条件下的彩虹区微观图；
图6是经彩虹区优化的五组验证片常规流动至外延后微观图片；
图7是平衡外延后彩虹区与硅渣优化后，六组不同优化条件下的抛光片去边后的微观图；
图8是平衡外延后彩虹区与硅渣优化后，六组不同优化条件下的硅渣抑制效果图。
具体实施方式
下面结合本发明的附图和实施例对本发明的实施作详细说明，以下实施例是在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体操作过程，但本发明的保护范围不限于下述的实施例。
1、调整LTO膜厚去边距离，观察RRG有无改善
首先对目前常规LTO成膜去边距离进行显微镜测量，发现去边距离主要集中范围在400～500um之间，且常规去边工艺渗酸距离偏大，要达到100um以上，去边距离计算公式为：总去边量＝倒角宽幅+渗酸距离。
通过倒角砂轮工艺(更改倒角砂轮，进而缩短倒角宽幅以减少去边距离，常规业界倒角宽幅为300～400um)以及调整LTO成膜后去边腐蚀药液的参数(常规药液腐蚀浓度不一，不同的腐蚀药液参数对于去边时渗酸距离不同)，共同进行优化，将去边距离进行缩短。
对于常规4～8英寸衬底硅片在LTO成膜后进行去边处理时，倒角砂轮工艺由常规400～500um的去边距离调整至300um以内；常规业界去边腐蚀液药液HF体积为X(L)，浓度为49％(浓度适用范围+/-10％)，腐蚀时间为Y(min)，本发明进行调整时，将去边腐蚀药液体积降低至X*50％L，腐蚀时间降低至Y*60％min，槽体共计5X(L)，添加药液后其余兑水满槽。
具体显微镜去边照片以及数据分别如图3和表1所示，使用短宽幅倒角砂轮以及通过去边工艺调整减小渗酸距离后，可以发现整体去边距离可以有效控制在300um以内。
去边后产品常规流动至外延，进行RRG水平的检测。结果显示，经过倒角宽幅以及去边工艺的优化，大大降低了整体去边后距离，常规流动至外延后，确认RRG水平，水平依然在6％～10％之间，即单纯的降低去边距离对于改善外延后RRG问题以及自掺杂效应无本质提升，还需要结合彩虹区域的大小来看。
表1四组实验硅片不同位置去边距离汇总
硅片A 硅片B 硅片C 硅片D
位置1 239 291 291 279
位置2 300 300 273 291
位置3 299 279 288 279
位置4 279 291 282 293
Avg 279.25 290.25 283.5 285.5
2、优化LTO膜去边区域彩虹区大小
业界衬底硅片彩虹区域距离大小不同，根据前期数据显示，彩虹区域偏大对于外延后RRG也有一定的影响，因此进行彩虹区域优化的工艺改善验证，腐蚀液降低至X*25％L，腐蚀时间分别降低至40％、33％、27％、20％、13％，槽体共计5X升，其余兑水满槽。结果如表2及图5所示。
表2不用腐蚀条件下彩虹区状态汇总
实验组2 药液体积X(L) 腐蚀时间Ymin 彩虹区状态
2-1 25％ 40％ 满足预期
2-2 25％ 20％ 满足预期
2-3 25％ 33％ 满足预期
2-4 25％ 27％ 满足预期
2-5 25％ 13％ 满足预期
五组验证片常规流动至外延后，外延RRG得到显著改善，降低至1％以下，但是由于LTO膜在去边时在倒角面上有残留，外延时LTO膜被氢气还原为硅渣(图6)。相关外延后结果如下所示：
2-1：主要落于主平边，高度Max.8um.
2-2：局部存在，但中下左右四个象限均有，高度Max.20um.
2-3：主要落于主平边，高度Max.10um.
2-4：主要落于主平边，高度Max.16um.
2-5：几乎背面整圈晶片均有硅渣，高度Max.20um.
3、平衡外延后彩虹区与硅渣
根据前期外延后RRG水平、倒角边缘硅渣残留等情况，继续进行去硅渣验证，适度提高腐蚀后药液浓度以及时间，实验方案如下表3所示：
表3实验条件汇总
实验组3 药液体积X(L) 腐蚀时间Y(min)
3-1 X*25％ Y*60％
3-2 X*25％ Y*80％
3-3 X*25％ Y*100％
3-4 X*50％ Y*40％
3-5 X*50％ Y*60％
3-6 X*50％ Y*80％
去边后显微镜下各去边情况如图7所示；外延后6组硅渣验证情况如图8所示。结果显示3-6组未见硅渣，且3-6组RRG水平在1％以下，达到业界领先水平。
4、结论
药液体积由常规X降低至为X/2，去边时间有Y降低为Y*80％min，倒角参数由300～400um降低至为200um～250um时，可以有效的将RRG水平由业常规水平的10％降低至1％以下，且外延后可以有效的避免硅渣残留和自掺杂效应。
本发明中，X和Y为变值，与衬底硅片尺寸相关。但针对不同尺寸衬底硅片时，业界常规用值基本一致。
以上已对本发明创造的较佳实施例进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明创造精神的前提下还可作出种种的等同的变型或替换，这些等同的变型或替换均包含在本申请权利要求所限定的范围内。

Claims (6)

1.一种改善衬底片外延后硅渣和自掺杂的去边方法，其特征在于，在对LTO背封层去边时进行，先进行倒角，将倒角参数设定为300μm以内；而后进行HF腐蚀，HF腐蚀药液的体积为业界常规去边腐蚀液药液体积X的40％～50％，腐蚀时间为业界常规去边腐蚀液时间Y的70％～80％，HF腐蚀药液中，HF的浓度为49％±10％。
2.根据权利要求1所述的改善衬底片外延后硅渣和自掺杂的去边方法，其特征在于：
其中，倒角参数设定为200～250μm范围内。
3.根据权利要求1所述的改善衬底片外延后硅渣和自掺杂的去边方法，其特征在于：
其中，所述腐蚀槽体积为5X，添加HF腐蚀药液后，兑水满槽；腐蚀槽内HF的浓度为8％～10％。
4.根据权利要求1所述的改善衬底片外延后硅渣和自掺杂的去边方法，其特征在于：
其中，半导体衬底抛光片的尺寸为4～8英寸。
5.根据权利要求1所述的改善衬底片外延后硅渣和自掺杂的去边方法，其特征在于：
其中，X为3～6L，Y为4～8min。
6.根据权利要求1所述的改善衬底片外延后硅渣和自掺杂的去边方法，其特征在于：
其中，HF腐蚀药液的体积为业界常规去边腐蚀液药液体积X的50％，腐蚀时间为业界常规去边腐蚀液时间Y的80％。
CN202111550648.2A 2021-12-17 2021-12-17 一种改善衬底片外延后硅渣和自掺杂的去边方法 Active CN114496726B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111550648.2A CN114496726B (zh) 2021-12-17 2021-12-17 一种改善衬底片外延后硅渣和自掺杂的去边方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111550648.2A CN114496726B (zh) 2021-12-17 2021-12-17 一种改善衬底片外延后硅渣和自掺杂的去边方法

Publications (2)

Publication Number Publication Date
CN114496726A true CN114496726A (zh) 2022-05-13
CN114496726B CN114496726B (zh) 2023-04-07

Family

ID=81493443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111550648.2A Active CN114496726B (zh) 2021-12-17 2021-12-17 一种改善衬底片外延后硅渣和自掺杂的去边方法

Country Status (1)

Country Link
CN (1) CN114496726B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446736A (zh) * 2011-12-15 2012-05-09 天津中环领先材料技术有限公司 一种用hf和冰乙酸配制的腐蚀液去除晶圆边缘氧化膜的方法
CN102978711A (zh) * 2012-12-12 2013-03-20 天津中环领先材料技术有限公司 一种采用低温hf腐蚀液去除硅晶圆片边缘氧化膜的方法
CN103646875A (zh) * 2013-12-09 2014-03-19 天津中环领先材料技术有限公司 一种低成本、高产能的硅片二氧化硅边缘去除方法
CN109285762A (zh) * 2018-09-29 2019-01-29 中国电子科技集团公司第四十六研究所 一种氮化镓外延用硅片边缘加工工艺

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446736A (zh) * 2011-12-15 2012-05-09 天津中环领先材料技术有限公司 一种用hf和冰乙酸配制的腐蚀液去除晶圆边缘氧化膜的方法
CN102978711A (zh) * 2012-12-12 2013-03-20 天津中环领先材料技术有限公司 一种采用低温hf腐蚀液去除硅晶圆片边缘氧化膜的方法
CN103646875A (zh) * 2013-12-09 2014-03-19 天津中环领先材料技术有限公司 一种低成本、高产能的硅片二氧化硅边缘去除方法
CN109285762A (zh) * 2018-09-29 2019-01-29 中国电子科技集团公司第四十六研究所 一种氮化镓外延用硅片边缘加工工艺

Also Published As

Publication number Publication date
CN114496726B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
JP2827885B2 (ja) 半導体単結晶基板およびその製造方法
WO2006070556A1 (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP6701418B1 (ja) リン化インジウム基板、及びリン化インジウム基板の製造方法
WO2021153120A1 (ja) リン化インジウム基板
CN105734673A (zh) 一种获得大尺寸碳化硅单晶片高加工精度的方法
CN110257908A (zh) 一种多晶硅薄膜制备工艺
CN111261496B (zh) 一种适用于单面抛光的大直径衬底晶圆的酸腐蚀加工方法
CN114496726B (zh) 一种改善衬底片外延后硅渣和自掺杂的去边方法
US20230052218A1 (en) METHOD OF SiC WAFER PROCESSING
CN115020200A (zh) 一种改善超厚厚度外延边缘缺陷的300mm基板的制备方法
CN111463117A (zh) 一种高频器件用硅外延片的制备方法
CN116403887A (zh) 一种晶圆背封表面贴付防酸胶带的方法
CN110648909B (zh) 回磨方法、衬底晶片以及电子器件
CN110757287A (zh) 倒角磨轮及其制备方法、晶圆加工设备
WO2024098612A1 (zh) 一种改善衬底抛光片外延后裂片的方法
JP7055233B1 (ja) リン化インジウム基板
JP6963265B1 (ja) シリコンエピタキシャルウェーハの製造方法
CN106876248B (zh) 8英寸薄层外延片、均匀性控制方法及应用
CN113496869A (zh) 一种外延基底用硅晶片之背面膜层及制造方法
JP7499933B1 (ja) リン化インジウム基板及び半導体エピタキシャルウエハ
JP7499932B1 (ja) リン化インジウム基板及び半導体エピタキシャルウエハ
CN113496886B (zh) 一种集成电路用单晶硅片碱腐蚀去除量的控制方法
EP4170700A1 (en) Indium phosphide substrate
CN115533733A (zh) 一种集成电路用硅片抛光厚度的精确控制方法
JP2003007672A (ja) シリコン半導体ウェーハのエッチング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant