CN114496047A - 双向数据选通采样信号dqs相位的调整方法及装置 - Google Patents

双向数据选通采样信号dqs相位的调整方法及装置 Download PDF

Info

Publication number
CN114496047A
CN114496047A CN202111644785.2A CN202111644785A CN114496047A CN 114496047 A CN114496047 A CN 114496047A CN 202111644785 A CN202111644785 A CN 202111644785A CN 114496047 A CN114496047 A CN 114496047A
Authority
CN
China
Prior art keywords
phase
data strobe
bidirectional data
sampling
signal dqs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111644785.2A
Other languages
English (en)
Other versions
CN114496047B (zh
Inventor
张晋
丁伟
黄如尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Pango Microsystems Co Ltd
Original Assignee
Shenzhen Pango Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Pango Microsystems Co Ltd filed Critical Shenzhen Pango Microsystems Co Ltd
Priority to CN202111644785.2A priority Critical patent/CN114496047B/zh
Priority to PCT/CN2022/091308 priority patent/WO2023123796A1/zh
Publication of CN114496047A publication Critical patent/CN114496047A/zh
Application granted granted Critical
Publication of CN114496047B publication Critical patent/CN114496047B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Memory System (AREA)

Abstract

本发明公开了一种双向数据选通采样信号DQS相位的调整方法，应用于现场可编程逻辑门阵列领域，用于解决双倍速率同步动态随机存储器中的双向数据选通采样信号DQS的温度漂移问题。本发明提供的方法包括：接收相位调整指令，并按照预设第一调整规则调整双向数据选通采样信号DQS的相位；接收信号采样指令，以采样双向数据选通采样信号DQS，并返回所述双向数据选通采样信号DQS的采样结果；判断所述采样结果是否正确，并保存判断结果；循环所述接收相位调制指令至所述保存判断的所述采样结果的步骤，直至循环次数达到预设次数；根据所述循环次数对应的所述判断结果，按照预设第二调整规则调整所述双向数据选通采样信号DQS的相位。

Description

双向数据选通采样信号DQS相位的调整方法及装置
技术领域
本发明涉及现场可编程逻辑门阵列领域，尤其涉及一种双向数据选通采样信号DQS相位的调整方法及装置。
背景技术
为了解决FPGA(Field Programmable Gate Array)的DDR(Double Data RateSDRAM)中DQS(Bidirectional Data Strobe)温度漂移的问题，传统技术的方法是使用PHY(Port Physical Layer，端口物理层)电路中的温度漂移监测电路，对DDR中DQS温度漂移现象进行监测，并使用PHY电路中的高速时钟对DQS信号进行4倍速率过采样，根据过采样的结果去调整DQS信号的参数。但是由于要求PHY电路内部高速采样电路的性能要达到DQS信号速率的4倍，前述要求往往成为芯片设计的瓶颈，同时也导致温度漂移监测电路的不能可靠地工作，无法真正解决FPGA的DDR中DQS温度漂移问题。
发明内容
本发明实施例提供一种双向数据选通采样信号DQS相位的调整方法及装置，以解决双倍速率同步动态随机存储器中的DQS温度漂移问题。
一种双向数据选通采样信号DQS相位的调整方法，包括：
接收相位调整指令，并按照预设第一调整规则调整双向数据选通采样信号DQS的相位；
接收信号采样指令，以采样双向数据选通采样信号DQS，并返回所述双向数据选通采样信号DQS的采样结果；
判断所述采样结果是否正确，并保存判断结果；
循环所述接收相位调制指令至所述保存判断的所述采样结果的步骤，直至循环次数达到预设次数；
根据所述循环次数对应的所述判断结果，按照预设第二调整规则调整所述双向数据选通采样信号DQS的相位。
一种双向数据选通采样信号DQS相位的调整装置，包括：
第一相位控制电路，用于接收相位调整指令，并按照预设第一调整规则调整双向数据选通采样信号DQS的相位；
第一信号采样电路，用于接收信号采样指令，以采样双向数据选通采样信号DQS，并返回所述双向数据选通采样信号DQS的采样结果；
端口物理层电路，用于判断所述采样结果是否正确，并保存判断结果；
在循环执行所述第一相位控制电路、所述第一信号采样电路以及所述端口物理层电路的功能达到预设循环次数时：
第二相位控制电路，用于根据所述循环次数对应的所述判断结果，按照预设第二调整规则调整双向数据选通采样信号DQS的相位。
上述双向数据选通采样信号DQS相位的调整方法及装置，端口物理层电路通过总线发送相位调整指令，内存控制器通过总线接收所述相位调整指令，然后所述内存控制器将所述相位调整指令转发至第一相位控制电路，所述第一相位控制电路接收所述相位调整指令后，按照预设第一规则调整双向数据选通采样信号DQS的相位，然后所述端口物理层电路再通过总线发送信号采样指令，所述内存控制器通过总线接收所述信号采样指令，然后所述内存控制器将所述信号采样指令转发至第一信号采样电路，所述第一信号采样电路接收所述信号采样指令后，采样双向数据选通采样信号DQS，并通过总线返回所述双向数据选通采样信号DQS，所述端口物理层电路根据返回的所述双向数据选通采样信号DQS判断所述调整双向数据选通采样信号DQS的相位的调整操作是否正确，并保存所述判断结果；最后，循环所述端口物理层电路通过总线发送相位调整指令至保存所述判断结果之间的步骤，直至循环次数达到预设次数，根据所述循环每次保存的所述判断的结果，按照预设第二调整规则调整DQS门相位。利用温度漂移是一个慢速变化信号的特点，去除了传统技术中要求端口物理层电路部高速采样电路的性能要达到DQS信号速率的倍数的限制条件，降低了芯片设计的瓶颈，稳定并可靠地解决了DQS温度漂移问题。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施例中双向数据选通采样信号DQS相位的调整方法的一流程图；
图2是本发明一实施例中双向数据选通采样信号DQS相位的调整方法的第一调整规则流程图；
图3是本发明一实施例中双向数据选通采样信号DQS相位的调整方法的第二调整规则表格；
图4是本发明一实施例中双向数据选通采样信号DQS相位的调整装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了便于理解本发明，本发明涉及的技术术语书名如下：
1.FPGA(Field Programmable Gate Array)，现场可编程逻辑门阵列，属于特殊应用集成电路中的一种半定制电路，一般有逻辑块、可编程互连通道和I/O块三部分构成。
2.DDR(Double Data Rate SDRAM)，双倍速率同步动态随机存储器，是内存的一种。
3.DQS(Bidirectional Data Strobe)，双向数据选通采样信号，用于在一个时钟周期内准确的区分出每个数据传输周期。
4.PHY(Port Physical Layer)，端口物理层，端口物理层电路为模数混合电路，负责接收电、光模拟信号，经过解调和模数转换后通过MII(Media Independent Interface，媒体独立接口)接口将信号交给MAC芯片进行处理。
5.温度漂移，温度变化时会引起晶体管参数的变化，进而导致半导体器件参数的变化，使电路动态参数不稳定，甚至使电路无法正常工作，在本实施例中的体现为温度发生变化导致了双向数据选通采样信号DQS的频率发生了变化。
为了解决解决FPGA的DDR中双向数据选通采样信号DQS温度漂移的问题，本申请提供了解决方法，利用温度漂移是一个慢速变化信号的特点，端口物理层电路发送门相位调整指令，第一相位控制电路接收到所述门相位调整指令后，按照预先设置的第一调整规则调整双向数据选通采样信号DQS的相位，然后第一信号采样电路接收信号采样指令，采样双向数据选通采样信号DQS，返回所述DQS信号至所述端口物理层电路，所述端口物理层电路判断所述双向数据选通采样信号DQS采样结果是否正确，按照所述第一调整规则循环预设次数前述双向数据选通采样信号DQS的相位调整的过程，最后根据循环预设次数中双向数据选通采样信号DQS的相位调整的结果，按照预先设置的第二规则调整双向数据选通采样信号DQS的相位。
在一实施例中，如图1所示，提供一种双向数据选通采样信号DQS相位的调整双向数据选通采样信号DQS相位的调整方法，包括如下步骤S101至S105：
S101、接收相位调整指令，并按照预设第一调整规则调整双向数据选通采样信号DQS的相位第一相位控制电路。
进一步地，使用内存控制器转发所述相位调整指令，具体包括：内存控制器接收所述相位调整指令，转发所述相位调整指令至所述第一相位控制电路。
进一步地，在所述端口物理层电路中增设计时器，使用所述计时器控制所述相位调整指令的发送频率，具体包括：所述计时器单个预设时间周期结束时，所述端口物理层电路发送所述相位调整指令。所述计时器可以预设时间周期，还可以根据双向数据选通采样信号DQS温度漂移现象的实际变化情况重新设置时间周期，即若双向数据选通采样信号DQS温度漂移现象频繁发生时，则减小所述计时器的时间周期，若双向数据选通采样信号DQS温度漂移现象极少发生时，则加大所述计时器的时间周期。
进一步地，使用总线传输所述相位调整指令，具体包括：所述端口物理层电路通过总线发送所述相位调整指令至所述内存控制器。
其中，如图2所示，所述预设第一调整规则包括如下步骤S201至S204：
S201、判断是否为偶数次调整；若否，则执行步骤S202；若是，则执行步骤203。
S202、双向数据选通采样信号DQS的相位向左调整第一预设角度，然后执行步骤S204。
S203、双向数据选通采样信号DQS的相位向右调整第一预设角度，然后执行步骤S204。
S204、判断是否达到预设调整次数；若否，则继续执行步骤S201；若是，则调整流程结束。
需要特别说明的是，温度漂移现象中双向数据选通采样信号DQS发生改变的是信号的相位，信号的频率和幅值并不改变，所以双向数据选通采样信号DQS温度漂移的措施是对双向数据选通采样信号DQS的相位进行相位调整。步骤S201中根据是否为偶数次调整进行判断，仅仅是一种次数区分方法，还可改成根据是否为奇数次调整等类似的方法，对相邻次数进行有效的区分，更多的次数区分方法在此不再赘述。步骤S202中双向数据选通采样信号DQS的相位向左进行相位变化，以及步骤S203中双向数据选通采样信号DQS的相位向右进行相位变化，仅仅是示意性的，即只需要步骤S202中的双向数据选通采样信号DQS相位变化的方向与步骤S203中的双向数据选通采样信号DQS相位变化的方向相反。
S102、接收信号采样指令，以采样双向数据选通采样信号DQS，并返回所述双向数据选通采样信号DQS的采样结果。
进一步地，使用内存控制器转发所述信号采样指令，具体包括：内存控制器接收所述信号采样指令，转发所述信号采样指令至所述第一信号采样电路。所述第一信号采样电路在接收到所述信号采样指令后，开始采样双向数据选通采样信号DQS信号。其中，所述信号采样指令中还包括信号采样的时间长度参数，即所述第一信号采样电路根据所述信号采样指令中包含的所述时间长度参数采样相应时长的双向数据选通采样信号DQS。可选地，所述时间长度参数也可以设置为时长默认值，在所述信号采样指令中未包含所述时间长度参数时，所述第一信号采样电路则根据所述时长默认值采样对应时长的双向数据选通采样信号DQS。
进一步地，使用总线传输所述信号采样指令，具体包括：所述端口物理层电路通过总线发送所述信号采样指令至所述内存控制器。
进一步地，使用总线传输所述双向数据选通采样信号DQS，具体包括：所述第一信号采样电路采样所述双向数据选通采样信号DQS后，通过所述总线返回所述双向数据选通采样信号DQS。
需要特别说明的是所述使用总线传输所述双向数据选通采样信号DQS、所述相位调整指令和所述信号采样指令时，使用反压控制管理所述总线，具体包括：判断是否正在使用总线传输所述双向数据选通采样信号DQS、或所述相位调整指令、或所述信号采样指令；若是，则总线暂停处理来自用户端的指令和数据，在所述双向数据选通采样信号DQS、或所述相位调整指令、或所述信号采样指令的传输过程结束后恢复处理来自用户端的指令和数据。
S103、判断所述采样结果是否正确，并保存判断结果。
具体地，端口物理层电路通过总线发出所述信号采样指令，所述内存控制器通过总线接收到所述信号采样指令后，所述内存控制器再转发所述信号采样指令至所述第一信号采样电路，所述第一信号采样电路接收到所述信号采样指令后，所述双向数据选通采样信号DQS根据预先设置的时间长度参数或所述信号采样指令中包含的时间长度参数采样双向数据选通采样信号DQS，所述第一信号采样电路通过总线返回完成采样的双向数据选通采样信号DQS信号数据，所述双向数据选通采样信号DQS信号数据不仅包括所述双向数据选通采样信号DQS的波形曲线信息，所述双向数据选通采样信号DQS信号数据还包括信号正误标志位，所述信号正误标志位表示被采样的双向数据选通采样信号DQS信号数据是正确或错误。在本实施例中，所述信号正误标志位为1或0的整数值。所述信号正误标志位为1时，表示所述被采样的双向数据选通采样信号DQS信号数据是正确有效的；所述信号正误标志位为0时，表示所述被采样的双向数据选通采样信号DQS信号数据是错误无效的。所述端口物理层电路根据所述信号正误标志位的值判断所述DQS信号数据正确有效或错误无效，需要特别说明的是，所述端口物理层电路只根据所述信号正误标志位判断所述双向数据选通采样信号DQS信号数据正确有效或错误无效，并不使用所述双向数据选通采样信号DQS信号的波形曲线信息，舍弃删除所述第一信号采样电路采样的所述双向数据选通采样信号DQS的波形曲线信息，只保存根据所述信号正误标志判断双向数据选通采样信号DQS采样正确有效或错误无效的结果。所述舍弃删除所述双向数据选通采样信号DQS的波形曲线信息，只保存判断双向数据选通采样信号DQS采样正确有效或错误无效的结果，极大的减小了存储资源的开销，提升了温度漂移问题解决效率。
S104、循环所述接收相位调制指令至所述保存判断的所述采样结果的步骤，直至循环次数达到预设次数。
其中，在本实施例中，解决所述温度漂移问题是使用所述第一相位控制电路调整所述双向数据选通采样信号DQS的相位，而所述调整所述双向数据选通采样信号DQS的相位的准确性，需要根据预设次数的双向数据选通采样信号DQS相位调整结果进行判断，只有在次数足够时才能充分保证最终所述调整所述双向数据选通采样信号DQS的相位的准确性。
进一步地，使用状态机管理所述双向数据选通采样信号DQS采样过程，具体包括；
所述端口物理层电路通过总线发送所述相位调整指令之后，所述内存控制器接收所述相位调整指令，所述内存控制器监测总线是否处在空闲时间，若总线处在空闲时间则所述内存控制器通过总线发送ACK应答，所述状态机从空闲状态切换到激活状态；
所述端口物理层电路通过总线发送所述信号采样指令之后，所述状态机从所述激活状态切换到读数据状态，所述端口物理层电路等待所述第一信号采样电路返回采样的双向数据选通采样信号DQS；
所述端口物理层电路通过总线接收所述双向数据选通采样信号DQS之后，所述状态机从所述读数据状态切换到校验状态，所述端口物理层电路开始校验接收的所述双向数据选通采样信号DQS是否正确，并保存校验所述双向数据选通采样信号DSQ是否正确的结果；
所述第一相位控制电路按照预设第二调整规则调整双向数据选通采样信号DQS的相位之后，所述状态机从所述校验状态切换到复位状态，对端口物理层电路中与所述双向数据选通采样信号DQS存在关联关系的电路进行一次复位；
所述对端口物理层电路中与所述双向数据选通采样信号DQS存在关联关系的电路进行一次复位之后，所述状态机从所述复位状态切换到所述空闲状态，所述端口物理层电路等待所述计时器的新一个计时周期结束后通过总线发送所述相位调整指令。
S105、根据所述循环次数对应的所述判断结果，按照预设第二调整规则调整所述双向数据选通采样信号DQS的相位。
具体的，所述端口物理层电路保存了预设循环次数的判断结果，所述判断结果是尝试性的去按照预设第一调整规则调整双向数据选通采样信号DQS相位正确与否的结果，可以根据所述预设循环次数内所述双向数据选通采样信号DQS相位向左或向右调整正确的次数，决定最终双向数据选通采样信号DQS相位向左或向右的方向，并按照预设第二角度进行调整。
其中，如图3所示，图3是第二调整规则表，按照所述预设第二规则调整双向数据选通采样信号DQS相位。图3中表的第一列是预设循环次数的判断结果，表的第二列是双向数据选通采样信号DQS相位调整的对应操作。预设循环次数的判断结果是向左调整错误次数小于设定次数并且向右调整错误次数大于设定次数时，将双向数据选通采样信号DQS相位向左调整第二预设角度，同时所述双向数据选通采样信号DQS相位向左调整第二预设角度结束后，对端口物理层电路中与所述双向数据选通采样信号DQS存在关联关系的电路进行一次复位；预设循环次数的判断结果是向左调整错误次数大于设定次数并且向右调整错误次数小于设定次数时，将双向数据选通采样信号DQS相位向右调整第二预设角度，同时所述双向数据选通采样信号DQS相位向右调整第二预设角度结束后，对端口物理层电路中与所述双向数据选通采样信号DQS存在关联关系的电路进行一次复位；当所述预设循环次数的判断结果是排除前述两种结果外的其他结果时，对双向数据选通采样信号DQS的相位不做调整，也无需对端口物理层电路中与所述DQS信号存在关联关系的电路进行一次复位。
在实施例的双向数据选通采样信号DQS相位的调整方法中，端口物理层电路通过总线发送相位调整指令，内存控制器通过总线接收所述相位调整指令，然后所述内存控制器将所述相位调整指令转发至第一相位控制电路，所述第一相位控制电路接收所述相位调整指令后，按照预设第一规则调整双向数据选通采样信号DQS的相位，然后所述端口物理层电路再通过总线发送信号采样指令，所述内存控制器通过总线接收所述信号采样指令，然后所述内存控制器将所述信号采样指令转发至第一信号采样电路，所述第一信号采样电路接收所述信号采样指令后，采样双向数据选通采样信号DQS，并通过总线返回所述双向数据选通采样信号DQS，所述端口物理层电路根据返回的所述双向数据选通采样信号DQS判断前述的双向数据选通采样信号DQS相位的调整操作是否正确，并保存所述判断结果；最后，循环所述端口物理层电路通过总线发送相位调整指令至保存所述判断结果之间的步骤，直至循环次数达到预设次数，根据所述循环每次保存的所述判断的结果，按照预设第二调整规则调整双向数据选通采样信号DQS的门相位。利用温度漂移是一个慢速变化信号的特点，去除了传统技术中要求端口物理层电路部高速采样电路的性能要达到双向数据选通采样信号DQS速率的倍数的限制条件，降低了芯片设计的瓶颈，同时使用状态机产生各种工作状态有效有序的控制解决双向数据选通采样信号DQS温度漂移的流程，保证了所述双向数据选通采样信号DQS相位的调整方法的可靠性和稳定性。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
在一实施例中，提供一种双向数据选通采样信号DQS相位的调整装置100。如图4所示，该双向数据选通采样信号DQS相位的调整装置100包括端口物理层电路10、总线20、第一相位控制电路30、内存控制器40、第一信号采样电路50。各组成部分详细说明如下：
端口物理层电路10，用于判断所述采样结果是否正确，并保存判断结果；
总线20，用于传输所述双向数据选通采样信号DQS信号、所述相位调整指令和所述信号采样指令；具体包括：所述端口物理层电路通过总线发送所述相位调整指令至所述内存控制器；所述端口物理层电路通过总线发送所述信号采样指令至所述内存控制器；所述第一信号采样电路采样所述双向数据选通采样信号DQS后，通过所述总线返回所述双向数据选通采样信号DQS；
第一相位控制电路30，用于接收相位调整指令，并按照预设第一调整规则调整双向数据选通采样信号DQS的相位；
内存控制器40，用于转发所述相位调整指令至所述第一相位控制电路，转发所述信号采样指令至所述第一信号采样电路；具体包括：内存控制器接收所述相位调整指令，转发所述相位调整指令至所述第一相位控制电路；内存控制器接收所述信号采样指令，转发所述信号采样指令至所述第一信号采样电路；
第一信号采样电路50，用于接收信号采样指令，以采样双向数据选通采样信号DQS，并返回所述双向数据选通采样信号DQS的采样结果。
进一步地，在循环执行所述第一相位控制电路、所述第一信号采样电路以及所述端口物理层电路的功能达到预设循环次数时：
第二相位控制电路，用于根据所述循环次数对应的所述判断结果，按照预设第二调整规则调整双向数据选通采样信号DQS的相位。
进一步地，如图4所示，所述端口物理层电路10还包括：
计时器101，用于计时器单个预设时间周期结束时，所述端口物理层电路发送所述相位调整指令；
进一步的，所述双向数据选通采样信号DQS相位的调整装置100还包括：
反压控制电路，用于判断是否正在使用总线传输所述双向数据选通采样信号DQS、或所述相位调整指令、或所述信号采样指令；若是，则总线暂停处理来自用户端的指令和数据，在所述双向数据选通采样信号DQS、或所述相位调整指令、或所述信号采样指令的传输过程结束后恢复处理来自用户端的指令和数据。
复位控制电路，用于在按照预设第一调整规则调整双向数据选通采样信号DQS的相位，和所述按照预设第二调整规则调整双向数据选通采样信号DQS的相位之后，对端口物理层电路中与所述DQS信号存在关联关系的电路进行一次复位。
其中上述模块/单元中的“第一”和“第二”的意义仅在于将不同的模块/单元加以区分，并不用于限定哪个模块/单元的优先级更高或者其它的限定意义。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或模块的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或模块，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或模块，本申请中所出现的模块的划分，仅仅是一种逻辑上的划分，实际应用中实现时可以有另外的划分方式。
关于双向数据选通采样信号DQS相位的调整装置的具体限定可以参见上文中对于双向数据选通采样信号DQS相位的调整方法的限定，在此不再赘述。上述双向数据选通采样信号DQS相位的调整装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述实施例中双向数据选通采样信号DQS相位的调整方法的步骤，例如图1所示的步骤S101至步骤S105及该方法的其它扩展和相关步骤的延伸。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种双向数据选通采样信号DQS相位的调整方法，其特征在于，包括：
接收相位调整指令，并按照预设第一调整规则调整双向数据选通采样信号DQS的相位；
接收信号采样指令，以采样双向数据选通采样信号DQS，并返回所述双向数据选通采样信号DQS的采样结果；
判断所述采样结果是否正确，并保存判断结果；
循环所述接收相位调制指令至所述保存判断的所述采样结果的步骤，直至循环次数达到预设次数；
根据所述循环次数对应的所述判断结果，按照预设第二调整规则调整所述双向数据选通采样信号DQS的相位。
2.根据权利要求1所述的双向数据选通采样信号DQS相位的调整方法，其特征在于，所述相位调整指令和所述信号采样指令通过内存控制器获得；
其中，所述内存控制器用于接收所述相位调整指令和所述信号采样指令，并转发所述相位调整指令至第一相位控制电路，转发所述信号采样指令至第一信号采样电路。
3.根据权利要求1所述的双向数据选通采样信号DQS相位的调整方法，其特征在于，所述接收相位调整指令包括：
按照预设频率接收所述相位调整指令。
4.根据权利要求1至3任一项所述的双向数据选通采样信号DQS相位的调整方法，其特征在于，在所述按照预设第一调整规则调整双向数据选通采样信号DQS的相位之前，所述方法还包括：
通过状态机管理所述按照预设第一调整规则及所述第二调整规则调整双向数据选通采样信号DQS相位的调整过程。
5.根据权利要求4所述的双向数据选通采样信号DQS相位的调整方法，其特征在于，所述通过状态机管理所述按照预设第一调整规则及所述第二调整规则调整双向数据选通采样信号DQS相位的调整过程，包括：
在接收所述相位调整指令之后，所述状态机从空闲状态切换到激活状态；
在接收所述信号采样指令之后，所述状态机从所述激活状态切换到读数据状态；
在采样到所述双向数据选通采样信号DQS之后，所述状态机从所述读数据状态切换到校验状态；
在按照预设第二调整规则调整双向数据选通采样信号DQS相位之后，所述状态机从所述校验状态切换到复位状态。
6.根据权利要求5所述的双向数据选通采样信号DQS相位的调整方法，其特征在于，在执行所述按照预设第一调整规则调整双向数据选通采样信号DQS的相位，以及所述按照预设第二调整规则调整双向数据选通采样信号DQS的相位的步骤之后，所述方法还包括：
对端口物理层电路中与所述双向数据选通采样信号DQS存在关联关系的电路进行复位；
所述状态机从所述复位状态切换到所述空闲状态。
7.一种双向数据选通采样信号DQS相位的调整装置，其特征在于，包括：
第一相位控制电路，用于接收相位调整指令，并按照预设第一调整规则调整双向数据选通采样信号DQS的相位；
第一信号采样电路，用于接收信号采样指令，以采样双向数据选通采样信号DQS，并返回所述双向数据选通采样信号DQS的采样结果；
端口物理层电路，用于判断所述采样结果是否正确，并保存判断结果；
在循环执行所述第一相位控制电路、所述第一信号采样电路以及所述端口物理层电路的功能达到预设循环次数时：
第二相位控制电路，用于根据所述循环次数对应的所述判断结果，按照预设第二调整规则调整双向数据选通采样信号DQS的相位。
8.根据权利要求7所述的双向数据选通采样信号DQS相位的调整装置，其特征在于，所述装置还包括内存控制器；
所述内存控制器用于接收所述相位调整指令和所述信号采样指令，并转发所述相位调整指令至第一相位控制电路，转发所述信号采样指令至第一信号采样电路。
9.根据权利要求7所述的双向数据选通采样信号DQS相位的调整装置，其特征在于，所述装置还包括计时器；
所述计时器用于控制所述相位调整指令的频率。
10.根据权利要求8所述的双向数据选通采样信号DQS相位的调整装置，其特征在于，所述装置还包括总线，所述端口物理层电路、所述内存控制器通过所述总线连接；
所述总线用于传输所述相位调整指令、所述信号采样指令、所述双向数据选通采样信号DQS。
CN202111644785.2A 2021-12-29 2021-12-29 双向数据选通采样信号dqs相位的调整方法及装置 Active CN114496047B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111644785.2A CN114496047B (zh) 2021-12-29 2021-12-29 双向数据选通采样信号dqs相位的调整方法及装置
PCT/CN2022/091308 WO2023123796A1 (zh) 2021-12-29 2022-05-06 双向数据选通采样信号dqs相位的调整方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111644785.2A CN114496047B (zh) 2021-12-29 2021-12-29 双向数据选通采样信号dqs相位的调整方法及装置

Publications (2)

Publication Number Publication Date
CN114496047A true CN114496047A (zh) 2022-05-13
CN114496047B CN114496047B (zh) 2023-08-29

Family

ID=81507655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111644785.2A Active CN114496047B (zh) 2021-12-29 2021-12-29 双向数据选通采样信号dqs相位的调整方法及装置

Country Status (2)

Country Link
CN (1) CN114496047B (zh)
WO (1) WO2023123796A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116052742A (zh) * 2022-07-13 2023-05-02 成都海光集成电路设计有限公司 数据处理方法、装置、存储控制器、设备及介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100157700A1 (en) * 2008-12-19 2010-06-24 Cheng-Gang Kong Apparatus and systems for vt invariant ddr3 sdram write leveling
CN101989466A (zh) * 2009-08-03 2011-03-23 凌阳科技股份有限公司 应用于同步动态随机存取内存接口的数据截取及时序漂移侦测的装置及方法
CN103684698A (zh) * 2013-12-30 2014-03-26 龙芯中科技术有限公司 数据信号的处理方法和装置
CN108646984A (zh) * 2018-05-16 2018-10-12 华为技术有限公司 一种dqs位置调整方法和装置
CN110460505A (zh) * 2019-07-19 2019-11-15 苏州浪潮智能科技有限公司 一种并行总线的时序校准方法、装置及接收端设备
CN111279416A (zh) * 2018-01-19 2020-06-12 美光科技公司 用于存储器装置的内部写入调整
CN113178223A (zh) * 2021-04-27 2021-07-27 珠海全志科技股份有限公司 存储器的数据训练方法、计算机装置及计算机可读存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401189B1 (en) * 2013-03-15 2016-07-26 Altera Corporation Methods and apparatus for performing runtime data eye monitoring and continuous data strobe calibration
US10115480B1 (en) * 2017-07-03 2018-10-30 Qualcomm Incorporated Double data rate synchronous dynamic random access memory (“DDR SDRAM”) data strobe signal calibration
KR102499037B1 (ko) * 2018-01-10 2023-02-13 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US10522204B1 (en) * 2018-11-07 2019-12-31 Realtek Semiconductor Corporation Memory signal phase difference calibration circuit and method
CN112612596B (zh) * 2020-12-30 2022-07-08 海光信息技术股份有限公司 命令调度方法、装置、设备和存储介质

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100157700A1 (en) * 2008-12-19 2010-06-24 Cheng-Gang Kong Apparatus and systems for vt invariant ddr3 sdram write leveling
CN101989466A (zh) * 2009-08-03 2011-03-23 凌阳科技股份有限公司 应用于同步动态随机存取内存接口的数据截取及时序漂移侦测的装置及方法
CN103684698A (zh) * 2013-12-30 2014-03-26 龙芯中科技术有限公司 数据信号的处理方法和装置
CN111279416A (zh) * 2018-01-19 2020-06-12 美光科技公司 用于存储器装置的内部写入调整
CN108646984A (zh) * 2018-05-16 2018-10-12 华为技术有限公司 一种dqs位置调整方法和装置
CN110460505A (zh) * 2019-07-19 2019-11-15 苏州浪潮智能科技有限公司 一种并行总线的时序校准方法、装置及接收端设备
CN113178223A (zh) * 2021-04-27 2021-07-27 珠海全志科技股份有限公司 存储器的数据训练方法、计算机装置及计算机可读存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116052742A (zh) * 2022-07-13 2023-05-02 成都海光集成电路设计有限公司 数据处理方法、装置、存储控制器、设备及介质
WO2024011924A1 (zh) * 2022-07-13 2024-01-18 成都海光集成电路设计有限公司 数据处理方法、装置、存储控制器、设备及介质

Also Published As

Publication number Publication date
WO2023123796A1 (zh) 2023-07-06
CN114496047B (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
US8117483B2 (en) Method to calibrate start values for write leveling in a memory system
US10922170B2 (en) Memory module including a volatile memory device, memory system including the memory module and methods of operating a multi-module memory device
US20030131161A1 (en) Device and method for maximizing performance on a memory interface with a variable number of channels
KR102389820B1 (ko) 트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법
EP3586237B1 (en) Providing single data rate (sdr) mode or double data rate (ddr) mode for the command and address (ca) bus of registering clock drive (rcd) for dynamic random access memory (dram)
US9323608B2 (en) Integrity of a data bus
TWI632554B (zh) 記憶體測試方法
US9164677B2 (en) Systems and methods for DMA controller for checking the status of metadata prior to or simultaneously when transferring data to host
CN114496047A (zh) 双向数据选通采样信号dqs相位的调整方法及装置
US11226896B2 (en) Trim setting determination on a memory device
CN107133407B (zh) 一种高带宽下提高ddr ram接口带宽的fpga实现方法
US9529536B2 (en) Semiconductor memory device, memory system including the same, and operating method thereof
US20070250283A1 (en) Maintenance and Calibration Operations for Memories
CN115373919A (zh) 一种soc调试方法、系统、电子设备及存储介质
CN114155903B (zh) 测试系统以及测试方法
CN115374031A (zh) 近存储器处理双列直插式存储器模块及其操作方法
US20160111155A1 (en) Nonvolatile semiconductor storage device and rewriting method thereof
WO2017065802A1 (en) Scrubbing data in a memory device
CN111625200A (zh) 一种非易失性存储器的读取方法、装置及系统
US9570146B1 (en) Alternate access to DRAM data using cycle stealing
CN117289591A (zh) 一种基于fpga的可信芯片冗余控制方法及系统
US11983411B2 (en) Methods, devices and systems for including alternate memory access operations over memory interface
US20080077759A1 (en) Memory control apparatus and method for allocating access rights
WO2024036796A1 (zh) 应用于存储器的写调平电路、及其控制方法、控制装置
US20230349973A1 (en) Circuit for controlling calibration, electronic device, and method for controlling calibration

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant