CN114489203B - 压降减少电路及其操作方法 - Google Patents

压降减少电路及其操作方法 Download PDF

Info

Publication number
CN114489203B
CN114489203B CN202110389786.0A CN202110389786A CN114489203B CN 114489203 B CN114489203 B CN 114489203B CN 202110389786 A CN202110389786 A CN 202110389786A CN 114489203 B CN114489203 B CN 114489203B
Authority
CN
China
Prior art keywords
voltage
voltage drop
psh
power
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110389786.0A
Other languages
English (en)
Other versions
CN114489203A (zh
Inventor
森迪尔库玛尔·贾亚帕
柏杨
刘超群
吴一品
戴志宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Singapore Pte Ltd
Original Assignee
MediaTek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Singapore Pte Ltd filed Critical MediaTek Singapore Pte Ltd
Publication of CN114489203A publication Critical patent/CN114489203A/zh
Application granted granted Critical
Publication of CN114489203B publication Critical patent/CN114489203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0016—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
    • H02M1/0022—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters the disturbance parameters being input voltage fluctuations
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/0093—Converters characterised by their input or output configuration wherein the output is created by adding a regulated voltage to or subtracting it from an unregulated input
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/1566—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with means for compensating against rapid load changes, e.g. with auxiliary current source, with dual mode control or with inductance variation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供了一种压降减少电路及其操作方法。压降减少电路包括电压检测器电路、驱动器控制器电路和PSH组。电压检测器电路用于检测由第一负载接收的电源电压中的电压下降。驱动器控制器电路用于响应于检测到电压下降而驱动PSH组。每个PSH组包括至少一个电源开关，每个电源开关具有用于接收次级电压的输入端、用于从驱动器控制器接收驱动信号的栅极端、用于将电源电压中的电压下降上拉的输出端，其中次级电压高于电源电压。通过本发明，能够减少提供给负载的电源电压中的电压下降，改善了设备的电源完整性，因此改善了设备的整体性能。

Description

压降减少电路及其操作方法
技术领域
本发明涉及一种电子电路，该电子电路用于管理提供给负载的电源。
背景技术
随着工艺技术在尺寸上不断减小，晶粒(die)上的晶体管以较低的电压和较高的电流密度工作。处理速度和电流电荷的增加意味着电流的变化率(即，di/dt)在某些操作点上可能会显著增加。例如，电路(即，负载)在唤醒时会汲取大电流，这会导致电源电压下降。电源电压的下降(称为电压下降(voltage droop))会导致性能损失。
在电路设计中，电源完整性(power integrity)旨在确保从电源到目的地都能满足所需的电压和电流。电源完整性可能是电子产品成功或失败的决定因素。电源完整性的问题之一是向晶粒上的负载(例如，处理器)提供稳定的电压。可以通过减少提供给负载的电源电压中的电压下降来改善电源完整性。
发明内容
有鉴于此，本发明提供了一种压降减少电路及其操作方法。
在一个实施例中，提供了一种压降减少电路，其包括电压检测器电路、驱动器控制器电路和PSH组。电压检测器电路用于检测由第一负载接收的电源电压中的电压下降。驱动器控制器电路用于响应于检测到所述电压下降而驱动电源开关(PSH)组。每个PSH组包括至少一个电源开关，每个电源开关具有用于接收次级电压的输入端、用于从所述驱动器控制器接收驱动信号的栅极端、用于将所述电源电压中的所述电压下降上拉的输出端，其中所述次级电压高于所述电源电压。
在一个实施例中，提供了一种压降减少电路的操作方法，包括：检测由第一负载接收的电源电压中的电压下降；响应于检测到所述电压下降，产生驱动信号以接通电源开关(PSH)组；以及通过所述PSH组中的多个电源开关将所述电压下降上拉，每个电源开关具有用于接收次级电压的输入端和用于接收驱动信号之一的栅极端，其中，所述次级电压高于所述电源电压。
通过本发明，能够减少提供给负载的电源电压中的电压下降，改善了设备的电源完整性，因此改善了设备的整体性能。
通过结合附图阅读以下对具体实施例的描述，其他方面和特征对于本领域普通技术人员将变得显而易见。
附图说明
在附图的图中，通过示例而非限制的方式示出了本发明，在附图中，相似的附图标记指示相似的元件。当结合某实施例描述特定的特征、结构或特性时，应当认为，结合其他实施例来实现这样的特征、结构或特性属于本领域技术人员的知识范围，不论是否没有明确指示。
图1A示出了根据一个实施例的压降减少电路。
图1B示出了根据另一实施例的压降减少电路。
图2是示出根据一个实施例的压降减少的示例的示意图。
图3是示出根据一个实施例的PSH组的一部分的示意图。
图4是示出根据一个实施例的驱动器控制器的示意图。
图5是示出根据一个实施例的切片电路的示意图。
图6是示出根据一个实施例的由多路复用器(multiplexer)的链形成的延迟链的示意图。
图7是示出根据一个实施例的PSH组的示意图。
图8是示出根据一个实施例的压降减少电路的方法的流程图。
具体实施方式
在下面的描述中，描写了许多具体细节。然而，应当理解，可以在没有这些具体细节的情况下实践本发明的实施例。在其他情况下，公知的电路、结构和技术在本发明中未详细示出，以免混淆对本说明书的理解。然而，本领域的技术人员将理解，可以在没有这些具体细节的情况下实践本发明。本领域普通技术人员通过本发明的描述，将能够无需过度的实验而实现本发明的功能。
本发明的实施例提供了一种压降减少电路(droop reduction circuit)，以减少第一负载接收的电源电压中的电压下降。压降减少电路接收次级电压(secondaryvoltage)以上拉电源电压的下降。次级电压高于电源电压，并且次级电压还被提供给与压降减少电路位于相同晶粒上的第二负载。在一个实施例中，第一负载可以是处理器，第二负载可以是存储单元阵列(memory cell array)。在替代实施例中，第一负载可以是核心逻辑电路，第二负载可以是另一个片上电路(on-die circuit)。
在一个实施例中，为了高效率，压降减少电路和第一负载可以位于相同的晶粒(die)上。可替代地，压降减少电路和第一负载可以位于不同的晶粒上。压降减少电路和第一负载可以以相同的时钟速率或不同的时钟速率操作。在一个实施例中，压降减少电路、第一负载和第二负载可以是片上系统(system-on-a-chip，SOC)设备的一部分，该SOC例如是具有嵌入式存储器的处理设备和/或通信设备。压降减少电路改善了设备的电源完整性，因此改善了设备的整体性能。
在下面的描述中，术语“连接”、“耦接”及其派生词，用于指示可以存在或不存在直接物理接触的两个或更多个元件之间存在电连接。因此，下文中的术语“连接”和“耦接”分别等效地用于“电连接”和“电耦接”。
图1A示出了根据一个实施例的压降减少电路100。压降减少电路100包括电压检测器110、驱动器控制器120和电源开关(power Switch，PSH)组(bank)130。压降减少电路100减少电源电压中的电压下降，其中该电源电压具有额定值(nominal value)VDD。例如，VDD＝0.75伏(V)。电源电压从电源轨(suppy power rail)145提供给第一负载140，该第一负载140可以位于与压降减少电路100相同的晶粒150上，并且以与压降减少电路100相同的时钟速率工作。可替代地，第一负载140可以置于不同的晶粒上。在图1A中，第一负载140的位置由虚线框156表示，以指示第一负载140可以位于晶粒150上或另一晶粒上。第一负载140被设计为在电源电压VDD下工作。在一些情况下，第一负载140可从电源轨145汲取增加的电流，从而导致电源电压的电压下降。例如，当第一负载通电时，由第一负载140汲取的电流量会急剧增加。电压下降对第一负载140的功率效率和性能具有负面影响。在一些实施例中，第一负载140可以是处理核心(processing core)、中央处理器(central processingunit，CPU)、图形处理单元(graphic processing unit，GPU)、数字信号处理器(digitalsignal processor，DSP)、加速处理单元(accelerated processing unit，APU)、媒体处理器、图像处理器、算术逻辑单元(arithmetic logic unit，ALU)或者其他通用或专用的处理或逻辑电路。
在一个实施例中，电压检测器110包括比较器，将电源电压与参考电压(Vsense)进行比较。参考电压Vsense可以被配置为比额定值VDD低预定量或预定百分比。电压检测器110在检测到电源电压低于Vsense时，产生检测信号。在接收到检测信号之后，驱动器控制器120生成一组驱动信号(drive signal)，以接通一个或多个PSH组130。每个PSH组130可以通过相应的驱动信号独立地接通或关断。
PSH组130包括多组(group/bank)电源开关。每个电源开关的输入端耦接到次级电源轨146，以接收次级电压VDDH，其中VDDH大于VDD。例如，VDDH＝VDD+ΔV毫伏(mV)，其中ΔV可以在150mV至200mV的范围内。因此，在VDD＝0.75V的实施例中，VDDH小于1V。每个电源开关的输出端耦接到用于向第一负载140提供电源电压的电源轨145。当电源开关接通时，电源开关的输出端上拉(即，减少)电源电压中的电压下降，从而使得提供给第一负载140的电压稳定。当第一负载140汲取的电流达到稳态(steady-state)时，电源开关以交错的方式(staggered manner)被关断，以防止电压过冲(overshoot)。
在一个实施例中，压降减少电路100是晶粒150上的集成电路。在一个实施例中，压降减少电路100位于片上系统(SoC)上。晶粒150还包括第一负载140和第二负载160，其中第一负载140在VDD下操作，第二负载160在VDDH下操作。即，次级电源轨146耦接到第二负载160和压降减少电路100。第二负载160的示例是存储单元阵列，诸如由静态随机存取存储器(static random-access memory，SRAM)或其他易失性或非易失性存储器实现的高速缓冲存储器。第二负载160除了充当封装和/或印刷电路板(printed-circuit board，PCB)电容器之外，还用作压降减少电路100的额外的片上电容器。第二负载160和压降减少电路100位于同一晶粒上。在一个实施例中，压降减少电路100、第一负载145和第二负载160都在相同的晶粒150上。晶粒150可以耦接至晶粒外(off-die)电源，晶粒外电源可以例如产生电源电压和次级电压的电源管理集成电路(power management integrated circuit，PMIC)180。
晶粒150可以进一步包括时钟电路、RLC电路以及图1A中未示出的其他电路。这些片上电路可以在不同的电压下工作。压降减少电路100通过利用提供给片上电路的两个不同电压来操作。一个电压是有可能发生电压下降的电源电压，另一个电压是高于电源电压的次级电压。无需针对压降减少电路100的操作而指定专用的电源轨或电压。
图1B示出了替代实施例，其中晶粒155包括图1A的压降减少电路100。晶粒155还包括低压差(low dropout，LDO)稳压器190，用于调节提供给压降减少电路100和第二负载165的次级电压(即，VDDH)。在一个实施例中，第二负载165可以是任何片上集成电路。在第二负载165不是存储单元阵列的实施例中，可以将次级电压提供给另一晶粒上的存储单元阵列。类似于图1A的实施例，压降减少电路100和第二负载165都接收次级电压以进行操作。无需针对压降减少电路100的操作而指定专用的电源轨或电压。类似于图1A的实施例，第一负载140可以位于与压降减少电路100相同的晶粒155上，并且可以操作在与压降减少电路100相同的时钟速率下。可替代地，第一负载140可以位于不同的晶粒上。在图1B中，第一负载140的位置由虚线框157表示，以指示第一负载140可以位于晶粒155上或另一晶粒上。
在一个实施例中，图1A或图1B中的压降减少电路100可以是电子设备的一部分，该电子设备例如但不限于计算和/或通信设备(例如，智能手机、平板电脑、笔记本电脑、台式机、服务器、物联网(IoT)设备、可穿戴设备、信息娱乐设备、游戏设备等)。
图2是示出根据一个实施例的压降减少的示例的示意图。可以通过图1A或图1B中的压降减少电路100来执行压降减少。当处理器核心被开启并且处理器核心所汲取的电流急剧增加时(即，如虚线280所示的电流增加)，会发生电压下降。在该示例中，参考电压Vsense 210被配置为比额定电源电压0.75V小3％。当压降减少电路100检测到电源电压小于Vsense 210时，其接通PSH组130以上拉电源电压。随后，压降减少电路100可以交错地(stagger)关断PSH组130，以防止电压过冲。在图2的示例中，曲线220示出了没有压降减少的电源电压，曲线230示出了具有压降减少的电源电压。虚线箭头250指示电压下降的减少量。
图3是示出根据一个实施例的PSH组130的一部分的示意图。PSH组130包括多组电源开关310。图3的示例示出了PSH_bank[k]和PSH_bank[k+1]作为PSH组130的一部分。每个PSH组包括一个或多个电源开关310，并且不同的PSH组可以包括不同数量的电源开关310。每个电源开关310可以是金属氧化物半导体场效应晶体管(metal oxide semiconductorfield-effect transistor，MOSFET)开关，例如，P沟道MOSFET(P-MOSFET)开关，也称为PMOS晶体管开关。在一个实施例中，每个电源开关310是薄氧化物晶体管，例如薄氧化物MOSFET开关。薄氧化物器件比厚氧化物器件更具成本效益。在一个实施例中，每个电源开关310是薄氧化物P沟道MOSFET开关，其源极端子(也称为输入端)耦接到次级电源轨146以接收次级电压VDDH。如上所述，VDDH小于1伏。这种低电压电平(即，小于1伏)提高了薄氧化物器件的可靠性并避免了过冲问题。
每个电源开关310经由其栅极端接收相应的驱动信号(例如，PSH_bank[k]的DRIVE[k])。驱动信号控制电源开关310的接通/关断。电源开关310还具有耦接到电源轨145的漏极端子(也称为输出端)。当电源轨145上的电源电压低于Vsense时，电源开关310被接通并且在其输出端输出电压Vout以将电源电压的电压下降上拉。在一个实施例中，每个PSH组中的所有电源开关310通过相应的驱动信号被同时地接通或断开。
在一个实施例中，PSH组130可包括具有不同数量的电源开关的组，以在电压控制中提供多种粒度(granularity)。至少一个PSH组包括与另一个PSH组不同数量的电源开关。例如，PSH组130可包括八个PSH组，这八个PSH组分别具有4、4、4、4、4、4、2、1个电源开关。为了对电压下降进行快速响应，驱动器控制器120可以一次并行地接通所有PSH组130。对于较慢的响应，驱动器控制器120可通过将延迟插入到每个PSH组130的响应时间，来交错开PSH组130的接通或关断。
图4是示出根据一个实施例的驱动器控制器120的示意图。驱动器控制器120包括控制器410，控制器410耦接到一组切片(slice)电路430(也称为切片430)。切片430的数量等于PSH组130中的组(bank)的数量。每个切片430独立地控制对应的PSH组130。
图4示出了N个切片的示例，其中N＝8。可以理解，驱动器控制器120可以包括任何数量的切片。在一个实施例中，每个切片430产生驱动信号(例如，DRIVE[k])。驱动器控制器120产生N个驱动信号，以接通/关断对应的N个PSH组130中的电源开关。产生驱动信号时，每个切片430进一步产生delay_out信号以控制延迟时间。延迟时间控制N个驱动信号的交错。
在一个实施例中，驱动器控制器120具有两种操作模式：并行模式(parallelmode)和顺序模式(sequential mode)。在并行模式下，驱动器控制器120通过并行地激活所有的切片430来提供快速响应。在顺序模式中，驱动器控制器120通过顺序地激活切片430来提供交错的(staggered)响应，在每两个连续的切片430之间具有延迟。每个被激活的切片430输出驱动信号以接通或关断对应的PSH组130。在一个实施例中，驱动信号的值可以由控制器410生成的对应的PSH_en信号来确定。例如，控制器410可以启用(assert)PSH_en[k]，这导致对DRIVE[k]的启用(assertion)。DRIVE[k]的启用导致对应的PSH_Bank[k]接通。
控制器410可以根据来自电压检测器110的检测信号，来确定以并行模式或顺序模式进行操作。在一个实施例中，检测信号可以包括用于指示电源电压的变化和/或变化率的样本值的时间序列。在并行模式下，控制器410生成fast_response信号以并行地激活所有切片430。在并行模式中，每个切片430可以旁路掉延迟或将延迟时间设置为最小值，使得每个切片430可以尽可能快地输出其驱动信号。
控制器410使用独热码生成器(one-hot generator)415，来生成独热码(one-hotcode)以控制延迟时间的长度。独热码包括一个比特序列。比特序列可以设置为全零，以便例如在并行模式下运行时旁路掉延迟。在顺序模式(sequential mode)下，比特序列可以仅包含一个非零比特(即，仅一个“1”比特)，其余比特为0。在顺序模式中，“1”比特所处的位置决定了连续切片430之间的延迟时间(Td)。独热码是可配置的；即，延迟时间是可配置的。
在顺序模式下，驱动器控制器120产生慢响应(slow response)；也就是说，来自切片430的驱动信号(DRIVE信号)被交错开。在一个实施例中，切片430形成切片链，其中来自前一个切片(Slice[k-1])的delay_out信号被馈送到下一个切片(Slice[k])作为delay_in信号。接收delay_in信号时则开始Slice[k]的延迟时间(Td)。在Td的末尾，Slice[k]将DRIVE[k]输出到PSH_Bank[k]以及将delay_out输出到Slice[k+1]。因此，在两个连续切片之间具有延迟(Td)的情况下，切片430顺序地(即，一次一个切片)向其对应的PSH组130发送出驱动信号。
在一个实施例中，驱动器控制器120包括N个切片(例如，切片430)，其中N是正整数。N也是PSH组的数量。响应于电源电压中的电压下降，N个切片并行地输出N个驱动信号，以并行地接通N个PSH组。替代地或附加地，N个切片顺序地输出N个驱动信号，其中在连续的驱动信号之间具有延迟(Td)，以交错地关断N个PSH组。N个切片可以经由并行连接和串联连接而彼此连接。经由并行连接耦接到N个切片的输入(例如，fast_response)可以使得N个切片并行地输出N个驱动信号。经由串联连接耦接到N个切片的延迟输入(例如，delay_in)可以使得N个切片依次输出N个驱动信号。
图5是示出根据一个实施例的切片电路500(也称为切片500)的示意图。切片500(例示为Slice[k])可以是图4中的切片430中的任何一个。在一个实施例中，每个切片500包括延迟元件510和驱动元件520。每个切片500使用延迟元件510来控制在产生驱动信号时的延迟时间(Td)，并使用驱动器元件520产生驱动信号。
当接收到启用的(asserted)fast_response信号时(即，在并行模式下)，延迟元件510产生具有零延迟或最小延迟的触发信号DT，并且该触发信号触发驱动元件520以输出驱动信号DRIVE[k]。在一个实施例中，DRIVE[k]具有二进制值，其中值“1”可以关断相应的PSH组，而值“0”可以接通相应的PSH组，反之亦然。DRIVE[k]的值可以取决于PSH_en[k]的值。
当接收到启用的delay_in信号时(即，在顺序模式中)，延迟元件510生成触发信号DT和具有延迟时间(Td)的delay_out，其中Td的值根据独热码确定。触发信号DT触发驱动元件520将DRIVE[k]输出到PSH_Bank[k]，并且还将delay_out输出到下一个切片Slice[k+1]。当Slice[k+1]在其输入处接收到delay_out(作为delay_in)时，Slice[k+1]会在生成DRIVE[k+1]和delay_out之前延迟Td。即，在顺序模式中时，delay-out、delay-in和独热码才会对切片电路造成影响。
图6是示出根据一个实施例的由多路复用器(multiplexer)650的链形成的延迟链600的示意图。延迟链600可以是图5中的延迟元件510的一部分，其是切片500或430的一部分，其又是图1A、图1B和图4中的驱动器控制器120的一部分。延迟链600控制每个切片的延迟时间(Td)。每个多路复用器650为延迟时间增加单元延迟(cell delay)。延迟链600的延迟时间由延迟路径长度确定，而延迟路径长度又由one-hot信号控制。在一个实施例中，M个多路复用器的延迟链提供了延迟时间长度，该延迟时间长度由可配置的M-比特独热码(one-hot code)控制，M-比特独热码包含至多一个非零比特，其中M为正整数。
在图6的示例中，独热码包含16个比特，每个比特对应于一个多路复用器650；例如，如图所示，独热码的最低有效位(the least-significant bit，LSB)对应于最右边的多路复用器，独热码的最高有效位(most-significant bit，MSB)对应于所示最左边的多路复用器。当独热码中的所有比特均为零时，延迟将被旁路。当延迟没被旁路时，若独热码的LSB为1时延迟时间最短，独热码的MSB为1时延迟时间最长。“IN”和“TIE_L”值可以被设置为预定值。延迟链600的输出是图5中所示的触发信号DT。
图7是示出根据一个实施例的在图1A的PSH组130中的PSH组700的示意图。PSH组700的数量与图4中切片430的数量相同。在此示例中，PSH组700包括隔离电路(isolationcircuit，ISO)710、电平转换器(level shifter，LS)720和电源开关730。为了说明简单，PSH组700被例示为仅包括一个电源开关730。然而，应理解，本文所述的PSH组可包括任何数量的电源开关730以提供用于控制电源电压的粒度范围。
由于驱动器控制器120操作在电源电压(VDD)域并且PSH组130操作在次级电压(VDDH)域，首先利用始终导通的ISO_clamp信号，由隔离电路(isolation circuit)710将从驱动器控制器120发送到PSH组700的DRIVE信号进行隔离，然后由电平转换器720转换到VDDH域。然后，经过电压转换的DRIVE信号用于接通或关断电源开关730。
图8是示出根据一个实施例的晶粒上的压降减少电路的操作方法800的流程图。方法800可以由图1A或图1B中的压降减少电路100执行。方法800开始于步骤810，其中在步骤810中利用压降减少电路检测由第一负载接收的电源电压中的电压下降。在步骤820，响应于检测到电压下降，该电路产生驱动信号以接通PSH组。在步骤830，该电路通过PSH组中的多个电源开关将电压下降上拉。每个电源开关都有用于接收次级电压的输入端以及用于接收驱动信号之一的栅极端。次级电压高于电源电压，并且由晶粒上的第二负载接收。
参照图1A、图1B和图3至图7的示例性实施例描述了图8的流程图的操作。然而，应当理解，图8的流程图的操作还可以参照除了参照图1A、图1B和图3至图7所讨论的内容之外的本发明实施例来执行，并且参照图1A、图1B和图3至图7讨论的实施例可以执行与所述流程图所不同的操作。尽管图8的流程图示出了由本发明的某些实施例执行的操作的特定顺序，但是应当理解，这种顺序是示例性的(例如，替代实施例可以以不同的顺序执行这些操作、组合某些操作、重复某些操作等)。
尽管已经根据几个实施例描述了本发明，但是本领域技术人员将认识到，本发明不限于所描述的实施例，并且可以在所附权利要求的精神和范围内进行修改和变形来实施本发明。因此，此说明书应被认为是说明性的而不是限制性的。

Claims (19)

1.一种压降减少电路，包括：
电压检测器电路，用于通过比较参考电压和由第一负载从第一电源轨接收的电源电压来检测由所述第一负载从所述第一电源轨接收的电源电压中的电压下降；
驱动器控制器电路，用于响应于检测到所述电压下降而驱动电源开关PSH组；以及
所述PSH组，每个PSH组包括至少一个电源开关，每个电源开关具有用于从不同于所述第一电源轨的第二电源轨接收次级电压的输入端、用于从所述驱动器控制器接收驱动信号的栅极端、用于将所述电源电压中的所述电压下降上拉的输出端，其中，所述输出端耦接到用于向所述第一负载提供所述电源电压的所述第一电源轨且所述第二电源轨的次级电压高于所述第一电源轨的电源电压；
其中，所述驱动器控制器电路包括经由并行连接和串联连接而彼此连接的N个切片电路，其中，经由所述并行连接而连接至所述N个切片电路的输入，使得所述N个切片电路并行地输出N个驱动信号，并且经由所述串联连接而连接至所述N个切片电路的延迟输入，使得所述N个切片电路顺序地输出所述N个驱动信号，其中N是所述PSH组的数量。
2.根据权利要求1所述的压降减少电路，其特征在于，所述压降减少电路位于晶粒上，并且所述次级电压由所述晶粒上的第二负载接收。
3.根据权利要求2所述的压降减少电路，其特征在于，所述第一负载包括处理电路，所述第二负载包括存储单元阵列。
4.根据权利要求1所述的压降减少电路，其特征在于，所述次级电压由低压差稳压器提供。
5.根据权利要求1所述的压降减少电路，其特征在于，所述次级电压小于1伏。
6.根据权利要求1所述的压降减少电路，其特征在于，每个PSH组包括一个或多个电源开关，并且至少一个PSH组包括与另一PSH组不同数量的电源开关。
7.根据权利要求1所述的压降减少电路，其特征在于，所述驱动器控制器电路输出驱动信号，以彼此独立地接通或关断所述PSH组。
8.根据权利要求1所述的压降减少电路，其特征在于，响应于所述电压下降，所述驱动器控制器电路并行地输出N个驱动信号以并行地接通N个PSH组，其中N是正整数。
9.根据权利要求1所述的压降减少电路，其特征在于，所述驱动器控制器电路顺序地输出N个驱动信号，其中在连续的两个驱动信号之间具有延迟，以交错地关断N个PSH组。
10.根据权利要求1所述的压降减少电路，其特征在于，所述驱动器控制器电路包括M个多路复用器的延迟链，所述延迟链提供由可配置的M-比特独热码所控制的延迟时间长度，所述可配置的M-比特独热码包含至多一个非零比特，其中M是正整数。
11.根据权利要求1所述的压降减少电路，其特征在于，所述驱动器控制器电路在所述电源电压域中操作，所述PSH组中的电源开关在所述次级电压域中操作。
12.一种压降减少电路的操作方法，其特征在于，包括：
通过比较参考电压和由第一负载从第一电源轨接收的电源电压来检测由所述第一负载从所述第一电源轨接收的电源电压中的电压下降；
驱动器控制器电路响应于检测到所述电压下降，产生驱动信号以接通电源开关PSH组；以及
通过所述PSH组中的多个电源开关将所述电压下降上拉，每个电源开关具有用于从不同于所述第一电源轨的第二电源轨接收次级电压的输入端和用于接收驱动信号之一的栅极端，其中，所述每个电源开关的输出端耦接到用于向所述第一负载提供所述电源电压的所述第一电源轨且从所述第二电源轨的次级电压高于所述第一电源轨的电源电压；
其中，所述驱动器控制器电路包括经由并行连接和串联连接而彼此连接的N个切片电路，其中，经由所述并行连接而连接至所述N个切片电路的输入，使得所述N个切片电路并行地输出N个驱动信号，并且经由所述串联连接而连接至所述N个切片电路的延迟输入，使得所述N个切片电路顺序地输出所述N个驱动信号，其中N是所述PSH组的数量。
13.根据权利要求12所述的方法，其特征在于，所述次级电压由与所述压降减少电路相同晶粒上的第二负载接收，所述第一负载包括处理电路，所述第二负载包括存储单元阵列。
14.根据权利要求13所述的方法，其特征在于，还包括：
由所述晶粒上的低压差稳压器将所述次级电压提供给所述第二负载。
15.根据权利要求12所述的方法，其特征在于，每个PSH组包括一个或多个薄氧化物金属氧化物半导体场效应晶体管MOSFET开关。
16.根据权利要求12所述的方法，其特征在于，还包括：
生成所述驱动信号以彼此独立地接通或关断所述PSH组。
17.根据权利要求12所述的方法，其特征在于，还包括：
响应所述电压下降，并行地生成N个驱动信号，以并行地接通N个PSH组，其中N为正整数。
18.根据权利要求12所述的方法，其特征在于，还包括：
依次生成N个驱动信号，其中两个连续的驱动信号之间具有延迟，以交错地关断N个PSH组。
19.根据权利要求18所述的方法，其特征在于，还包括：
通过M个多路复用器的延迟链设置延迟的长度，所述延迟链由可配置的M-比特独热码控制，所述可配置的M-比特独热码包含至多一个非零比特，其中M为正整数。
CN202110389786.0A 2020-10-24 2021-04-12 压降减少电路及其操作方法 Active CN114489203B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/079,462 2020-10-24
US17/079,462 US11640834B2 (en) 2020-10-24 2020-10-24 Voltage droop reduction with a secondary power supply

Publications (2)

Publication Number Publication Date
CN114489203A CN114489203A (zh) 2022-05-13
CN114489203B true CN114489203B (zh) 2024-05-17

Family

ID=77103909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110389786.0A Active CN114489203B (zh) 2020-10-24 2021-04-12 压降减少电路及其操作方法

Country Status (4)

Country Link
US (1) US11640834B2 (zh)
EP (1) EP3989035A1 (zh)
CN (1) CN114489203B (zh)
TW (1) TWI765651B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11953982B2 (en) * 2022-07-19 2024-04-09 International Business Machines Corporation Dynamic guard band with timing protection and with performance protection
US11989071B2 (en) 2022-07-19 2024-05-21 International Business Machines Corporation Dynamic guard band with timing protection and with performance protection
US11784635B1 (en) * 2022-08-23 2023-10-10 Nuvoton Technology Corporation Control circuit and operation system
US12019489B1 (en) 2023-01-26 2024-06-25 Dell Products L.P. System and method for provisioning free standing modules
US12013795B1 (en) 2023-01-26 2024-06-18 Dell Products L.P. System and method for managing ports of data processing systems and attached devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101647182A (zh) * 2006-12-30 2010-02-10 先进模拟科技公司 包括升压电感式开关前置调节器和电容式开关后置转换器的高效dc/dc电压转换器
CN111478695A (zh) * 2020-05-09 2020-07-31 宋佳军 一种实现可调延时的电路、装置及方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894553B2 (en) 2002-07-31 2005-05-17 Fairchild Semiconductor Corporation Capacitively coupled current boost circuitry for integrated voltage regulator
US7225349B2 (en) * 2003-07-25 2007-05-29 Intel Corporation Power supply voltage droop compensated clock modulation for microprocessors
US7471071B2 (en) * 2006-11-28 2008-12-30 Micrel, Inc. Extending the voltage operating range of boost regulators
US7937563B2 (en) * 2008-05-27 2011-05-03 Advanced Micro Devices, Inc. Voltage droop mitigation through instruction issue throttling
TWI384742B (zh) * 2009-08-20 2013-02-01 Richtek Technology Corp 根據負載電流自動調整輸出電壓的電壓調節器及其方法
US8710913B2 (en) * 2012-05-03 2014-04-29 Intel Mobile Communications GmbH Circuit arrangement and method for operating a circuit arrangement
JP5939101B2 (ja) * 2012-09-12 2016-06-22 富士通株式会社 半導体装置
JP5954070B2 (ja) * 2012-09-13 2016-07-20 富士通株式会社 半導体装置
CN203206143U (zh) * 2012-12-10 2013-09-18 成都芯源系统有限公司 降压开关电源
CN102969927A (zh) * 2012-12-10 2013-03-13 成都芯源系统有限公司 降压开关电源及其控制方法
US9766678B2 (en) * 2013-02-04 2017-09-19 Intel Corporation Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates
US10698432B2 (en) * 2013-03-13 2020-06-30 Intel Corporation Dual loop digital low drop regulator and current sharing control apparatus for distributable voltage regulators
JP6169892B2 (ja) * 2013-05-21 2017-07-26 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
JP6246944B2 (ja) * 2013-12-18 2017-12-13 インテル コーポレイション 適応ゲインを持ったデジタル合成可能な低ドロップアウトレギュレータ
JP6368535B2 (ja) * 2014-05-07 2018-08-01 ローム株式会社 Ｄｃ／ｄｃコンバータおよびその制御回路、制御方法、ならびに電子機器
US9785222B2 (en) * 2014-12-22 2017-10-10 Qualcomm Incorporated Hybrid parallel regulator and power supply combination for improved efficiency and droop response with direct current driven output stage attached directly to the load
US20160282889A1 (en) * 2015-03-26 2016-09-29 Tarun Mahajan Linear and non-linear control for digitally-controlled low-dropout circuitry
US9851730B2 (en) * 2015-04-10 2017-12-26 Qualcomm Incorporated Voltage droop control
US10248177B2 (en) * 2015-05-22 2019-04-02 Advanced Micro Devices, Inc. Droop detection and regulation for processor tiles
US9946278B2 (en) * 2015-05-22 2018-04-17 Advanced Micro Devices, Inc. Droop detection for low-dropout regulator
US10108213B2 (en) * 2015-06-16 2018-10-23 The Hong Kong University Of Science And Technology Three-dimensional power stage and adaptive pipeline control
US20160370837A1 (en) * 2015-06-17 2016-12-22 Samsung Electronics Co., Ltd. First droop event mitigation by clock generation frequency staggering for core power delivery
US9946719B2 (en) 2015-07-27 2018-04-17 Sas Institute Inc. Distributed data set encryption and decryption
US10108212B2 (en) * 2015-09-22 2018-10-23 Intel Corporation Digital low drop-out voltage controller including embedded dual-loop feedback for minimum energy point operation
JP6623696B2 (ja) * 2015-11-09 2019-12-25 株式会社ソシオネクスト 電源装置及び半導体装置
WO2017142712A1 (en) 2016-02-18 2017-08-24 Craig Peterson 3d system including a marker mode
US10684671B2 (en) * 2016-05-27 2020-06-16 Qualcomm Incorporated Adaptively controlling drive strength of multiplexed power from supply power rails in a power multiplexing system to a powered circuit
KR102032327B1 (ko) * 2016-11-22 2019-10-15 에스케이하이닉스 주식회사 디지털 ldo 레귤레이터 및 이를 사용하는 저항 변화 메모리 장치
US10013010B1 (en) 2017-01-05 2018-07-03 Qualcomm Incorporated Voltage droop mitigation circuit for power supply network
US10108211B2 (en) * 2017-02-03 2018-10-23 SK Hynix Inc. Digital low drop-out regulator
US10326361B2 (en) * 2017-03-08 2019-06-18 Mediatek Inc. Asynchronous low dropout regulator
US10218273B2 (en) 2017-06-26 2019-02-26 Advanced Micro Devices, Inc. On die voltage regulation with distributed switches
KR102393334B1 (ko) * 2018-01-09 2022-05-03 삼성전자주식회사 레귤레이터 및 레귤레이터의 동작 방법
US10483961B2 (en) * 2018-03-19 2019-11-19 Intel Corporation Charge injector with integrated level shifter for localized mitigation of supply voltage droop
US11531385B2 (en) * 2018-09-17 2022-12-20 Samsung Electronics Co., Ltd. Voltage droop monitoring circuits, system-on chips and methods of operating the system-on chips
US10928886B2 (en) * 2019-02-25 2021-02-23 Intel Corporation Frequency overshoot and voltage droop mitigation apparatus and method
US11442082B2 (en) * 2019-12-23 2022-09-13 Graphcore Limited Droop detection
GB2590660B (en) * 2019-12-23 2022-01-05 Graphcore Ltd Reactive droop limiter
US11774919B2 (en) * 2020-02-05 2023-10-03 Intel Corporation Distributed and scalable all-digital low dropout integrated voltage regulator
US11264976B2 (en) * 2020-06-19 2022-03-01 Qualcomm Incorporated Symmetrically-interconnected tunable time delay circuit
US11036253B1 (en) * 2020-09-30 2021-06-15 Microsoft Technology Licensing, Llc Dynamic scaling of system clock signal in response to detection of supply voltage droop
US11157028B1 (en) * 2020-11-17 2021-10-26 Centaur Technology, Inc. Fast precision droop detector
US11249530B1 (en) * 2020-11-25 2022-02-15 Qualcomm Incorporated Adaptive voltage controller

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101647182A (zh) * 2006-12-30 2010-02-10 先进模拟科技公司 包括升压电感式开关前置调节器和电容式开关后置转换器的高效dc/dc电压转换器
CN111478695A (zh) * 2020-05-09 2020-07-31 宋佳军 一种实现可调延时的电路、装置及方法

Also Published As

Publication number Publication date
US11640834B2 (en) 2023-05-02
CN114489203A (zh) 2022-05-13
TWI765651B (zh) 2022-05-21
EP3989035A1 (en) 2022-04-27
TW202218301A (zh) 2022-05-01
US20220130432A1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
CN114489203B (zh) 压降减少电路及其操作方法
US7495471B2 (en) Adjustable transistor body bias circuitry
EP2132873B1 (en) Level shifter circuit incorporating transistor snap-back protection
JP4744807B2 (ja) 半導体集積回路装置
US7315478B2 (en) Internal voltage generator for a semiconductor memory device
CN108023581B (zh) 小面积低功率上电复位电路
US20060220706A1 (en) Power-on solution to avoid crowbar current for multiple power supplies' inputs/outputs
US9083342B2 (en) Circuit and method for power management
US20040017696A1 (en) Method and apparatus for regulating predriver for output buffer
JP2013218783A (ja) メモリ回路のための高速化されたシングルエンド・センシング
US20130257548A1 (en) Circuits, apparatuses, and methods for oscillators
US6624663B2 (en) Low threshold voltage silicon-on-insulator clock gates
CN114520654B (zh) 亚阈值电流减少电路晶体管的栅极端子之间的电荷转移及相关设备
US9825627B2 (en) Apparatus for performing signal driving in an electronic device with aid of different types of decoupling capacitors for pre-driver and post-driver
US8810305B2 (en) Semiconductor device
KR101450255B1 (ko) 반도체 메모리 장치의 내부 전원 전압 발생 회로
US9407255B2 (en) Circuit
US8344757B2 (en) Semiconductor device and data processing system including the same
KR101222110B1 (ko) 반도체 장치
CN109088630B (zh) 包括功率门控电路的半导体装置
JP2006074210A (ja) 半導体集積回路装置のリセット回路
CN113917967B (zh) 一种低功耗修调电路
JP4147174B2 (ja) パワーオンリセット回路
US10879898B2 (en) Power gating circuit for holding data in logic block
JP2005197478A (ja) 信号出力回路及び半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant