CN114464629A - 显示面板及显示面板的制备方法 - Google Patents
显示面板及显示面板的制备方法 Download PDFInfo
- Publication number
- CN114464629A CN114464629A CN202210072145.7A CN202210072145A CN114464629A CN 114464629 A CN114464629 A CN 114464629A CN 202210072145 A CN202210072145 A CN 202210072145A CN 114464629 A CN114464629 A CN 114464629A
- Authority
- CN
- China
- Prior art keywords
- via hole
- layer
- hole
- thin film
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 24
- 239000010409 thin film Substances 0.000 claims abstract description 99
- 238000005530 etching Methods 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 22
- 230000008569 process Effects 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 31
- 239000010408 film Substances 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- 239000011787 zinc oxide Substances 0.000 claims description 5
- 238000004806 packaging method and process Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 17
- 239000010410 layer Substances 0.000 description 184
- 238000002161 passivation Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- -1 preferably Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明实施例提供一种显示面板及制备方法。显示面板包括屏蔽层、薄膜晶体管器件层，以及对应设置的第一过孔、第二过孔，设置在绑定区域内的第三过孔。其中，第一过孔、第三过孔均设置为阶梯孔，且第一过孔、第二过孔和第三过孔通过同一蚀刻工艺蚀刻形成。采用一道光罩处理，节省光罩次数并降低生产成本。
Description
技术领域
本发明涉及显示面板的设计及制造技术领域，具体涉及一种显示面板及显示面板的制备方法。
背景技术
随着显示面板制备工艺的等显示技术的发展，人们对显示面板及装置的性能及质量均提出了更高的要求。
有机发光二极管(Organic light-emitting diode，OLED)器件因其较传统的液晶显示器(Liquid crystal display，LCD)相比具有重量轻巧，广视角，发光效率高等优点，而被众多领域所使用。有机发光二极管器件包括阵列基板，阵列基板内设置多个薄膜晶体管器件，薄膜晶体管器件性能的好坏将直接影响到整个发光器件的性能。随着可穿戴设备及可穿戴显示领域的发展，人们对显示设备的功耗要求也越来越高。目前采用低温多晶氧化物(low temperature poly-crystalline-Si oxide，LTPO)工艺以及氧化铟镓锌(indiumgalliumzinc oxide，IGZO)工艺进行制备，从而形成一种响应速度快，功耗更低的显示面板。但是现有技术在制备形成上述器件时，不能很好的将上述工艺兼容，并且制备工艺较复杂，需要多层膜以及较多道次的蚀刻工艺，制备成本较高，不利于面板综合性能的提高。
综上所述，现有技术中制备得到的发光器件的制备工艺较复杂，并且制备成本较高，不利于发光器件综合性能的提升。
发明内容
本发明实施例提供一种显示面板及显示面板的制备方法，以有效的改善显示面板的制程工艺，降低显示面板的生产成本。
为解决上述技术问题，本发明实施例所提供的技术方法如下：
本发明实施例的第一方面，提供了一种显示面板，包括显示区域以及设置在所述显示区域一侧的绑定区域，所述显示面板包括：
衬底；
屏蔽层，所述屏蔽层设置在所述衬底上；
设置在所述屏蔽层之上的薄膜晶体管器件层，所述薄膜晶体管器件层包括设置在所述显示区域内的第一薄膜晶体管，以及与所述第一薄膜晶体管电连接的第二薄膜晶体管，所述第一薄膜晶体管的第一源/漏极通过第一过孔与第一有源层电连接，所述第二薄膜晶体管的第二源/漏极通过第二过孔与第二有源层电连接；
其中，所述显示面板还包括位于所述绑定区域内的第三过孔，所述第三过孔贯穿所述第二源/漏极至所述衬底之间的膜层，所述第一过孔、所述第二过孔以及第三过孔设置为阶梯孔，且所述第一过孔、所述第三过孔的顶部至所述阶梯孔对应的第一台阶平台之间的距离相同。
根据本发明一实施例，所述第一过孔、所述第二过孔以及所述第三过孔对应的所述阶梯孔中至少有一个台阶平台位于同一膜层上。
根据本发明一实施例，所述第三过孔包括第一台阶平台和第二台阶平台，所述第一台阶平台位于所述第二台阶平台上方，且从所述第一台阶到所述第二台阶平台，所述第三过孔的孔径逐渐减小。
根据本发明一实施例，所述第三过孔的开口表面到所述第一台阶平台之间的距离小于所述第一台阶平台到所述第二台阶平台之间的距离，且所述第一台阶平台到所述第二台阶平台之间的距离大于所述第二台阶平台到所述第三过孔的底部之间的距离。
根据本发明一实施例，所述第一台阶平台与所述第二薄膜晶体管的第二有源层同层设置。
根据本发明一实施例，所述第二台阶平台设置在所述第一有源层对应的膜层中，且所述第二台阶平台位于所述膜层内部。
根据本发明一实施例，所述第三过孔的孔径大于所述第一过孔以及所述第二过孔的孔径。
根据本发明一实施例，所述显示面板还包括金属层以及第四过孔，所述金属层设置在所述第二薄膜晶体管与所述第三过孔之间，且所述金属层通过所述第四过孔与所述屏蔽层电连接。
根据本发明一实施例，所述第四过孔为阶梯孔，且所述第一过孔、所述第二过孔、所述第三过孔以及所述第四过孔通过同一蚀刻工艺制备形成。
根据本发明一实施例，所述第四过孔对应的所述阶梯孔的台阶数与所述第三过孔的台阶数相同，且所述第四过孔内的台阶平台与所述第三过孔内的台阶平台位于同一高度。
根据本发明一实施例，所述金属层、所述第一源/漏极、所述第二源/漏极位于同一膜层上。
根据本发明一实施例，所述第一过孔、所述第二过孔、所述第三过孔以及所述第四过孔的开口表面到所述阶梯孔的第一台阶平台之间的均距离相同。
根据本发明一实施例，所述第一过孔、所述第二过孔、所述第三过孔以及所述第四过孔的开口表面到所述阶梯孔的第一台阶平台之间的均距离为
根据本发明一实施例，所述第一有源层为多晶硅氧化物半导体，所述第二有源层为铟镓锌氧化物半导体。
根据本发明实施例的第二方面，还提供一种显示面板的制备方法，包括如下步骤：
提供一衬底，在所述衬底上制备一屏蔽层；
在所述屏蔽层上制备薄膜晶体管器件层，所述薄膜晶体管器件层包括第一薄膜晶体管和第二薄膜晶体管；
在所述薄膜晶体管器件层上制备一光阻，对所述光阻光罩处理并在与所述薄膜晶体管的源/漏极对应区域内形成不同深度开口，在所述屏蔽层以及绑定区域对应位置处分别形成第四开孔和第三开孔；
对所述薄膜晶体管器件层蚀刻，在所述第三开孔和所述第四开孔对应位置处蚀刻形成第三过孔和第四过孔以及对应的第一台阶平台；
对所述源/漏极对应区域内的不同深度开口进行蚀刻，并在对应的开口处同时对所述薄膜晶体管器件层蚀刻，形成第一过孔、第五过孔，并蚀刻至各过孔对应的第一台阶平台高度处，并将所述第三过孔和所述第四过孔蚀刻至第二台阶平台位置处；
对光阻以及各个过孔中对应的膜层进行蚀刻，形成第二过孔，并使所述第一过孔、所述第二过孔以及所述第五过孔蚀刻至有源层表面，所述第三过孔蚀刻至所述衬底表面，所述第四过孔蚀刻至所述屏蔽层表面；
在对应的各过孔内制备金属层，并在所述金属层上制备平坦化层，且使所述平坦化层填充所述第三过孔；
在所述平坦化层上制备像素电极并封装，完成所述显示面板的制备。
综上所述，本发明实施例的有益效果为：
本发明实施例提供一种显示面板及显示面板的制备方法。显示面板包括屏蔽层、薄膜晶体管器件层，设置在薄膜晶体管器件层内的第一薄膜晶体管和第二薄膜晶体管，与薄膜晶体管对应设置的第一过孔、第二过孔，以及设置在显示面板绑定区域内的第三过孔结构。其中，第一过孔、第二过孔以及第三过孔均设置为阶梯孔，且第一过孔、第三过孔通过同一道蚀刻工艺蚀刻形成。从而采用同一道蚀刻形成该薄膜晶体管器件层内的多个不同过孔结构，以有效的节省光罩次数，并提高显示面板的制备工艺，降低生产成本。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果更显而易见。
图1为本发明实施例提供的显示面板的膜层结构示意图；
图2为本发明实施例提供的过孔结构对应的示意图；
图3为本发明实施例提供的第一过孔对应的局部膜层结构示意图；
图4-图7为本发明实施例提供的显示面板的制备工艺对应的膜层结构示意图；
图8为本发明实施例提供的显示面板的制备流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，下文的公开提供了不同的实施方式或例子来实现本发明的不同结构。为了简化本发明，下文对特定例子的部件和设置进行描述。此外，本发明提供了的各种特定的工艺和材料的例子，是本领域普通技术人员可以意识到其他工艺的应用。本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
随着显示面板制备技术的不断发展，人们对显示面板的各项性能以及质量均提出了更高的要求。希望制备得到的显示面板不仅具有较好的质量，同时还具有较好的综合性能。
现有技术在制备形成高性能的显示面板时，通常需要多道次的制备工艺进行制备。尤其对于制备形成复合结构的显示面板时，如制备形成低温多晶氧化物薄膜晶体管和氧化铟镓锌薄膜晶体管时，往往需要较多道次的蚀刻处理，制备工艺复杂，生产成本较高。
本发明实施例提供一种显示面板，以有效的简化显示面板的制备工艺，并且制备形成高性能的显示面板。
如图1所示，图1为本发明实施例提供的显示面板的膜层结构示意图。显示面板包括衬底100、屏蔽层132以及薄膜晶体管器件层30。具体的，屏蔽层132设置在衬底100上，薄膜晶体管器件层30设置在屏蔽层132之上。本发明实施例中，该衬底100的材料可为玻璃基板，该屏蔽层132的材料可为金属材料，优选的，该金属材料为Mo、Al等材料。通过在显示面板的底部设置金属屏蔽层132，以对显示面板内部的静电进行屏蔽，并提高显示面板的性能。
进一步的，该薄膜晶体管器件层30还包括第二衬底101、缓冲层102，以及设置在薄膜晶体管器件层30内的第一薄膜晶体管11和第二薄膜晶体管12。
具体的，第二衬底101设置在屏蔽层132上，且第二衬底101完全覆盖该屏蔽层132。同时该第二衬底101可设置为柔性衬底，缓冲层102设置在第二衬底101上，该缓冲层102优选为聚酰亚胺膜层。
本发明实施例中，在该薄膜晶体管器件层30内，设置有第一薄膜晶体管11和第二薄膜晶体管12。其中，第二薄膜晶体管12设置在第一薄膜晶体管11的一侧。且第一薄膜晶体管11和第二薄膜晶体管12设置在显示面板的显示区域内。具体的，第一薄膜晶体管11中包括第一有源层114，第一源极112、第一漏极113以及第一栅极115、第一栅极116以及设置在各电极层之间的层间介质层，对应的，第二薄膜晶体管12包括第二有源层117、第二源极119、第二漏极120、第二栅极122以及对应设置在各电极之间的层间介质层。
具体的，第一有源层114设置在缓冲层102上，第一栅极绝缘层103设置在缓冲层102上，且第一栅极绝缘层103覆盖该第一有源层114，第一栅极115设置在第一栅极绝缘层103上并对应第一有源层114设置，第二栅极绝缘层104设置在第一栅极绝缘层103上，且第二栅极绝缘层104完全覆盖第一栅极115。同时，第一栅极116设置在第二栅极绝缘层104上且对应设置在第一栅极115上方区域内，这样，使第一薄膜晶体管11形成双栅极结构，以有效的提高薄膜晶体管的各项性能。
同时，钝化层105设置在第二栅极绝缘层104上并完全覆盖第一栅极116。以及设置在钝化层105膜层上的第三栅极绝缘层106，设置在第三栅极绝缘层106上的第二钝化层107，设置在第二钝化层107上的金属层。本发明实施例中，该金属层主要为薄膜晶体管的源/漏极以及信号线，其中，源/漏极以及信号线均设置在第二钝化层107上且材料相同。
具体的，该金属层125包括第一源极112和第一漏极113，第一源极112和第一漏极113设置在第二钝化层107上，且对应设置在第一有源层114两侧对应的区域内。
显示面板内包括第一过孔20，第一过孔21，其中，第一源极112通过第一过孔20与第一有源层114电连接，第一漏极113通过第一过孔21与第一有源层114电连接，进而形成第一薄膜晶体管11的主要结构。
进一步的，第二薄膜晶体管12设置在第一薄膜晶体管11的一侧，且设置在薄膜晶体管器件层30的不同的高度处。具体的，第二薄膜晶体管12的第二有源层117设置在钝化层105上，第二栅极122设置在第三栅极绝缘层106上，第二钝化层107完全覆盖该第二栅极122。
同时，该金属层125还包括第二源极119和第二漏极120。其中，第二源极119和第二漏极120设置在第二钝化层107上，并与第一源极112和第一漏极113同层设置。
进一步的，在显示面板内还包括第二过孔23、第二过孔26。其中，第二过孔23和第二过孔26对应设置在第二有源层117上方区域内，第二源极119通过第二过孔23与第二有源层117的一端电连接，第二漏极120通过第二过孔26与第二有源层117的另一端电连接。从而最终形成第二薄膜晶体管12的结构。
本发明实施例中，第二有源层117对应设置在第一栅极116的上方区域内。且第一薄膜晶体管11与第二薄膜晶体管12之间电连接。具体的，第二源极119通过第五过孔22与第一有源层114电连接。这样，第二源极119的一侧通过第五过孔22与第一薄膜晶体管的第一有源层114电连接，第二源极119的另一侧通过第二过孔23与第二薄膜晶体管的第二有源层117电连接。
进一步的，显示面板还包括第四过孔24，第四过孔24设置在第二薄膜晶体管12的一侧，且靠近绑定区域17设置。与该第四过孔24对应区域内设置有金属层125，金属层125通过该第四过孔24与底部的屏蔽层132电连接，从而有效的对薄膜晶体管内形成的静电进行屏蔽，以提高器件的各项性能。
进一步的，在显示面板显示区域16一侧的绑定区域17内还包括第三过孔25。其中，第三过孔25贯穿该薄膜晶体管器件层30并使底部的衬底100的表面裸露。
本发明实施例中，第一过孔20、第一过孔21，第二过孔23、第二过孔26、第三过孔25、第四过孔24以及第五过孔22均设置为阶梯孔，且上述过孔均通过同一道光罩蚀刻形成。从而将显示面板内的多个过孔结构简化为一道次光罩工艺处理，以减少显示面板的制备工艺并降低生产成本。
具体的，第四过孔24及第三过孔25设置为深孔，第一过孔20、第一过孔21，第二过孔23、第二过孔26以及第五过孔22设置为浅孔结构。其中，上述各个过孔对应的阶梯孔中，至少有一个台阶平台位于同一膜层，同一高度上。优选的，上述各个过孔对应的第一台阶平台均设置在钝化层105膜层之上。
如图2所示，图2为本发明实施例提供的过孔结构对应的示意图。其中，图2中对应的过孔以第三过孔25和第四过孔24为例进行说明。本发明实施例中，第三过孔25包括第一台阶平台241和第二台阶平台242，其中，第一台阶平台241位于第二台阶平台242上方，且从第一台阶平台241到第二台阶平台242，第三过孔25的孔径逐渐减小，对应的，第四过孔24内也存在上述对应关系，以下实施例中只以第三过孔为例进行说明。
本发明实施例中，第一台阶平台241设置在钝化层105膜层上，第二台阶平台242设置在缓冲层102内，且第二台阶平台242与缓冲层102的表面之间具有一定的距离。即该第二台阶平台242蚀刻至部分该缓冲层102内部。本发明实施例中，每个台阶平台两侧的水平平台的宽度设置为0.5um-2um，从而保证过孔内的电极的连接效果。
在蚀刻形成第三过孔25内的第一台阶平台241和第四过孔24内对应的第一台阶平台241时，两者通过同一蚀刻工艺处理形成，在形成第三过孔25内的第二台阶平台242和第四过孔24内对应的第二台阶平台242时，两者也通过同一光罩蚀刻形成，从而使得第一台阶平台241与第二有源层同层设置并位于同一高度。
具体的，第三过孔25的开口表面到第一台阶平台241之间的距离为h1，第一台阶平台241到第二台阶平台242之间的距离为h2。同时，在第四过孔24内，第二台阶平台242到屏蔽层132的上表面之间的距离为h3，在第三过孔25内，第二台阶平台242到缓冲层100的裸露表面之间的距离为h4，即该缓冲层100的表面为第三台阶平台243。本发明实施例中，为了保证显示面板的各项性能，本发明实施例中，使h1的高度设置为
h2的高度设置为
h3的高度设置为
同时h4的高度设置为
进一步的，如图3所示，图3为本发明实施例提供的第一过孔对应的局部膜层结构示意图。本发明实施例中，由于第一过孔20、第一过孔21以及第五过孔22的高度相同且均为阶梯孔，且第一过孔20、第一过孔21以及第五过孔22通过同一光罩蚀刻形成，因此，上述过孔的结构可设置为相同。以第一过孔20为例进行说明。对应的，其高度h1可与第三过孔中的高度h1设置为相同的高度。且第一过孔20的第一台阶平台241到第一有源层114表面之间的距离h2设置为
从而有效的提高显示面板的综合性能。
进一步的，显示面板还包括第一平坦化层150，第一平坦化层150设置在钝化层105上，并覆盖金属层125，同时该第一平坦化层150填充第三过孔25。以及电极连接层111和第二平坦化层108，电极连接层111设置在第一平坦化层150上，第二平坦化层108设置在第一平坦化层150上，以及与所述电极连接层111电连接的阴极层110和设置在所述第二平坦化层108上的介质层109。
进一步的，本发明实施例还提供一种显示面板的制备方法。具体的，如图8所示，图8为本发明实施例提供的显示面板的制备流程示意图。该制备方法包括如下步骤：
S100：提供一衬底，在所述衬底上制备一屏蔽层；
S101：在所述屏蔽层上制备薄膜晶体管器件层，所述薄膜晶体管器件层包括第一薄膜晶体管和第二薄膜晶体管；
S102：在所述薄膜晶体管器件层上制备一光阻，对所述光阻光罩处理并在与所述薄膜晶体管的源/漏极对应区域内形成不同深度开口，在所述屏蔽层以及绑定区域对应位置处分别形成第四开孔和第三开孔；
S103：对所述薄膜晶体管器件层蚀刻，在所述第三开孔和所述第四开孔对应位置处蚀刻形成第三过孔和第四过孔以及对应的第一台阶平台；
S104：对所述源/漏极对应区域内的不同深度开口进行蚀刻，并在对应的开口处同时对所述薄膜晶体管器件层蚀刻，形成第一过孔、第五过孔，并蚀刻至各过孔对应的第一台阶平台高度处，并将所述第三过孔和所述第四过孔蚀刻至第二台阶平台位置处；
S105：对光阻以及各个过孔中对应的膜层进行蚀刻，形成第二过孔，并使所述第一过孔、所述第二过孔以及所述第五过孔蚀刻至有源层表面，所述第三过孔蚀刻至所述衬底表面，所述第四过孔蚀刻至所述屏蔽层表面；
S106：在对应的各过孔内制备金属层，并在所述金属层上制备平坦化层，且使所述平坦化层填充所述第三过孔；
S107：在所述平坦化层上制备像素电极并封装，完成所述显示面板的制备。
具体的，如图4-图7所示，图4-图7为本发明实施例提供的显示面板的制备工艺对应的膜层结构示意图。首先提供与衬底100，在该衬底100上制备一金属屏蔽层132，并在该屏蔽层132至上制备并形成薄膜晶体管器件层30。
本发明实施例中，该薄膜晶体管器件层内对应设置有第一薄膜晶体管11和第二薄膜晶体管12，其中，第一薄膜晶体管11内的第一有源层114为多晶硅氧化物半导体材料，第二薄膜晶体管12内的第二有源层117为铟镓锌氧化物半导体材料。
薄膜晶体管器件层30内还对应设置有栅极层以及层间介质层，具体的可详见图1中的显示面板的膜层结构，这里不在详细赘述。设置完成后，再在该薄膜晶体管器件层上制备一光阻400。
详见图4，对该光阻400进行光罩处理，使该光阻400形成不同深度的开口。具体的，在与第一薄膜晶体管11相对应的源/漏极区域上方形成第一开口，该第一开口与后续形成的第一过孔20、21相对应，在与第二薄膜晶体管12相对应的源/漏极区域上方形成第二开口，该第二开口与后续形成的第二过孔23、26相对应。以及第五开口，该第五开口与后续形成的第五过孔22相对应，并在薄膜晶体管器件层的一侧形成第三过孔25和第四过孔24。
具体的，该第三过孔25和第四过孔24贯穿该光阻400。同时，其第一开口和第五开口的开口深度可相同，且均大于第二开口的开口深度。
本发明实施例中，在对光阻400进行光罩处理时，采用半掩膜板工艺处理，从而形成图中所示的不同深度开口的光阻结构。
对光阻光罩处理完成后，继续进行其他蚀刻工艺。详见图5所示，对第三过孔25以及第四过孔24对应区域内的膜层进行蚀刻。具体的，可通过等离子气体蚀刻工艺对膜层进行蚀刻处理。在该蚀刻过程中，将第三过孔25和第四过孔24蚀刻至第一台阶平台241位置处。本发明实施例中，该第一台阶平台241与第二薄膜晶体管12的第二有源层位于同一高度处，即该第一台阶平台241位于第三栅极绝缘层106上。
第一台阶平台241蚀刻完成后，继续对膜层进行处理。详见图6所示，对第一薄膜晶体管11对应区域内的光阻400上的开口进行蚀刻，使图4中该区域内对应的浅开口在该光阻层上形成通孔，并在对应的通孔处对薄膜晶体管器件层进行蚀刻，以形成第一过孔20、第一过孔21、第五过孔22。
本发明实施例中，上述过孔在同一蚀刻工序中进行蚀刻，且第一过孔20、第一过孔21以及第五过孔22均蚀刻至与第一台阶平台241同一高度处，即将上述过孔蚀刻至第三栅极绝缘层106上。
同时，对第三过孔25和第四过孔24继续向下蚀刻。具体的，使第三过孔25和第四过孔24从第一台阶平台241蚀刻至第二台阶平台242处。本发明实施例中，该第二台阶平台242位于缓冲层102膜层内，即第二台阶平台242与缓冲层102的表面具有以高度差。其中，该第一台阶平台241与第二台阶平台242以及各高度差可参考图2-图3中的具体数值。
蚀刻完成后，第一过孔20、第一过孔21、第五过孔22、第三过孔25以及第四过孔24所对应的第一台阶平台241均位于同一高度处。
详见图7所示，继续对各膜层进行处理。进一步的，将第二薄膜晶体管12对应区域处的开口蚀刻，使该区域内的光阻400形成与第二过孔23、第二过孔26相对应的通孔。通孔形成后，在上述过孔的基础上继续对薄膜晶体管器件层内的膜层进行蚀刻。
具体的，采用等离子气体蚀刻的方法，同时对第一过孔20、第一过孔21、第二过孔23、第二过孔26、第五过孔22、第三过孔25进行蚀刻。本发明实施例中，使第一过孔20、第一过孔21、第五过孔22从第一台阶平台241蚀刻至第一薄膜晶体管的第一有源层114上，并使第二过孔23、第二过孔26从膜层表面蚀刻至第二薄膜晶体管12的第二有源层上，从而形成各个薄膜晶体管中的源/漏极所对应的过孔结构。
同时，继续对第三过孔25和第四过孔24蚀刻，使第三过孔25从第二台阶平台242蚀刻至衬底100的表面，并使第四过孔24从第二台阶平台242蚀刻至屏蔽层132的表面。
最终完成对显示面板内所有的过孔结构进行蚀刻。本发明实施例中，只需要使用一次光罩处理，有效的节省了光罩的次数以及曝光蚀刻的过程，从而简化了制备工艺背光降低了显示面板的生产成本。
进一步的，各过孔蚀刻完成后，分别在第一过孔20、第一过孔21、第二过孔23、第二过孔26、第五过孔22以及第四过孔24内制备金属层，使之形成薄膜晶体管的源/漏极，同时，在金属层上制备形成第一平坦化层并使该第一平坦化层填充第三过孔25。并继续在第一平坦化层上制备其他膜层，如像素电极等膜层，并进行封装，最终形成本发明实施例中提供的显示面板的结构。
以上对本发明实施例所提供的一种显示面板及显示面板的制备方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (14)
1.一种显示面板，其特征在于，包括显示区域以及设置在所述显示区域一侧的绑定区域，所述显示面板包括：
衬底；
屏蔽层，所述屏蔽层设置在所述衬底上；
设置在所述屏蔽层之上的薄膜晶体管器件层，所述薄膜晶体管器件层包括设置在所述显示区域内的第一薄膜晶体管，以及与所述第一薄膜晶体管电连接的第二薄膜晶体管，所述第一薄膜晶体管的第一源/漏极通过第一过孔与第一有源层电连接，所述第二薄膜晶体管的第二源/漏极通过第二过孔与第二有源层电连接；
其中，所述显示面板还包括位于所述绑定区域内的第三过孔，所述第三过孔贯穿所述第二源/漏极至所述衬底之间的膜层，所述第一过孔、所述第二过孔以及第三过孔均设置为阶梯孔，且所述第一过孔、所述第三过孔的顶部至所述阶梯孔对应的第一台阶平台之间的距离相同。
2.根据权利要求1所述的显示面板，其特征在于，所述第三过孔包括第一台阶平台和第二台阶平台，所述第一台阶平台位于所述第二台阶平台上方，且从所述第一台阶到所述第二台阶平台，所述第三过孔的孔径逐渐减小。
3.根据权利要求2所述的显示面板，其特征在于，所述第三过孔的顶部到所述第一台阶平台之间的距离小于所述第一台阶平台到所述第二台阶平台之间的距离，且所述第一台阶平台到所述第二台阶平台之间的距离大于所述第二台阶平台到所述第三过孔的底部之间的距离。
4.根据权利要求2所述的显示面板，其特征在于，所述第一台阶平台与所述第二薄膜晶体管的第二有源层同层设置。
5.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括金属层以及第四过孔，所述金属层设置在所述第二薄膜晶体管与所述第三过孔之间，且所述金属层通过所述第四过孔与所述屏蔽层电连接。
6.根据权利要求5所述的显示面板，其特征在于，所述第四过孔为阶梯孔，且所述第一过孔、所述第二过孔、所述第三过孔以及所述第四过孔通过同一蚀刻工艺制备形成。
7.根据权利要求6所述的显示面板，其特征在于，所述第四过孔对应的所述阶梯孔的台阶数与所述第三过孔的台阶数相同，且所述第四过孔内的台阶平台与所述第三过孔内的台阶平台位于同一高度。
8.根据权利要求5所述的显示面板，其特征在于，所述金属层、所述第一源/漏极、所述第二源/漏极位于同一膜层上。
9.根据权利要求1所述的显示面板，其特征在于，所述第一过孔、所述第二过孔以及所述第三过孔对应的所述阶梯孔中至少有一个台阶平台位于同一膜层上。
10.根据权利要求1所述的显示面板，其特征在于，所述第三过孔的孔径大于所述第一过孔以及所述第二过孔的孔径。
11.根据权利要求1-10中任一项所述的显示面板，其特征在于，所述第一过孔、所述第二过孔、所述第三过孔以及所述第四过孔的开口表面到所述阶梯孔的第一台阶平台之间的均距离相同。
12.根据权利要求11所述的显示面板，其特征在于，所述第一过孔、所述第二过孔、所述第三过孔以及所述第四过孔的开口表面到所述阶梯孔的第一台阶平台之间的均距离为
13.根据权利要求1所述的显示面板，其特征在于，所述第一有源层为多晶硅氧化物半导体，所述第二有源层为铟镓锌氧化物半导体。
14.一种显示面板的制备方法，其特征在于，包括如下步骤：
提供一衬底，在所述衬底上制备一屏蔽层；
在所述屏蔽层上制备薄膜晶体管器件层，所述薄膜晶体管器件层包括第一薄膜晶体管和第二薄膜晶体管；
在所述薄膜晶体管器件层上制备一光阻，对所述光阻光罩处理并在与所述薄膜晶体管的源/漏极对应区域内形成不同深度开口，在所述屏蔽层以及绑定区域对应位置处分别形成第四开孔和第三开孔；
对所述薄膜晶体管器件层蚀刻，在所述第三开孔和所述第四开孔对应位置处蚀刻形成第三过孔和第四过孔以及对应的第一台阶平台；
对所述源/漏极对应区域内的不同深度开口进行蚀刻，并在对应的开口处同时对所述薄膜晶体管器件层蚀刻，形成第一过孔、第五过孔，并蚀刻至各过孔对应的第一台阶平台高度处，并将所述第三过孔和所述第四过孔蚀刻至第二台阶平台位置处；
对光阻以及各个过孔中对应的膜层进行蚀刻，形成第二过孔，并使所述第一过孔、所述第二过孔以及所述第五过孔蚀刻至有源层表面，所述第三过孔蚀刻至所述衬底表面，所述第四过孔蚀刻至所述屏蔽层表面；
在对应的各过孔内制备金属层，并在所述金属层上制备平坦化层，且使所述平坦化层填充所述第三过孔；
在所述平坦化层上制备像素电极并封装，完成所述显示面板的制备。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210072145.7A CN114464629A (zh) | 2022-01-21 | 2022-01-21 | 显示面板及显示面板的制备方法 |
| PCT/CN2022/075484 WO2023137801A1 (zh) | 2022-01-21 | 2022-02-08 | 显示面板及显示面板的制备方法 |
| US17/762,043 US20230238389A1 (en) | 2022-01-21 | 2022-02-08 | Display panel and method of manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210072145.7A CN114464629A (zh) | 2022-01-21 | 2022-01-21 | 显示面板及显示面板的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114464629A true CN114464629A (zh) | 2022-05-10 |
Family
ID=81410415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210072145.7A Pending CN114464629A (zh) | 2022-01-21 | 2022-01-21 | 显示面板及显示面板的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114464629A (zh) |
| WO (1) | WO2023137801A1 (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102390447B1 (ko) * | 2017-07-28 | 2022-04-26 | 삼성디스플레이 주식회사 | 표시장치용 기판, 유기발광표시장치 및 유기발광표시장치의 제조방법 |
| CN107664891A (zh) * | 2017-10-26 | 2018-02-06 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法、显示面板及显示装置 |
| CN108376672B (zh) * | 2018-03-15 | 2020-12-04 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法，以及显示装置 |
| CN110556298A (zh) * | 2019-08-26 | 2019-12-10 | 上海新微技术研发中心有限公司 | 场效应晶体管的制造方法 |
| CN111564458B (zh) * | 2020-07-16 | 2020-10-23 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
| CN111863839B (zh) * | 2020-07-27 | 2023-09-22 | 合肥鑫晟光电科技有限公司 | 一种阵列基板、其制备方法及显示面板 |
| CN112309990B (zh) * | 2020-10-30 | 2023-03-28 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN112599541B (zh) * | 2020-12-15 | 2023-10-31 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
-
2022
- 2022-01-21 CN CN202210072145.7A patent/CN114464629A/zh active Pending
- 2022-02-08 WO PCT/CN2022/075484 patent/WO2023137801A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023137801A1 (zh) | 2023-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108376672B (zh) | 阵列基板及其制备方法，以及显示装置 | |
| US20220344380A1 (en) | Array substrate fabricating method | |
| CN109065616B (zh) | 柔性显示面板及制造方法 | |
| CN111430566A (zh) | Oled显示面板及显示装置 | |
| KR101254469B1 (ko) | 반도체 소자, 반도체 소자의 제조방법, 액티브 매트릭스 기판 및 표시장치 | |
| US11569472B2 (en) | Electroluminescent display substrate, manufacturing method thereof and electroluminescent display apparatus | |
| CN109638078B (zh) | Tft的制备方法、tft、oled背板和显示装置 | |
| US20230098341A1 (en) | Array substrate and display panel | |
| WO2022032883A1 (zh) | Oled 显示面板及其制备方法 | |
| WO2017166833A1 (en) | Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus | |
| US20240172477A1 (en) | Display panel and display device | |
| US10453872B1 (en) | Array substrate and manufacturing method thereof | |
| WO2020220476A1 (zh) | 阵列基板及其制造方法、及显示面板 | |
| WO2022088365A1 (zh) | 显示面板及其制备方法 | |
| CN115377117A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN114023699A (zh) | 阵列基板的制备方法及其阵列基板 | |
| CN110176462B (zh) | 一种透明oled显示器制作方法及显示器 | |
| KR20110058356A (ko) | 어레이 기판 및 이의 제조방법 | |
| WO2024036766A1 (zh) | 阵列基板及显示面板 | |
| CN114464629A (zh) | 显示面板及显示面板的制备方法 | |
| US20230238389A1 (en) | Display panel and method of manufacturing same | |
| KR101998124B1 (ko) | 어레이 기판 및 그 제조방법 | |
| US10510899B2 (en) | Thin film transistor, thin film transistor manufacturing method and liquid crystal display panel | |
| KR100903791B1 (ko) | 표시 장치와 그 제조 방법 | |
| CN114335011A (zh) | 显示面板及显示面板的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |