CN114448384A

CN114448384A - 一种滤波电路

Info

Publication number: CN114448384A
Application number: CN202210122351.4A
Authority: CN
Inventors: 杨晓风
Original assignee: Shenzhen Jiutian Ruixin Technology Co ltd
Current assignee: Shenzhen Jiutian Ruixin Technology Co ltd
Priority date: 2022-02-09
Filing date: 2022-02-09
Publication date: 2022-05-06
Anticipated expiration: 2042-02-09
Also published as: CN114448384B; WO2023151544A1

Abstract

本申请提出了一种滤波电路，包括二阶滤波器、滤波器信号源和共模电压源；所述滤波器信号源的一端连接所述二阶滤波器的第一输入端，所述共模电压源的一端连接所述二阶滤波器的第二输入端；所述二阶滤波器，用于通过所述第一输入端获取滤波器信号，并根据所述第二输入端获取的共模电压对所述滤波器信号进行滤波处理，输出目标滤波信号。本申请能够减小带通滤波器组的输出直流电压偏置变化，得到符合要求的目标滤波信号，在降低功耗与面积的同时，保证模拟滤波器组能够满足系统中的信号滤波要求。

Description

一种滤波电路

技术领域

本申请涉及电子电路技术领域，尤其是涉及一种滤波电路。

背景技术

带通滤波器是信号频域处理中的关键模块，是对输入信号的频域特性分析的基础。其中，滤波器可以根据实现的方式的不同分为数字滤波器与模拟滤波器。模拟滤波器在低功耗需求强烈的应用场景比高速高精度模数转换器加数字滤波器的方案更有功耗与芯片面积优势。传统的模拟滤波器是基于晶体管的跨导与片上电容的容值实现带通滤波的作用。晶体管的跨导根据栅源电压的大小会工作在亚阈值区，线性区和饱和区，而不同的区域，晶体管的跨导会发生变化，限制滤波器的信号不失真下的输出幅度范围。然而，大信号幅度的输出可以降低连接在滤波器之后的信号链电路的其它模块的噪声、干扰等要求，简化其电路设计要求，并提高精度。而基于开关电容的滤波器的跨导是通过电容的容值与开关切换的频率，这些参数都与信号幅度的大小没有关系。因此，基于开关电容的带通滤波器可以实现大信号输出并保持较低的失真。

然而，虽然基于开关电容的带通滤波器可以实现大幅度的线性输出范围，但是传统的基于开关电容的带通滤波器的缺点是需要一个大偏置电流，保证晶体管的跨导变化不会影响滤波器的有效跨导。大偏置电流在同样匹配度的镜像电路中，会产生一个大的失调电流，最终导致很大的输出失调电压，影响滤波器的正常工作。传统解决输出失调电压的方法是通过加强电流镜的匹配度，然而，这需要很大尺寸的电流镜，增大芯片面积与生产成本。而在语音识别的物联网系统中，模拟滤波器虽然解决了使用高速高精度的模数转换器和数字滤波器的功耗问题。但是，这往往需要一组多通道不同中心频率的带通滤波器对信号进行频域分析与特征提取，对面积的要求非常高。比如，蓝牙耳机，智能手表等，其印刷电路板面积非常小，限制其所使用芯片的尺寸，如何在降低功耗与面积的同时，保证模拟滤波器组能够满足系统中的信号滤波要求成为了一大技术难点。

发明内容

针对上述技术问题，本申请提供一种滤波电路，能够在降低功耗与面积的同时，保证模拟滤波器组能够满足系统中的信号滤波要求。

为解决上述技术问题，本申请提供一种滤波电路，包括二阶滤波器、滤波器信号源和共模电压源；

所述滤波器信号源的一端连接所述二阶滤波器的第一输入端，所述共模电压源的一端连接所述二阶滤波器的第二输入端；

所述二阶滤波器，用于通过所述第一输入端获取滤波器信号，并根据所述第二输入端获取的共模电压对所述滤波器信号进行滤波处理，输出目标滤波信号。

可选地，所述二阶滤波器包括第一跨导单元和第二跨导单元；

所述第一跨导单元的第一端用于输入滤波器信号，所述第二跨导单元的第一端用于输入共模电压，所述第一跨导单元的第二端和所述第二跨导单元的第二端连接，以用于输出目标滤波信号。

可选地，所述二阶滤波器还包括第一积分电容和第二积分电容；

所述第一积分电容的第一端分别与所述第一跨导单元的第二端和所述第二跨导单元的第二端连接，所述第一积分电容的第二端接地；

所述第二积分电容的第一端分别与所述第一跨导单元的第三端和第四端以及所述第二跨导单元的第三端连接，所述第二积分电容的第二端接地。

可选地，所述第一跨导单元包括第一输入子单元、第一输出子单元、第一电流镜组和第二电流镜组；

所述第一输入子单元，用于将输入的差分信号转换成差分电流；

所述第一输出子单元，与所述第一输入子单元连接，用于将所述差分电流引导至所述第一输出子单元的输出端，以输出目标滤波信号；

所述第一电流镜组，分别与所述第一输入子单元和第一输出子单元连接，用于为所述第一输入子单元和第一输出子单元提供偏置电流；

所述第二电流镜组，分别与所述第一电流镜组、第一输入子单元和第一输出子单元连接，用于为所述第一输入子单元和第一输出子单元提供偏置电流。

可选地，所述第一输入子单元的第一端和第二端均用于输入所述差分信号，所述第一输入子单元的第三端和第四端分别与所述第一电流镜组的第一端和第二端对应连接，所述第一输入子单元的第五端分别与所述第二电流镜组的第一端和第二端连接，所述第一输入子单元的第六端与所述第一输出子单元的第一端连接；

所述第一输出子单元的第二端和第三端均用于输出所述差分电流，所述第一输出子单元的第四端和第五端分别与所述第一电流镜组的第三端和第四端对应连接，所述第一输出子单元的第六端和第七端分别与所述第二电流镜组的第一端和第二端对应连接；

所述第一电流镜组的第五端与所述第二电流镜组的第三端连接，所述第一电流镜组的第六端与电源连接，所述第一电流镜组的第七端接地；所述第二电流镜组的第四端接地。

可选地，所述第一输入子单元包括第一滤波器组和第二滤波器组，所述第一滤波器组和所述第二滤波器组分别包括若干组并联连接的滤波器；所述第一输出子单元包括第三滤波器组和第四滤波器组，所述第三滤波器组和所述第四滤波器组分别包括若干组并联连接的滤波器；所述第一电流镜组包括多个并联连接的PMOS晶体管；所述第二电流镜组包括多个并联连接的NMOS晶体管。

可选地，所述第一输入子单元还包括由第一时钟信号控制的第一开关和由第二时钟信号控制的第二开关，所述第一开关与所述第二开关连接，所述第一开关还与所述第一滤波器组连接，所述第二开关还与所述第二滤波器组连接；

所述第二电流镜组还包括由第三时钟信号控制的第三开关、第四开关、第五开关和第六开关，所述第三开关、第四开关、第五开关和第六开关分别对应连接所述第一电流镜组中的四个PMOS晶体管；所述第二电流镜组还包括由第三时钟信号控制的第七开关和第八开关，所述第七开关和第八开关分别对应连接所述第二电流镜组中的两个NMOS晶体管。

可选地，所述第二跨导单元包括第二输入子单元、第二输出子单元、第三电流镜组和第四电流镜组；

所述第二输入子单元，用于将输入的差分信号转换成差分电流；

所述第二输出子单元，与所述第二输入子单元连接，用于将所述差分电流引导至所述第二输出子单元的输出端，以输出目标滤波信号；

所述第三电流镜组，分别与所述第二输入子单元和第二输出子单元连接，用于为所述第二输入子单元和第二输出子单元提供偏置电流；

所述第四电流镜组，分别与所述第三电流镜组、第二输入子单元和第二输出子单元连接，用于为所述第二输入子单元和第二输出子单元提供偏置电流。

可选地，所述第二输入子单元的第一端和第二端均用于输入所述差分信号，所述第二输入子单元的第三端和第四端分别与所述第三电流镜组的第一端和第二端对应连接，所述第二输入子单元的第五端分别与所述第四电流镜组的第一端和第二端连接，所述第二输入子单元的第六端与所述第二输出子单元的第一端连接；

所述第二输出子单元的第二端和第三端均用于输出所述差分电流，所述第二输出子单元的第四端和第五端分别与所述第三电流镜组的第三端和第四端对应连接，所述第二输出子单元的第六端和第七端分别与所述第四电流镜组的第一端和第二端对应连接；

所述第三电流镜组的第五端与所述第四电流镜组的第三端连接，所述第三电流镜组的第六端与电源连接，所述第三电流镜组的第七端接地；所述第四电流镜组的第四端接地。

可选地，所述第二输入子单元包括第五滤波器组和第六滤波器组，所述第五滤波器组和所述第六滤波器组分别包括若干组并联连接的滤波器；所述第二输出子单元包括第七滤波器组和第八滤波器组，所述第七滤波器组和所述第八滤波器组分别包括若干组并联连接的滤波器；所述第三电流镜组包括多个并联连接的PMOS晶体管；所述第四电流镜组包括多个并联连接的NMOS晶体管。

可选地，所述第二输入子单元还包括由第一时钟信号控制的第九开关和由第二时钟信号控制的第十开关，所述第九开关与所述第十开关连接，所述第九开关还与所述第五滤波器组连接，所述第十开关还与所述第六滤波器组连接；

所述第三电流镜组还包括由第三时钟信号控制的第十一开关、第十二开关、第十三开关和第十四开关，所述第十一开关、第十二开关、第十三开关和第十四开关分别对应连接所述第三电流镜组中的四个PMOS晶体管；所述第四电流镜组还包括由第三时钟信号控制的第十五开关和第十六开关，所述第十五开关和第十六开关分别对应连接所述第四电流镜组中的两个NMOS晶体管。

实施本发明实施例，具有如下有益效果：

如上所述，本申请提供的一种滤波电路，包括二阶滤波器、滤波器信号源和共模电压源；所述滤波器信号源的一端连接所述二阶滤波器的第一输入端，所述共模电压源的一端连接所述二阶滤波器的第二输入端；所述二阶滤波器，用于通过所述第一输入端获取滤波器信号，并根据所述第二输入端获取的共模电压对所述滤波器信号进行滤波处理，输出目标滤波信号。本申请的滤波电路，根据基于开关电容的带通滤波器组并通过时分的电流镜的技术，减小带通滤波器组的输出直流电压偏置变化，得到符合要求的目标滤波信号，在降低功耗与面积的同时，保证模拟滤波器组能够满足系统中的信号滤波要求。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的滤波电路的结构示意图；

图2是本申请实施例提供的二阶滤波器的第一种实施方式的结构示意图；

图3是本申请实施例提供的二阶滤波器的第二种实施方式的结构示意图；

图4是本申请实施例提供的第一跨导单元的第一种实施方式的结构示意图；

图5是本申请实施例提供的第一跨导单元的第二种实施方式的结构示意图；

图6是本申请实施例提供的第二跨导单元的结构示意图。

本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。

应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”、“部件”或者“单元”可以混合地使用。

首先介绍本申请可以提供的应用场景，如提供一种滤波电路，能够在降低功耗与面积的同时，保证模拟滤波器组能够满足系统中的信号滤波要求。

请参阅图1，图1是本申请实施例提供的滤波电路的结构示意图。该滤波电路包括二阶滤波器1000、滤波器信号源1100和共模电压源1200；该滤波器信号源1100的一端连接二阶滤波器1000的第一输入端，共模电压源1200的一端连接二阶滤波器1000的第二输入端；二阶滤波器1000，用于通过第一输入端获取滤波器信号，并根据第二输入端获取的共模电压对滤波器信号进行滤波处理，输出目标滤波信号。

可选地，在一些实施例中，请参阅图2，图2是本申请实施例提供的二阶滤波器的第一种实施方式的的结构示意图，该二阶滤波器具体可以包括第一跨导单元1010和第二跨导单元1020。第一跨导单元1010的第一端用于输入滤波器信号，第二跨导单元1020的第一端用于输入共模电压，第一跨导单元1010的第二端和第二跨导单元1020的第二端连接，以用于输出目标滤波信号。

可选地，在一些实施例中，如图2所示，二阶滤波器还包括第一积分电容1030和第二积分电容1040。第一积分电容1030的第一端分别与第一跨导单元1010的第二端和第二跨导单元1020的第二端连接，第一积分电容1030的第二端接地；第二积分电容1040的第一端分别与第一跨导单元1010的第三端和第四端以及第二跨导单元1020的第三端连接，第二积分电容1040的第二端接地。

具体的，请参阅图3，图3是本申请实施例提供的二阶滤波器的第二种实施方式的的结构示意图，主要包括两个跨导单元(Gm1,Gm2)，积分电容C1与C2，滤波器信号输入端Vs，滤波器信号输出端BPF_OUT与滤波器输出的直流电压BPFOUT_DC。

可选地，在一些实施例中，请参阅图4，图4是本申请实施例提供的第一跨导单元的第一种实施方式的结构示意图。第一跨导单元1010具体可以包括第一输入子单元1011、第一输出子单元1012、第一电流镜组1013和第二电流镜组1014。

第一输入子单元1011，用于将输入的差分信号转换成差分电流；第一输出子单元1012，与第一输入子单元1011连接，用于将差分电流引导至所述第一输出子单元1012的输出端，以输出目标滤波信号。

第一电流镜组1013，分别与第一输入子单元1011和第一输出子单元1012连接，用于为第一输入子单元1011和第一输出子单元1012提供偏置电流；第二电流镜组1014，分别与第一电流镜组1013、第一输入子单元1011和第一输出子单元1012连接，用于为第一输入子单元1011和第一输出子单元1012提供偏置电流。

可选地，在一些实施例中，第一输入子单元1011的第一端和第二端均用于输入所述差分信号，第一输入子单元1011的第三端和第四端分别与第一电流镜组1013的第一端和第二端对应连接，第一输入子单元1011的第五端分别与第二电流镜组1014的第一端和第二端连接，第一输入子单元1011的第六端与第一输出子单元1012的第一端连接。

第一输出子单元1012的第二端和第三端均用于输出差分电流，第一输出子单元1012的第四端和第五端分别与第一电流镜组1013的第三端和第四端对应连接，第一输出子单元1012的第六端和第七端分别与第二电流镜组1014的第一端和第二端对应连接。

第一电流镜组1013的第五端与第二电流镜组1014的第三端连接，第一电流镜组1013的第六端与电源连接，第一电流镜组1013的第七端接地；第二电流镜组1014的第四端接地。

可选地，在一些实施例中，第一输入子单元1011包括第一滤波器组和第二滤波器组，第一滤波器组和第二滤波器组分别包括若干组并联连接的滤波器；第一输出子单元1012包括第三滤波器组和第四滤波器组，第三滤波器组和第四滤波器组分别包括若干组并联连接的滤波器；第一电流镜组1013包括多个并联连接的PMOS晶体管；第二电流镜组1014包括多个并联连接的NMOS晶体管。第一电流镜组1013和第二电流镜组1014连接。

具体的，第一滤波器组包括若干组并联连接的滤波器，第二滤波器组包括若干组并联连接的滤波器组，第一滤波器组和第二滤波器组的结构是相同的，两者通过两个开关连接，两个开关分别由不同的时钟信号进行控制，第一滤波器组和第二滤波器组分别用于输入对应的差分信号。

可选地，在一些实施例中，第一输入子单元1011具体还可以包括由第一时钟信号控制的第一开关和由第二时钟信号控制的第二开关，第一开关与第二开关连接，第一开关还与第一滤波器组连接，第二开关还与第二滤波器组连接。

第二电流镜组1014还包括由第三时钟信号控制的第三开关、第四开关、第五开关和第六开关，第三开关、第四开关、第五开关和第六开关分别对应连接第一电流镜组1013中的四个PMOS晶体管；第二电流镜组1014还包括由第三时钟信号控制的第七开关和第八开关，第七开关和第八开关分别对应连接第二电流镜组1014中的两个NMOS晶体管。

具体的，在本实施例中，通过第一时钟信号控制第一输入子单元1011中的第一滤波器组的开关，通过第二时钟信号控制第一输入子单元1011中的第二滤波器组的开关，通过第三时钟信号控制第一电流镜组1013的PMOS晶体管的开关，以及第二电流镜组1014的NMOS晶体管的开关。其中，本实施例中的第一电流镜组1013为脉冲控制P管电流镜组，第二电流镜组014为脉冲控制N管电流镜组。

在本实施例中，请参阅图5所示，图5是本申请实施例提供的第一跨导单元的第二种实施方式的结构示意图。第一跨导单元是一个折叠型的运算放大器架构,Vip与Vin为差分信号，Voutp与Voutn为差分输出端，PMOS晶体管(M3,M4,M5,M6,M7)是一组镜像电流组，NMOS晶体管(M10,M11,M12)是另一组镜像电流组。开关由时钟信号Φ1、Φ2和Φ3控制，当时钟控制信号为高电平时，被控制的一路电流导通。在输入差分信号至第一输入子单元的两个滤波器组，第一电流镜组和第二电流镜组均与第一输入子单元和第一输出子单元连接，第一输入子单元和第一输出子单元连接，通过第一电流镜组和第二电流镜组提供第一输入子单元和第二输出子单元的偏置电流，使其管子工作在饱和区，其中第一电流镜组可以为脉冲控制P管电流镜组，第二电流镜组可以为脉冲控制N管镜组，最终通过第一输入子单元将输入的差分信号(Vip和Vin)转换为差分电流，并通过第一输出子单元将差分电流引导至Vout(Voutp与Voutn)，提供低阻抗电路，在经过滤波处理后得到目标滤波信号。

需要说明的是，在理想的工艺制造条件下，电流镜像会产生一组完全相同的电流。然而，由于芯片实际制造过程中的偏差，每一个晶体管都会产生不同的偏差，其中主要的偏差表现为尺寸大小的改变，分别为宽度(W)与长度(L)以及阈值电压Vth的变化，晶体管的电流为ID，Vgs是晶体管栅源间电压，该计算公式为：

由于晶体管的长度与宽度偏差，阈值电压Vth偏差是一个高斯随机分布的过程，当宽度与长度越大时，晶体管的面积越大，失配的比例就越小。此外，镜像电流源的电流越大，晶体管栅源Vgs越大，阈值电压Vth的变化影响就越小。在传统的基于开关电容的滤波器中，如果没有电流导通控制开关，电流会一直导通。为了达到更好的镜像电流匹配，跨导单元需要较大的镜像电流使Vgs变大，以减小阈值电压Vth的变化影响。然而，镜像电流的失配比例虽然减小了，但失配的镜像电流绝对值却增大了。失配的境像电流会导致滤波器输出端BPF_OUT的直流电压偏BPFOUT_DC的电压值，减小了输出信号的线性范围。当输出端的直流电压偏离过大时，滤波器输出的信号会严重失真。

为了解决镜像电流匹配度与镜像电流的大小的矛盾，本申请结合开关电容的工作原理，提出小脉冲宽度控制电流镜的导通状态。具体实现原理如下：为了达到高的电流镜匹配度，跨导单元的电流镜采用大偏置电流；由于开关电容只需在Φ1和Φ2的时间工作，通过脉冲Φ3控制电流镜的导通时间，保证开关电容工作的时候，第一输入子单元1011与第一输出子单元1012的管子工作在饱和区。

本方案通过降低电流镜的导通时间，从一直导通改变只导通Φ3的时间。当时钟周期为T时，电流为ID，周期T时内累积电流的绝对值Iabs为：

由于电流境的匹配度只与ID成正比，电流镜的匹配度不会跟随Iabs变化。因此，本方案解决电流镜匹配度与绝对失配电流值的矛盾，使得较小的电流镜尺寸也可保证BPF_OUT的直流电压偏离值小。此外，当电流镜处于关闭阶段时，电流镜可切换到其它的滤波通道，从而进一步降小电流镜的面积。

可选地，在一些实施例中，请参阅图6，图6是本申请实施例提供的第二跨导单元的结构示意图。第二跨导单元1020具体可以包括第二输入子单元1021、第二输出子单元1022、第三电流镜组1023和第四电流镜组1024。

第二输入子单元1021，用于将输入的差分信号转换成差分电流；第二输出子单元1022，与第二输入子单元1021连接，用于将差分电流引导至第二输出子单元1022的输出端，以输出目标滤波信号。

第三电流镜组1023，分别与所述第二输入子单元1021和第二输出子单元1022连接，用于为所述第二输入子单元1021和第二输出子单元1022提供偏置电流；第四电流镜组1024，分别与第三电流镜组1023、第二输入子单元1021和第二输出子单元1022连接，用于为第二输入子单元1021和第二输出子单元1022提供偏置电流。

可选地，在一些实施例中，第二输入子单元1021的第一端和第二端均用于输入差分信号，第二输入子单元1021的第三端和第四端分别与第三电流镜组1023的第一端和第二端对应连接，第二输入子单元1021的第五端分别与第四电流镜组1024的第一端和第二端连接，第二输入子单元1021的第六端与第二输出子单元1022的第一端连接。

第二输出子单元1022的第二端和第三端均用于输出差分电流，第二输出子单元1022的第四端和第五端分别与第三电流镜组1023的第三端和第四端对应连接，第二输出子单元1022的第六端和第七端分别与第四电流镜组1024的第一端和第二端对应连接。

第三电流镜组1023的第五端与第四电流镜组1024的第三端连接，第三电流镜组1023的第六端与电源连接，第三电流镜组1023的第七端接地；第四电流镜组1024的第四端接地。

可选地，在一些实施例中，第二输入子单元1021具体可以包括第五滤波器组和第六滤波器组，第五滤波器组和第六滤波器组分别包括若干组并联连接的滤波器；第二输出子单元1022包括第七滤波器组和第八滤波器组，第七滤波器组和第八滤波器组分别包括若干组并联连接的滤波器；第三电流镜组1023包括多个并联连接的PMOS晶体管；第四电流镜组1024包括多个并联连接的NMOS晶体管。

可选地，在一些实施例中，第二输入子单元1021具体还可以包括由第一时钟信号控制的第九开关和由第二时钟信号控制的第十开关，第九开关与第十开关连接述第九开关还与第五滤波器组连接，第十开关还与第六滤波器组连接。

第三电流镜组1023还包括由第三时钟信号控制的第十一开关、第十二开关、第十三开关和第十四开关，第十一开关、第十二开关、第十三开关和第十四开关分别对应连接第三电流镜组1023中的四个PMOS晶体管；第四电流镜组1024还包括由第三时钟信号控制的第十五开关和第十六开关，第十五开关和第十六开关分别对应连接第四电流镜组1024中的两个NMOS晶体管。

可选地，第二输入子单元1021还包括由第一时钟信号控制的第九开关和由第二时钟信号控制的第十开关，第九开关与第十开关连接，第九开关还与第五滤波器组连接，第十开关还与第六滤波器组连接。

需要说明的是，本实施例中的第一跨导单元和第二跨导单元的电路原理及具体电路组成是相同的，因此在此不再详细阐述，可参照上述对第一跨导单元的详细说明。

由上可知，本申请实施例提供的一种滤波电路，包括二阶滤波器、滤波器信号源和共模电压源；滤波器信号源的一端连接二阶滤波器的第一输入端，所共模电压源的一端连接二阶滤波器的第二输入端；二阶滤波器，用于通过第一输入端获取滤波器信号，并根据第二输入端获取的共模电压对滤波器信号进行滤波处理，输出目标滤波信号。本申请的滤波电路，根据基于开关电容的带通滤波器组并通过时分的电流镜的技术，减小带通滤波器组的输出直流电压偏置变化，得到符合要求的目标滤波信号，在降低功耗与面积的同时，保证模拟滤波器组能够满足系统中的信号滤波要求。

即，以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

另外，对于特性相同或相似的结构元件，本申请可采用相同或者不相同的标号进行标识。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请中，“例如”一词是用来表示“用作例子、例证或说明”。本申请中被描述为“例如”的任何一个实施例不一定被解释为比其它实施例更加优选或更加具优势。为了使本领域任何技术人员能够实现和使用本申请，本申请给出了以上描述。在以上描述中，为了解释的目的而列出了各个细节。

应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实施例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。

Claims

1.一种滤波电路，其特征在于，包括二阶滤波器、滤波器信号源和共模电压源；

2.根据权利要求1所述的滤波电路，其特征在于，所述二阶滤波器包括第一跨导单元和第二跨导单元；

3.根据权利要求2所述的滤波电路，其特征在于，所述二阶滤波器还包括第一积分电容和第二积分电容；

4.根据权利要求1所述的滤波电路，其特征在于，所述第一跨导单元包括第一输入子单元、第一输出子单元、第一电流镜组和第二电流镜组；

5.根据权利要求4所述的滤波电路，其特征在于，所述第一输入子单元的第一端和第二端均用于输入所述差分信号，所述第一输入子单元的第三端和第四端分别与所述第一电流镜组的第一端和第二端对应连接，所述第一输入子单元的第五端分别与所述第二电流镜组的第一端和第二端连接，所述第一输入子单元的第六端与所述第一输出子单元的第一端连接；

6.根据权利要求5所述的滤波电路，其特征在于，所述第一输入子单元包括第一滤波器组和第二滤波器组，所述第一滤波器组和所述第二滤波器组分别包括若干组并联连接的滤波器；所述第一输出子单元包括第三滤波器组和第四滤波器组，所述第三滤波器组和所述第四滤波器组分别包括若干组并联连接的滤波器；所述第一电流镜组包括多个并联连接的PMOS晶体管；所述第二电流镜组包括多个并联连接的NMOS晶体管。

7.根据权利要求6所述的滤波电路，其特征在于，所述第一输入子单元还包括由第一时钟信号控制的第一开关和由第二时钟信号控制的第二开关，所述第一开关与所述第二开关连接，所述第一开关还与所述第一滤波器组连接，所述第二开关还与所述第二滤波器组连接；

8.根据权利要求1所述的滤波电路，其特征在于，所述第二跨导单元包括第二输入子单元、第二输出子单元、第三电流镜组和第四电流镜组；

9.根据权利要求8所述的滤波电路，其特征在于，所述第二输入子单元的第一端和第二端均用于输入所述差分信号，所述第二输入子单元的第三端和第四端分别与所述第三电流镜组的第一端和第二端对应连接，所述第二输入子单元的第五端分别与所述第四电流镜组的第一端和第二端连接，所述第二输入子单元的第六端与所述第二输出子单元的第一端连接；

10.根据权利要求9所述的滤波电路，其特征在于，所述第二输入子单元包括第五滤波器组和第六滤波器组，所述第五滤波器组和所述第六滤波器组分别包括若干组并联连接的滤波器；所述第二输出子单元包括第七滤波器组和第八滤波器组，所述第七滤波器组和所述第八滤波器组分别包括若干组并联连接的滤波器；所述第三电流镜组包括多个并联连接的PMOS晶体管；所述第四电流镜组包括多个并联连接的NMOS晶体管。