CN114447168B - 一种led外延结构、led芯片及显示装置 - Google Patents

一种led外延结构、led芯片及显示装置 Download PDF

Info

Publication number
CN114447168B
CN114447168B CN202210109891.9A CN202210109891A CN114447168B CN 114447168 B CN114447168 B CN 114447168B CN 202210109891 A CN202210109891 A CN 202210109891A CN 114447168 B CN114447168 B CN 114447168B
Authority
CN
China
Prior art keywords
layer
type
doping concentration
epitaxial structure
led epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210109891.9A
Other languages
English (en)
Other versions
CN114447168A (zh
Inventor
叶孟欣
江周胜
陈秉扬
张中英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Optoelectronics Technology Co Ltd
Original Assignee
Xiamen Sanan Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Optoelectronics Technology Co Ltd filed Critical Xiamen Sanan Optoelectronics Technology Co Ltd
Priority to CN202210109891.9A priority Critical patent/CN114447168B/zh
Publication of CN114447168A publication Critical patent/CN114447168A/zh
Priority to US18/155,763 priority patent/US20230246123A1/en
Application granted granted Critical
Publication of CN114447168B publication Critical patent/CN114447168B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133603—Direct backlight with LEDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种LED外延结构、LED芯片及显示装置，LED外延结构包括：包括半导体堆叠层，所述半导体堆叠层包括：N型半导体层、有源层及P型半导体层，有源层设置于P型半导体层的上方，有源层包括阱层和垒层重复堆叠形成的多层；P型半导体层设置于所述有源层的上方；其中，有源层包括至少两个垒层的N型掺杂浓度的峰值不超过4E17atoms/cm3。本发明能够有效改善LED芯片的电容及抗静电性能。

Description

一种LED外延结构、LED芯片及显示装置
技术领域
本发明涉及半导体器件技术领域，具体涉及一种LED外延结构、LED芯片及显示装置。
背景技术
小尺寸的发光二极管(以下简称MiniLED)技术广泛运用于背光显示，能够实现更精密的动态背光效果，在有效提高屏幕亮度和对比度的同时，还能解决传统动态背光在屏幕亮暗区域之间造成的眩光现象。然而，现有芯片外延结构的量子阱层中垒层的硅掺杂层的浓度高达5E17atoms/cm3以上，可以降低电压、提升ESD性能，但是当运用于MiniLED时会发现电容过高，电荷存储能力强，导致其在应用于背光显示或者RGB显示时，会影响其性能，例如易出现屏幕延迟变暗的问题，导致用户体验效果差。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种LED外延结构、LED芯片及显示装置，能够改善LED芯片的电容。
为了实现上述目的及其他相关目的，本发明提供一种LED外延结构，包括半导体堆叠层，半导体堆叠层包括：
N型半导体层；
有源层，设置于N型半导体层的上方，有源层包括阱层和垒层重复堆叠形成的多层；
P型半导体层，设置于有源层的上方；
其中，有源层包括至少两个垒层的N型掺杂浓度的峰值不超过4E17 atoms/cm3。
可选地，有源层的至少两个层的硅掺杂浓度不低于1E17 atoms/cm3。
可选地，一半数量以上的垒层的N型掺杂浓度的峰值介于不超过4E17 atoms/cm3。
可选地，所有的垒层的N型掺杂浓度的峰值不超过4E17 atoms/cm3。
可选地，垒层为AlGaN层或GaN层，阱层为InGaN层。
可选地，N型半导体层与有源层之间包括超晶格层。
可选地，超晶格层的N型掺杂浓度的峰值介于1E17atoms/cm3～5E18 atoms/cm3。
可选地，超晶格层包括第一超晶格层和第二超晶格层，靠近N型半导体层的第二超晶格层的N型掺杂浓度的峰值小于靠近有源层的第一超晶格层的N型掺杂浓度的峰值。
可选地，超晶格层包括InGaN/GaN的重复堆叠。
可选地，N型半导体层包括第一N型GaN层，第一N型GaN层的掺杂浓度的峰值介于5E18 atoms/cm3～6E19atoms/cm3。
可选地，第一N型GaN层的厚度介于1μm～10μm。
可选地，N型半导体层还包括第二N型GaN层，第二N型GaN层设置于第一N型GaN层与超晶格层之间，且第一N型GaN层的掺杂浓度的峰值大于第二N型GaN层的掺杂浓度的峰值。
可选地，第二N型GaN层的掺杂浓度的峰值介于1E18 atoms/cm3～1E19 atoms/cm3。
可选地，第二N型GaN层掺杂浓度的峰值高于超晶格层的N型掺杂浓度的峰值。
可选地，第一N型GaN层和第二N型GaN层之间还有第三N型GaN层，第三N型GaN层的N型掺杂浓度的峰值低于第一N型GaN层的掺杂浓度的峰值，并且低于第二N型GaN层的掺杂浓度的峰值。
可选地，第一超晶格层与第二超晶格层之间包括第四N型掺杂GaN层，该第四N型GaN层的掺杂浓度的峰值分别高于第一超晶格层的N型掺杂浓度的峰值、并且高于第二超晶格层的N型掺杂浓度的峰值。
可选地，第三GaN层的厚度大于第四GaN层的厚度。
可选地，P型半导体层的P型掺杂浓度的峰值介于1E19 atoms/cm3～1E20 atoms/cm3。
可选地，超晶格层与有源层之间包括第五N型GaN层，第五N型GaN层的掺杂浓度高于第二N型GaN层的掺杂浓度，第五N型GaN层的掺杂浓度高于所述超晶格层的N型掺杂浓度。
可选地，P型半导体层的厚度介于20nm～40nm。
可选地，P型半导体层与有源层之间设置第一电子阻挡层和第二电子阻挡层，第一电子阻挡层和第二电子阻挡层之间设置有P型低温GaN层，P型低温GaN层的P型掺杂浓度的峰值大于第一电子阻挡层及第二电子阻挡层的P型掺杂浓度的峰值。
本发明还提供一种LED芯片，包括上述方案任一的LED外延结构、N电极和P电极，N电极与N型半导体层电连接，P电极与P型半导体层形成电连接。
可选地，LED芯片发出的光为蓝光，蓝光的峰值波长介于440nm～460nm。
可选地，在超晶格层与有源层之间插入一层AlxIn1-xGaN层，0＜x≤1。
本发明还提供一种显示装置，包括上述的LED芯片，LED芯片作为显示装置背光模组的背光源芯片。
如上所述，本发明所述的LED外延结构、LED芯片及显示装置至少具备如下有益效果：
本发明所述的LED外延结构将有源层的至少两个层的N型掺杂浓度不超过4E17atoms/cm3，通过降低并控制有源层中至少部分层的N型掺杂浓度，进而降低外延结构中有源层的电容，解决其应用于背光显示时，出现的屏幕延迟变暗的问题。
本发明所述LED芯片包括上述LED外延结构，均具备上述技术效果。采用该LED芯片作为显示装置背光模组的背光源芯片，能够有效改善显示屏幕延迟变暗的问题。
附图说明
图1为本发明实施例1所述的LED外延结构的结构示意图；
图2为本发明实施例2所述的LED外延结构的结构示意图；
图3为本发明实施例4所述的LED芯片的结构示意图；图4为本发明实施例4所述的LED芯片的结构示意图；
图5为本发明实施例中，有源层靠近P型半导体层的两个垒层(MQB，Multi QuantumBarrier)的硅掺杂浓度的峰值为9.5E16 atoms/cm3的LED芯片、有源层靠近P型半导体层的两个垒层(MQB，Multi Quantum Barrier)的硅掺杂浓度峰值为2.5E17 atoms/cm3的LED芯片、有源层靠近P型半导体层的两个垒层(MQB，Multi Quantum Barrier)的硅掺杂浓度峰值为4.5E17 atoms/cm3的LED芯片的电容-电压曲线对比图；
图6为本发明实施例中，有源层靠近P型半导体层的两个垒层(MQB，Multi QuantumBarrier)的硅掺杂浓度峰值为9.5E16 atoms/cm3的LED芯片、有源层靠近P型半导体层的两个垒层(MQB，Multi Quantum Barrier)的硅掺杂浓度峰值为2.5E17 atoms/cm3的LED芯片、有源层靠近P型半导体层的两个垒层(MQB，Multi Quantum Barrier)的硅掺杂浓度峰值为4.5E17 atoms/cm3的LED芯片的测试良率-ESD测试电压曲线对比图。
附图标记列表：
100 生长衬底
200 缓冲层
201 未掺杂的GaN层
300 N型半导体层
301 第一N型GaN层
302 第二N型GaN层
303 第三N型GaN层
400 超晶格层
401 第一超晶格层
402 第二超晶格层
403 第四N型GaN层
500 有源层
601 第一电子阻挡层
602 第二电子阻挡层
700 低温GaN层
800 P型半导体层
901 N型电极
902 P型电极
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
须知，本发明实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可随意的改变，且其组件布局形态也可能更为复杂。说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。
需要说明的是，本发明中包含的每一层的掺杂物浓度可以用任何适合的方式分析，例如二次离子质谱仪(secondary ion mass spectrometer，SIMS)。在本发明中，掺杂浓度峰值是指，在获得的分析图谱中，包含两段具有彼此相反符号的斜率的线段之间的最高浓度值。彼此相反符号的斜率的线段是指一线段的斜率为正值，另一线段的斜率为负值。
实施例1
本实施例提供一种LED外延结构，该LED外延结构包括半导体堆叠层，半导体堆叠层包括N型半导体层、有源层和P型半导体层，其中，有源层设置于N型半导体层的上方，且有源层包括阱层和垒层重复堆叠形成的多层，P型半导体层设置于有源层的上方，其中，有源层包括至少两个层的N型掺杂浓度的峰值不超过4E17 atoms/cm3。本实施例通过降低有源层的N型掺杂浓度，降低掺杂杂质提供的电子量，可以有效降低外延结构中的电容，解决其应用于背光显示时，出现的屏幕延迟变暗的问题。
具体地，参照图1，LED外延结构依次包括生长衬底100、缓冲层200和未掺杂的GaN层201，其中，生长衬底100可由导电材料或者绝缘材料制成，其材料可以为蓝宝石、氮化铝、GaN、硅氮化硅中的一种。
LED外延结构目前最常用的衬底是蓝宝石衬底，蓝宝石衬底的厚度介于60～150nm之间，并且蓝宝石衬底为PSS衬底，即蓝宝石衬底的表面上通过蚀刻工艺形成均匀尺寸且均匀间距排布的氧化铝凸起图形，也可以是氧化铝凸起图形的部分高度被相对氧化铝折射率更低的材料替代形成。
缓冲层200的晶格常数介于生长衬底100和N型半导体层300之间，其材料可以为AlN层、GaN层或AlGaN等，以减小生长衬底100和N型半导体层300之间的晶格失配。在本实施例中，生长衬底100为蓝宝石衬底，缓冲层200为未掺杂的GaN。可选地，在缓冲层200的上方还设置有一层未掺杂的GaN层201。
N型半导体层300生长于未掺杂的GaN层201的上方，该N型半导体层300通过故意掺杂N型杂质提供电子，N型杂质可以为Si、Ge、Sn、Se和Te。在本实施例中，N型杂质为Si，N型半导体层300的材料为N-GaN层。可选地，N-GaN的掺杂浓度的峰值介于1E18atoms/cm3～1E20atoms/cm3。N型半导体层300包括第一N型GaN层301，第一N型GaN层301主要目的是为了提供电子，并且提供发光二极管的N型电极的电接触层。第一N型GaN层的掺杂浓度介于5E18atoms/cm3～5E19atoms/cm3，厚度设置于1μm以上，例如1～10μm，较佳的厚度不超过3μm。
超晶格层400设置于第一N型GaN层301的上方，能够释放外延生长过程中N型半导体层300与有源层500之间的应力。该超晶格层400包括InGaN/GaN的重复堆叠，堆叠周期为3～8，并且其N型掺杂浓度的峰值介于1E17 atoms/cm3～5E18 atoms/cm3。
有源层500设置于超晶格层400的上方，该有源层500是电子和空穴进行复合产生光的区域。有源层500在超晶格层400的上方依次包括交替设置的垒层和阱层，垒层和阱层的交替周期介于7～12对之间，例如，9～10对。其中，垒层为AlGaN层或GaN层，阱层为InGaN层。通过调整InGaN的In含量可以调整能级带隙，可以调整有源层的发光波长。
在有源层500中，每一个垒层具有一第一能级带隙。每一个阱层具有一第二能级带隙。在一实施例中，其中一垒层的第一能级带隙大于其中一阱层的第二能级带隙。较佳的，在一实施例中，其中一垒层的第一能级带隙大于其中一阱层的第二能级带隙。每一垒层具有一厚度，每一个阱层具有一厚度。其中一垒层的厚度大于其中一阱层的厚度。较佳的，每一个垒层的厚度大于每一个阱层的厚度。较佳的，每一个垒层的厚度不大于20nm，且更佳的，不小于3nm。在本实施例中，所有垒层的厚度大致相同。每一个阱层的厚度不大于10nm，且更佳的，不小于1nm。较佳的，每一阱层的厚度介于2～5nm，每一垒层的厚度介于5～15nm，例如每一垒层6～12nm之间。在本实施例中，所有阱层的厚度大致相同，所有垒层的厚度大致相同。
为了降低LED外延结构的电容，本实施例中的有源层500的阱层和垒层的周期设置为K对，较佳的K为7～12对，K大于0且K为整数。其中垒层为高N型掺杂层，阱层为低N型掺杂层或者不含掺杂层。较佳的，根据小电流驱动(不超过15mA的驱动电流)的背光显示或者RGB领域，为了保证亮度，所述的有源层的阱层和垒层的周期数为8～10对，较佳的相对于常规尺寸运用的照明或者背光领域，所述的阱层和垒层的周期会多2～3对。
较佳的，最靠近N型半导体层300一侧开始数起，所述的有源层500以一阱层开始，一垒层结束。
有源层500包括至少两个层的硅掺杂浓度的峰值不超过4E17 atoms/cm3。作为一个实施例，有源层中500硅掺杂浓度的峰值介于1E17 atoms/cm3～4E17 atoms/cm3的至少两个层为垒层，通过至少部分垒层的故意掺杂相对浓度，可以有效调整整个外延结构的电容，从而可以满足小电流驱动的背光显示或者RGB领域的低电容需求。
更佳的，有源层的每一个垒层的硅掺杂浓度不能低于1E17 atoms/cm3，以稳定电压不会过高。因此，至少两个垒层的掺杂浓度介于1E17 atoms/cm3～4E17 atoms/cm3，例如介于2E17atoms/cm3～4E17 atoms/cm3，或者进一步的至少两个垒层的掺杂浓度为3E17atoms/cm3～4E17 atoms/cm3。
较佳的，从有源层500最靠近N型半导体层300一侧开始数起，至少两个层是指，位于第K/2～第K层中的至少两个垒层，通过调整靠近P型半导体层800一侧的至少两层垒层的硅掺杂浓度，可以明显降低电容。
更佳的，至少一半数量以上的垒层的硅掺杂浓度峰值介于1E17 atoms/cm3～4E17atoms/cm3。或者更佳的，理论上所有垒层的硅掺杂浓度介于1E17 atoms/cm3～4E17atoms/cm3，但是实际SIMS测试数据上受到SIMS测试方法影响，最后一个硅掺杂浓度信号会降低至1E17atoms/cm3以下。
作为一个可选的实施例，部分数量的垒层的硅掺杂浓度介于5E17 atoms/cm3以上。例如部分数量(至少两层)的垒层的硅掺杂浓度介于1E17 atoms/cm3～4E17 atoms/cm3，其余部分数量(至少一层)的垒层的硅掺杂浓度位于5E17 atoms/cm3以上，或者存在一层的垒层的硅掺杂浓度位于1E17 atoms/cm3以下。
为了防止有源层的电子溢流，在有源层500的上方，具体的，在有源层500的最后一层垒层上，还设置有电子阻挡层，电子阻挡层可以为AlGaN、AlGaN/InGaN的重复堆叠或AlGaN/GaN的重复堆叠或者AlN层。在本实施例中，参照图1，电子阻挡层包括第一电子阻挡层601和第二电子阻挡层602。
在本实施例中，第一电子阻挡层601，具有一能级带隙，其大于第二电子阻挡层602的能级带隙。第一电子阻挡层601包含高铝组成的AlgGa(1-g)N，其中0<g≤1，较佳的，0.5<g≤1，且较佳的，0.7<g≤1，铝含量高于有源层500的垒层的铝含量(垒层中的铝含量也可以为0)。在一实施例中，第一电子阻挡层601包含AlN。在一实施例中，元素镓、铝显示于SIMS图谱上，在第一电子阻挡层601的位置，镓的信号强度会低于有源层位置的镓的信号强度，铝的信号强度会高于有源层500位置的铝的信号强度。在本实施例中，第一电子阻挡层601具有一厚度，其不小于0.5nm，且不大于15nm，更佳的，不大于10nm。第一电子阻挡层601厚度介于0.5nm至15nm之间(即≥0.5nm且≤15nm)，该厚度的设置可以减少P型掺杂物扩散至有源层500内。如果第一电子阻挡层601的厚度小于0.5nm，其阻挡P型掺杂物扩散至有源层500内的能力会劣化且半导体元件的静电放电防护能力会变差。如果第一电子阻挡层601的厚度大于15nm，半导体元件的电性例如起始电压或是漏电流等会变差，更佳的，第一电子阻挡层601的厚度介于1～3nm之间。
在本实施例中，第二电子阻挡层602为具有一能级带隙，其低于第一电子阻挡层601的能级带隙。作为一个实施例，第二电子阻挡层602包含高铝组成的AlgGa(1-g)N，其中0<g≤1，较佳的，0.5<g≤1，且较佳的，0.7<g≤1，铝含量高于有源层中垒层的含量，但是低于第一电子阻挡层602的铝含量。较佳的，第二电子阻挡层602的厚度介于1nm～50nm之间。作为一个实施例，所述的第二电子阻挡层602包括高铝组成的AlkGa(1-k)N/AlmInnGaN的重复堆叠层，其中0<k≤1，较佳的，0.5<k≤1，且较佳的，0.7<k≤1，且较佳的，0＜m<k，且较佳的，0＜n＜m，较佳的，第二电子阻挡层602重复堆叠形成的总厚度介于10～150nm之间。
低温P型GaN层700设置于第一电子阻挡层601和第二电子阻挡层602之间，且该低温P型GaN层700的P型掺杂浓度大于第一电子阻挡层601、第二电子阻挡层602的P型掺杂浓度，由于高温生长GaN层会引起晶片翘曲度变大，导致生长的GaN的波长分布不均匀，本实施例在低温下生长GaN能够减小晶片的翘曲度，提升LED的发光亮度。较佳的，所述的低温P-GaN层的厚度为10～50nm之间。可选地，低温P型GaN层700也可以被替代的设置为低温P-AlGaN层。低温P-AlGaN层可以是AlpGa(1-p)N，0＜p≤1，从SIMS的曲线上看，Al含量相对于第一电子阻挡层601和第二电子阻挡层602的含量更低。低温P型GaN层的掺杂浓度为大于等于1E19 atoms/cm3，更佳的，介于5E19 atoms/cm3～1E20 atoms/cm3。
P型半导体层800形成于第二电子阻挡层602的上方。该P型半导体层800能够通过P型杂质提供空穴，P型杂质可以为Mg、Zn、Ca、Sr和Ba。在本实施例中，P型半导体层的P型杂质为Mg，且P型半导体层800的材料为P-GaN，其掺杂浓度的峰值大于等于1E19atoms/cm3，厚度设置为10nm～500nm。优选地，P型半导体层800的掺杂浓度的峰值介于1E19atoms/cm3～1E20 atoms/cm3，以进一步提高外延结构的抗静电性能。P型半导体层800的掺杂浓度可以低于低温P型GaN层700的掺杂浓度。
P型半导体层800还可以包括一层P型接触层(图中未示出)，本实施例中的P型接触层相对于现有的P型接触层具有更高P型掺杂浓度，本实施例中的P型接触层为P型GaN层或者P型AlGaN层，该P型接触层位于P型半导体层的最上表面，该P型接触层的掺杂浓度大于P型半导体层800的掺杂浓度，较佳的，P型为Mg掺杂，掺杂浓度大于1E19toms/cm3，或者较佳的，大于1E20toms/cm3，厚度具有一不超过15nm的厚度，且较佳的，大于等于3nm。
本实施例将有源层包括的至少两个层的N型掺杂浓度设置为峰值不超过4E17atoms/cm3，能够降低外延结构的电容。
实施例2
由于实施例1的方案可以调整有源层的电容，但是ESD性能也变差，基于此，本实施例还提供一种LED外延结构，其与实施例1的相同之处在此不再赘述，其不同之处在于：
参照图2，所述的N型氮化物层还包括第二N型GaN层302。第一N型GaN层301比第二N型GaN层302更靠近衬底，第二N型GaN层302比第一N型GaN层301更靠近有源层500，且第一N型GaN层302的掺杂浓度的峰值大于第二N型GaN层302的掺杂浓度的峰值。第二N型GaN层的掺杂浓度的峰值介于1E18 atoms/cm3～1E19 atoms/cm3。
本实施例在第一N型GaN层301和第二N型GaN层302之间还设置有第三N型GaN层303，第三N型GaN层303的N型掺杂浓度的峰值分别低于第一N型GaN层301的掺杂浓度的峰值、第二N型GaN层302的掺杂浓度的峰值。
通过在高掺杂的第一N型GaN层301和第二N型GaN层302之间形成低掺杂的第三N型GaN层303，使得N型半导体层300形成高低高的阶梯式分布结构，该结构能够对高压静电起到缓冲的作用，降低了高压静电的破坏力，提升ESD性能，同时避免因为量子阱层的硅掺杂浓度降低而影响ESD性能。
在本实施例中，参照图2，超晶格层400包括两组，即第一超晶格层401和第二超晶格层402，第一超晶格层401包括InGaN/GaN的重复堆叠，重复堆叠的次数是3～6次；第二超晶格层402包括InGaN/GaN的重复堆叠，重复堆叠的次数是3～6次。超晶格层400的InGaN层中的In含量比有源层中阱层InGaN的In含量低，由此在N型半导体层300与有源层500之间可以起到应力缓冲作用。超晶格层400分为第一超晶格层401和第二超晶格层402时，第一超晶格层401中InGaN的In含量层低于第二超晶格层402的InGaN的In含量。第二超晶格层402相对于第一超晶格层401更接近有源层500。
更佳的，靠近N型半导体层300的第二超晶格层402的N型掺杂浓度的峰值小于靠近有源层500的第一超晶格层401的N型掺杂浓度的峰值。在本实施例中，超晶格层400的N型掺杂浓度的峰值低于第二N型GaN层402的掺杂浓度峰值，以提升LED的抗静电性能。
更佳的，为了提升ESD性能，第一超晶格层401与第二超晶格层402之间包括第四N型GaN层403，该第四N型GaN层403的掺杂浓度的峰值分别高于第一超晶格层401、第二超晶格层402的N型掺杂浓度的峰值。并且，第三N型GaN层303的厚度大于第四N型GaN层403的厚度。
在一些实施例中，所述的超晶格层400为一组，即包括InGaN/GaN的重复堆叠，重复堆叠的次数是3～6次。超晶格层400的最后一层InGaN层与有源层500之间还包括一层高掺杂浓度的GaN层，定义为第五N型GaN层(图中未示出)，较佳的，该第五N型GaN层的掺杂浓度高于第二N型GaN层402的掺杂浓度，也高于超晶格层400的N型掺杂浓度，由此能够起到良好的ESD性能稳定性。较佳的，所述的第五N型GaN层的掺杂浓度高于有源层500的掺杂浓度。
更佳的，为了避免因为电容的降低而导致的ESD性能变差，P型半导体层800形成于第二电子阻挡层602的上方，并且P型半导体层800相对于常规的灯具型照明应用领域厚度明显提升，(常规的灯具照明领域为了提升亮度，通常P型半导体层800的厚度不超过10nm，以保持亮度)。对于背光领域来说，较佳的P型半导体层800为20～40nm，虽然P型半导体层800的厚度增加，亮度会降低，但是相对选择较厚的P型半导体层800，可以有利于改善ESD性能，提升可靠性，进一步保证发光二极管的工作稳定性。当芯片设计为更小尺寸以运用于RGB显示屏里领域时，ESD性能要求更高，优选的P型半导体层800进一步加厚，厚度为100～400nm。
实施例3
本实施例还提供一种LED外延结构，其与实施例1的相同之处在此不再一一赘述，其不同之处在于：
由于电子的迁移速率高于空穴的迁移速率，参照图1，在超晶格层400与有源层500之间插入一层AlxIn1-xGaN层，0＜x≤1。该AlxIn1-xGaN层能够对电子起到一定的阻挡作用，减缓电子朝着有源层的传递速率，提升有源层中电子与空穴复合效率，从而提升亮度，可一定程度上弥补所述的P型半导体层加厚对光效的影响。较佳的，该AlGaN层的Al含量高于有源层的Al含量，低于有源层与P型半导体层之间的第一电子阻挡层601和第二电子阻挡层602的Al含量。该层的厚度较佳的不低于10nm，同时不超过100nm。
实施例4
本实施例公开的一种LED芯片，参照图3或4，该LED芯片包括上述实施例1、2或3中LED外延结构、N型电极901和P型电极902，N型电极901与LED外延结构中的N型半导体层300形成电连接，P型电极902与LED外延结构中的P型半导体层800形成电连接。可选地，LED芯片发出的光为蓝光，蓝光的峰值波长介于440nm～460nm。
在本实施例中，P型半导体层800的表面设置有P型接触层(图中未示出)，P型接触层上还设置有透明电极层(图中未示出)，透明电极层较佳的为ITO或者GTO。P型电极902位于透明电极层上，通过透明电极层、P型接触层与P型半导体层800形成电连接。N型电极901形成于N型半导体层300的表面，并与N型半导体层300形成电连接。
本实施例的LED芯片可以是正装芯片、倒装芯片，其中正装、芯片和倒装芯片可以是具有单个发光区域的芯片或者两个以上发光区域的芯片。较佳的，所述的LED芯片可制作成为小尺寸(单边尺寸小于300μm，总发光面积低于200000μm2)的发光芯片，并且可运用于小电流(小于等于15mA)下驱动发光的领域，例如液晶显示背光或者RGB显示领域。
实施例5
本实施例还一种显示装置，包括上述实施例4中的LED芯片，该LED芯片作为显示装置背光模组的背光源芯片或者RGB显示模组的蓝光光源芯片，能够有效改善显示装置中的屏幕延迟变暗的问题。
下面将能运用于背光领域的三款倒装芯片(相邻两边边长尺寸为200/200μm的芯片，发光峰值波长介于440nm～460nm)进行测试，其中一款倒装芯片的有源层所有的垒层(MQB，Multi Quantum Barrier)的峰值为9.5E16 atoms/cm3、其中一款倒装芯片具备有源层的所有垒层(MQB，Multi Quantum Barrier)的峰值为2.5E17 atoms/cm3、其中一款倒装芯片具备有源层的所有垒层(MQB，Multi Quantum Barrier)的峰值为4.5E17 atoms/cm3，并且三款芯片的外延结构都具备P型半导体层800的厚度为25nm，分别对上述三个倒装芯片进行电容-电压及静电性能测试，所得曲线对比图如图5和6所示。
需要说明的是，上述三个LED倒装芯片的外延结构除有源层的所有垒层(MQB，Multi Quantum Barrier)的硅掺杂浓度峰值不同以外，其他各层的结构、材料、厚度及掺杂浓度与实施例2所述的LED外延结构均相同，倒装芯片的电极及其他结构设计也均相同。
如图5所示，有源层所有的垒层(MQB，Multi Quantum Barrier)的硅掺杂浓度峰值为9.5E16 atoms/cm3的倒装芯片和峰值为2.5E17 atoms/cm3的倒装芯片在同一电压下，对应地电容值较小，而有源层所有的两个垒层(MQB，Multi Quantum Barrier)的硅掺杂浓度峰值为4.5E17 atoms/cm3的倒装芯片的电容对应值相对较大，在对应电压值为2V时，其电容值已超过5E-11F。
如图6所示，三个倒装芯片在1KV～8KV的静电电压下，测试良率相差不大，在±2KV～±5KV的测试电压下，其测试良率均能达到50％以上。
分析上述内容可得，本发明实施例2中有源层所有垒层(MQB，Multi QuantumBarrier)的硅掺杂浓度峰值不超过4E17 atoms/cm3的倒装芯片的电容值在0～2V的测试电压下，其电容值均不超过5E-11F，电荷储存能力较低。同时，与其他两个芯片相比，该倒装芯片在1KV～8KV的静电电压下，测试良率变化值不大，在±2KV～±5KV的测试电压下，其测试良率均能达到50％以上，因此，上述三个倒装芯片均具备较佳的抗静电性能。
综上，本发明所述的LED外延结构将有源层的至少两个垒层的N型掺杂浓度不超过4E17atoms/cm3，通过降低并控制有源层中的N型掺杂浓度，降低外延结构中的电容，解决其应用于背光显示时，出现的屏幕延迟变暗的问题。
本发明所述LED芯片包括上述LED外延结构，均具备上述技术效果。采用该LED芯片作为显示装置背光模组的背光源芯片，能够有效改善显示屏幕延迟变暗的问题。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (25)

1.一种LED外延结构，其特征在于，包括半导体堆叠层，所述半导体堆叠层包括：
N型半导体层，依次包括第一N型GaN层、第二N型GaN层，在第一N型GaN层与第二N型GaN层之间设置有第三N型GaN层，所述第三N型GaN层的N型掺杂浓度的峰值低于所述第一N型GaN层的掺杂浓度的峰值，并且低于所述第二N型GaN层的掺杂浓度的峰值；
有源层，设置于所述第二N型GaN层的上方，所述有源层包括阱层和垒层重复堆叠形成的多层；
P型半导体层，设置于所述有源层的上方；
其中，有源层包括至少两个垒层的N型掺杂浓度的峰值不超过4E17 atoms/cm3。
2.根据权利要求1所述的LED外延结构，其特征在于，有源层的所述至少两个垒层的N型掺杂浓度不低于1E17 atoms/cm3。
3.根据权利要求1所述的LED外延结构，其特征在于，一半数量以上的所述垒层的N型掺杂浓度的峰值不超过4E17 atoms/cm3。
4.根据权利要求1所述的LED外延结构，其特征在于，所有的所述垒层的N型掺杂浓度的峰值不超过4E17 atoms/cm3。
5.根据权利要求1所述的LED外延结构，其特征在于，所述垒层为AlGaN层或GaN层，所述阱层为InGaN层。
6.根据权利要求1所述的LED外延结构，其特征在于，所述N型半导体层与所述有源层之间包括超晶格层。
7.根据权利要求6所述的LED外延结构，其特征在于，所述超晶格层的N型掺杂浓度的峰值介于1E17 atoms/cm3～5E18 atoms/cm3。
8.根据权利要求6所述的LED外延结构，其特征在于，所述超晶格层包括第一超晶格层和第二超晶格层，靠近所述N型半导体层的第二超晶格层的N型掺杂浓度的峰值小于靠近所述有源层的第一超晶格层的N型掺杂浓度的峰值。
9.根据权利要求6所述的LED外延结构，其特征在于，所述超晶格层包括InGaN/GaN的重复堆叠。
10.根据权利要求1所述的LED外延结构，其特征在于，所述第一N型GaN层的掺杂浓度的峰值介于5E18 atoms/cm3～6E19atoms/cm3。
11.根据权利要求10所述的LED外延结构，其特征在于，所述第一N型GaN层的厚度介于1μm～10μm。
12.根据权利要求6所述的LED外延结构，其特征在于，所述第二N型GaN层设置于所述第一N型GaN层与所述超晶格层之间，且所述第一N型GaN层的掺杂浓度的峰值大于所述第二N型GaN层的掺杂浓度的峰值。
13.根据权利要求12所述的LED外延结构，其特征在于，所述第二N型GaN层的掺杂浓度的峰值介于1E18 atoms/cm3～1E19 atoms/cm3。
14.根据权利要求12所述的LED外延结构，其特征在于，所述第二N型GaN层的掺杂浓度的峰值高于所述超晶格层的N型掺杂浓度的峰值。
15.根据权利要求8所述的LED外延结构，其特征在于，所述第一超晶格层与所述第二超晶格层之间包括第四N型GaN层，所述第四N型GaN层的掺杂浓度的峰值高于所述第一超晶格层的N型掺杂浓度的峰值，并且高于所述第二超晶格层的N型掺杂浓度的峰值。
16.根据权利要求15所述的LED外延结构，其特征在于，所述第三N型GaN层的厚度大于所述第四N型GaN层的厚度。
17.根据权利要求1所述的LED外延结构，其特征在于，所述P型半导体层的P型掺杂浓度的峰值介于1E19 atoms/cm3～1E20 atoms/cm3。
18.根据权利要求12所述的LED外延结构，其特征在于，所述超晶格层与所述有源层之间包括第五N型GaN层，第五N型GaN层的掺杂浓度高于所述超晶格层的N型掺杂浓度。
19.根据权利要求18所述的LED外延结构，其特征在于，所述第五N型GaN层的掺杂浓度高于所述第二N型GaN层的掺杂浓度。
20.根据权利要求1所述的LED外延结构，其特征在于，所述P型半导体层的厚度介于20nm～40nm或者100～400nm。
21.根据权利要求1所述的LED外延结构，其特征在于，所述P型半导体层与所述有源层之间设置第一电子阻挡层和第二电子阻挡层，所述第一电子阻挡层和第二电子阻挡层之间设置有P型低温GaN层，所述P型低温GaN层的P型掺杂浓度的峰值大于所述第一电子阻挡层及第二电子阻挡层的P型掺杂浓度的峰值。
22.根据权利要求6所述的LED外延结构，其特征在于，在超晶格层与有源层之间插入一层AlxIn1-xGaN层，0＜x≤1。
23.一种LED芯片，其特征在于，包括如权利要求1～22任一所述的LED外延结构、N电极和P电极，所述N电极与所述N型半导体层电连接，所述P电极与所述P型半导体层形成电连接。
24.根据权利要求23所述的LED芯片，其特征在于，所述LED芯片发出的光为蓝光，所述蓝光的峰值波长介于440nm～460nm。
25.一种显示装置，其特征在于，包括如权利要求23或24所述的LED芯片，所述LED芯片作为显示装置背光模组的背光源芯片或者显示装置RGB模组的光源芯片。
CN202210109891.9A 2022-01-29 2022-01-29 一种led外延结构、led芯片及显示装置 Active CN114447168B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210109891.9A CN114447168B (zh) 2022-01-29 2022-01-29 一种led外延结构、led芯片及显示装置
US18/155,763 US20230246123A1 (en) 2022-01-29 2023-01-18 Led chip structure and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210109891.9A CN114447168B (zh) 2022-01-29 2022-01-29 一种led外延结构、led芯片及显示装置

Publications (2)

Publication Number Publication Date
CN114447168A CN114447168A (zh) 2022-05-06
CN114447168B true CN114447168B (zh) 2024-01-30

Family

ID=81371292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210109891.9A Active CN114447168B (zh) 2022-01-29 2022-01-29 一种led外延结构、led芯片及显示装置

Country Status (2)

Country Link
US (1) US20230246123A1 (zh)
CN (1) CN114447168B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114373838B (zh) * 2021-12-29 2024-02-09 南通同方半导体有限公司 带量子垒层硅掺杂结构的led外延片、生长方法及其制造方法
CN117476834B (zh) * 2023-12-28 2024-03-22 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760808A (zh) * 2012-07-12 2012-10-31 华灿光电股份有限公司 一种发光二极管的外延片及其制造方法
CN104300058A (zh) * 2014-10-14 2015-01-21 扬州乾照光电有限公司 一种含掺杂宽势垒结构的黄绿光led
CN105990479A (zh) * 2015-02-11 2016-10-05 晶能光电（常州）有限公司 一种氮化镓基发光二极管外延结构及其制备方法
KR20170038775A (ko) * 2017-03-28 2017-04-07 서울바이오시스 주식회사 질화물 반도체 소자 및 그 제조 방법
CN109755362A (zh) * 2019-01-14 2019-05-14 江西兆驰半导体有限公司 一种高发光效率的氮化物发光二极管
CN109952655A (zh) * 2016-11-23 2019-06-28 三菱电机株式会社 半导体器件和设计半导体器件的方法
CN110854279A (zh) * 2019-10-22 2020-02-28 深圳市华星光电技术有限公司 一种oled显示面板及显示装置
CN112447760A (zh) * 2019-08-27 2021-03-05 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示面板及显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760808A (zh) * 2012-07-12 2012-10-31 华灿光电股份有限公司 一种发光二极管的外延片及其制造方法
CN104300058A (zh) * 2014-10-14 2015-01-21 扬州乾照光电有限公司 一种含掺杂宽势垒结构的黄绿光led
CN105990479A (zh) * 2015-02-11 2016-10-05 晶能光电（常州）有限公司 一种氮化镓基发光二极管外延结构及其制备方法
CN109952655A (zh) * 2016-11-23 2019-06-28 三菱电机株式会社 半导体器件和设计半导体器件的方法
KR20170038775A (ko) * 2017-03-28 2017-04-07 서울바이오시스 주식회사 질화물 반도체 소자 및 그 제조 방법
CN109755362A (zh) * 2019-01-14 2019-05-14 江西兆驰半导体有限公司 一种高发光效率的氮化物发光二极管
CN112447760A (zh) * 2019-08-27 2021-03-05 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示面板及显示装置
CN110854279A (zh) * 2019-10-22 2020-02-28 深圳市华星光电技术有限公司 一种oled显示面板及显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
垒层Si掺杂对多量子阱InGaN绿光LED性能的影响;郝锐;光电器件;第第34卷卷(第第2期期);正文第186至189页 *

Also Published As

Publication number Publication date
CN114447168A (zh) 2022-05-06
US20230246123A1 (en) 2023-08-03

Similar Documents

Publication Publication Date Title
CN114447168B (zh) 一种led外延结构、led芯片及显示装置
KR100631971B1 (ko) 질화물 반도체 발광 소자
CN100490199C (zh) Ⅲ族氮化物半导体发光元件
KR102246648B1 (ko) 자외선 발광 다이오드
TWI569467B (zh) 半導體發光元件
WO2016072150A1 (ja) 窒化物半導体発光素子
WO2013191406A1 (en) Light emitting device having electron blocking layer
US10770622B2 (en) Light-emitting element and light-emitting element package comprising same
CN104733582A (zh) 具有双分级电子阻挡层的氮化物led结构
KR20130012375A (ko) 반도체 발광소자 및 그 제조방법
KR20140002910A (ko) 근자외선 발광 소자
KR100770440B1 (ko) 질화물 반도체 발광소자
KR20150021613A (ko) 전자 저장 및 퍼짐층을 이용한 질화물 반도체 발광소자
KR20100049451A (ko) 질화물 반도체 소자
US20190081208A1 (en) Light emitting device and light emitting device package including the same
CN115911198A (zh) 半导体发光元件的外延结构、半导体发光元件及发光装置
CN107146836A (zh) 具有渐变In组分p型InGaN导电层的GaN基绿光LED外延结构及其制备方法
CN114141917A (zh) 一种低应力GaN基发光二极管外延片及其制备方法
KR102653003B1 (ko) 반도체 소자
CN110582857B (zh) 发光二极管
CN208580758U (zh) 一种发光二极管外延片及发光二极管
CN113013301A (zh) 氮化物发光二极管
KR102449557B1 (ko) 발광소자
CN117153973A (zh) 一种半导体外延结构、发光二极管及显示装置
CN116565084A (zh) 半导体发光元件及发光装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant