CN114444419B

CN114444419B - 一种芯片新版本电路的生成方法、设备和存储介质

Info

Publication number: CN114444419B
Application number: CN202210371333.XA
Authority: CN
Inventors: 魏星; 刁屹; 林德基
Original assignee: Qijie Technology Shenzhen Co ltd
Current assignee: Qijie Technology Shenzhen Co ltd
Priority date: 2022-04-11
Filing date: 2022-04-11
Publication date: 2022-12-13
Anticipated expiration: 2042-04-11
Also published as: CN114444419A

Abstract

本申请适用于计算机技术领域，提供一种芯片新版本电路的生成方法、设备和存储介质。一种芯片新版本电路的生成方法，包括：获取芯片的初始版本电路的寄存器传输级信息以及所述芯片的目标版本电路的寄存器传输级信息；根据所述芯片的初始版本电路的寄存器传输级信息与所述芯片的目标版本电路的寄存器传输级信息，确定物理补丁数据，所述物理补丁数据为描述所述初始版本电路与所述目标版本电路之间物理级别差异的信息；根据所述物理补丁数据以及所述初始版本电路的寄存器传输级信息，确定临时网表；根据所述临时网表，确定所述芯片的目标版本电路。通过自动化实现这一流程，提高修改准确率的同时大幅减少人力以及时间成本，节约时间与资金。

Description

一种芯片新版本电路的生成方法、设备和存储介质

技术领域

本申请属于计算机技术领域，尤其涉及一种芯片新版本电路的生成方法、设备和存储介质。

背景技术

芯片已经成为现代电子设备、尤其是具备计算机功能的电子设备的核心部件，具有无可撼动的绝对核心地位。而在芯片的发展过程中，设计规模的扩大与支撑的缩小则是发展浪潮的大趋势。

在对芯片的设计版本进行更新时，传统方案是是直接人工制作一个新的迭代版本，确定迭代后芯片的参数规格以及寄存器传输级代码（RTL），并以之为基础重新进行传统的设计流程：逻辑综合（logic Synthesis），生成测试电路（DFT），布局布线（placement &routing），时序优化（Timing Closure），最后进行流片（Tape out）。

但人工重新进行芯片版本更新的流程需要技术团队花费几天到几个月不等的时间完成，即会耗费较多的人力资源以及时间成本，容易导致芯片的版本升级延期。

发明内容

本申请实施例的目的在于提供一种芯片新版本电路的生成方法，旨在解决在芯片升级过程中以人工重新进行逻辑综合和生成测试电路的流程会耗费较多的人力资源以及时间成本的问题。

本申请实施例是这样实现的，一种芯片新版本电路的生成方法，所述方法包括：

获取芯片的初始版本电路的寄存器传输级信息以及所述芯片的目标版本电路的寄存器传输级信息；

根据所述芯片的初始版本电路的寄存器传输级信息与所述芯片的目标版本电路的寄存器传输级信息，确定物理补丁数据，所述物理补丁数据为描述所述初始版本电路与所述目标版本电路之间物理级别差异的信息；

根据所述物理补丁数据以及所述初始版本电路的寄存器传输级信息，确定临时网表；

根据所述临时网表，确定所述芯片的目标版本电路。

本申请实施例的另一目的在于一种计算机设备，包括存储器和处理器，所述存储器中存储有计算机程序，所述计算机程序被所述处理器执行时，使得所述处理器执行前述实施例中所述的芯片新版本电路的生成方法的步骤。

本申请实施例的另一目的在于一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时，使得所述处理器执行前述实施例中所述的芯片新版本电路的生成方法的步骤。

本申请实施例提供的一种芯片新版本电路的生成方法，利用初始版本与目标版本电路间存在的差异直接对初始版本电路进行逻辑综合并植入测试电路以直接得到目标版本电路，通过软件自动化实现这一流程，提高修改准确率的同时大幅减少更新的人力成本以及时间成本，节约时间与资金。

附图说明

图1为本申请实施例提供的一种芯片新版本电路的生成方法的流程图；

图2为本申请实施例提供的一种芯片新版本电路的生成方法中步骤S104的子步骤流程图；

图3为本申请实施例提供的一种芯片新版本电路的生成方法中步骤S204的子步骤流程图；

图4为本申请实施例提供的一种芯片新版本电路的生成方法中步骤S306的子步骤流程图；

图5为本申请实施例提供的一种芯片新版本电路的生成方法中步骤S108的子步骤流程图；

图6为本申请实施例提供的用于实施一种芯片新版本电路的生成方法的计算机设备的内部结构图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但除非特别说明，这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一xx脚本称为第二xx脚本，且类似地，可将第二xx脚本称为第一xx脚本。

本申请实施例提供的一种芯片新版本电路的生成方法的应用环境中，包括终端设备。所述终端设备可以是智能手机、平板电脑、笔记本电脑、台式计算机等，但并不局限于此。

如图1所示，在一个实施例中，提出了一种芯片新版本电路的生成方法，本实施例主要以该方法应用于上述终端设备来举例说明。

一种芯片新版本电路的生成方法，具体可以包括以下步骤：

步骤S102，获取芯片的初始版本电路的寄存器传输级信息以及所述芯片的目标版本电路的寄存器传输级信息。

在本实施例中，寄存器传输级信息表现为寄存器传输级代码，寄存器传输级是一种对集成电路的抽象模型，该模型是根据数字信号在硬件寄存器、存储器、组合逻辑装置和总线等单元之间的流动，以及其逻辑代数运作方式来确定的。寄存器传输级代码是利用硬件描述语言对寄存器传输级的一种描述形式，以数据或文件的形式存在，是描述芯片自身特征以及各组成寄存器自身特征的重要基本信息之一；步骤S102分别获取初始版本电路与目标版本电路的RTL，是为获取两个版本电路间的差异信息做准备。

步骤S104，根据所述芯片的初始版本电路的寄存器传输级信息与所述芯片的目标版本电路的寄存器传输级信息，确定物理补丁数据。

在本实施例中，所述物理补丁数据是经过对初始版本电路与目标版本电路进行比较得出的两版本间物理级别差异的信息，包括寄存器的数量与设定上的不同、寄存器间的连接关系上的不同等具体到物理层面上而非仅停留在逻辑层面甚至代码层面上的差异信息；所述物理补丁数据具体可以表现为数据包、补丁文件等形式。

步骤S106，根据所述物理补丁数据以及所述初始版本电路的寄存器传输级信息，确定临时网表。

在本实施例中，网表是集成电路在物理级别上能够直接描述电路连接关系的信息描述形式，具体地是描述芯片设计中所有单元器件间连通关系的文件，通常包括设计中的连线、属性等内容，计算机可以根据网表的描述直接得出具体的电路结构。本步骤是一个通过将利用前述步骤得到的物理补丁数据应用到初始版本电路的寄存器传输级信息上、通过逻辑综合得到一个临时网表的过程，计算机会以该网表作为基础来进行接下来的步骤。

步骤S108，根据所述临时网表，确定所述芯片的目标版本电路。

在本实施例中，以步骤S106中得到的临时网表为基础，得到对应的电路，并经过必要的处理（如对电路的实际功能所对应的信号的设置、对电路在出厂测试时需要使用的电路信号的设置、对电路整体的连接进行设置与检查等工序），最终得到的成品电路就是目标版本电路。

在本实施例中，通过计算机自动化执行步骤S102~S108的流程，利用计算机运行如上述步骤所述的更新芯片版本的自动化程序，并得到一个与期望功能相同、测试效果相同的目标版本电路。除获取初始信息外，整个流程全部由计算机自动化完成，有效地节约了人力成本与时间成本，同时保证了对电路进行修改的准确度，大幅度节约人力、物力与财力，降低芯片更新迭代的时间与资金消耗。

如图2所示，在一个实施例中，步骤S104具体可以包括以下步骤：

步骤S202，对比所述初始版本电路的寄存器传输级信息以及所述目标版本电路的寄存器传输级信息，确定两组所述寄存器传输级信息之间的对比数据。

在本实施例中，本步骤是将初始版本电路与目标版本电路的RTL进行对比以获取二者间在代码层面上的差异的过程，所述对比数据是通过将前后两版本的电路所具有的寄存器传输级代码进行比较，在获取到代码间的差异后将这些差异信息逐条打包成的一个对比数据文件包。

步骤S204，根据所述对比数据，生成所述物理补丁数据。

在本实施例中，以步骤S202中得到的对比数据作为基础，通过一系列的映射过程可以将该对比数据文件包加工成一个包含有物理级信息的物理补丁数据文件包。

如图3所示，在一个实施例中，步骤S204具体包括如下步骤：

步骤S302，根据所述对比数据，确定逻辑补丁数据。

在本实施例中，逻辑补丁数据是将步骤S202中得到的对比数据文件包在不考虑物理器件的情况下，在逻辑层面经过逻辑映射而得到的包含初始与目标两个版本电路间差异的逻辑数据文件包。

步骤S304，获取预设的物理映射资源库。

在本实施例中，物理映射资源库是处理芯片设计的计算机系统中默认预设的、或是设计需求方提供的、或是特殊功能要求的包含芯片中所需要的所有物理器件资源的数据库，是对逻辑级数据进行物理映射得到物理级数据的重要基础参照。

步骤S306，根据所述逻辑补丁数据与所述物理映射资源库，生成所述物理补丁数据。

在本实施例中，通过读取物理映射资源库中的数据并将之与逻辑补丁数据进行比照与结合，可以生成一个与逻辑补丁数据对应的物理补丁数据文件包，该过程即是对逻辑补丁数据的物理映射过程。

在本实施例中，本申请能够通过逻辑映射-物理映射的两步映射法，将代码级别的对比数据文件表转变为一个物理级别的补丁数据文件包，为后续对初始版本电路的寄存器传输级代码进行逻辑综合准备必需的数据文件。

如图4所示，在一个实施例中，步骤S306具体包括如下步骤：

步骤S402，根据所述逻辑补丁数据与所述物理映射资源库，确定物理级差异数据。

在本实施例中，所述物理级差异数据是由所述逻辑补丁数据通过物理映射直接得到的物理级数据，由于物理映射过程是根据逻辑补丁数据一条一条地对应映射生成的结果，因此其中存在较多的重复数据或实际布线需求而出现的无效数据，因此物理级差异数据还需要进一步处理。

步骤S404，根据所述物理级差异数据，调整所述物理级差异数据的信息结构，生成所述物理补丁数据。

在本实施例中，读取步骤S402中所得到的物理级差异数据后，可以采用筛选、排序或特征值比照等多种现有方法对物理级差异数据文件包中的重复或无效数据进行剔除，有效降低物理级差异数据文件包的占用空间。当所有的重复或无效数据被剔除后，物理级差异数据文件包即被加工成所述物理补丁数据。

在本实施例中，通过现有的一些筛选删除算法对物理映射得到的物理级差异数据进行信息结构调整，剔除其中包含的一些无效信息与重复信息，有效降低了物理补丁数据文件包的占用空间，为后续的逻辑综合步骤节约了运算资源，提高了本申请自动化流程的运行效率。

在一个实施例中，步骤S106的具体实现方法为：

将所述物理补丁数据映射到所述初始版本电路的寄存器传输级信息，得到所述临时网表。

在本实施例中，在前述步骤中根据物理映射资源库通过物理映射已经生成了物理补丁数据文件包，将此文件包直接映射到初始版本电路的RTL中，可以得到一组网表，这一过程是对逻辑综合这一技术过程的变化应用。本步骤中的逻辑综合过程，是将通过物理映射得到的物理补丁数据映射到初始版本电路的寄存器传输级代码中，直接生成一个新的网表；根据该网表得到的电路的功能与目标版本电路的功能应是一致的，以此来保证根据在本步骤中生成的网表能够得到目标版本电路。

如图5所示，在一个实施例中，步骤S108的具体实现步骤为：

步骤S502，根据所述临时网表，确定临时功能电路以及测试电路。

在本实施例中，网表是在物理层面上具体描述电路的连线组成的网表，计算机能够直接根据网表生成其对应的电路。而作为集成电路的芯片，一般分为功能电路和测试电路。功能电路部分用于实现实际的用户功能，而测试电路部分用于芯片出厂前的测试，在测试通过后就没有其它作用了。此两部分电路共同连接构成了整个芯片。

步骤S504，连接所述测试电路与所述临时功能电路，得到目标版本预备电路。

在本实施例中，测试电路与临时功能电路的连接遵循功能电路中各组成部分间的连接方式与逻辑关系以及测试电路中各组成部分间的逻辑关系与测试需求。连接完成后，得到了一个同时具有测试电路部分与功能电路部分的集成电路，但由于测试电路还没有设定对应的电路信号，即测试电路还不具备应用于出厂测试的功能，还需要进一步设置方可得到完整功能的电路，因此本步骤中连接测试电路与临时功能电路所得到的集成电路并非是最终的目标版本电路，因而将得到的集成电路命名为目标版本预备电路。

步骤S506，获取预设信号协议。

在本实施例中，在本领域中，协议是指用于为不同的设备、程序、端口间传递信息的过程提供配置标准的配置文件，所述预设信号协议则是一组记录了所述芯片所需要的各种电路信号的生成方式的集成配置文件；测试电路的电路信号一般用于实现控制测试电路的同步或异步、初始与终止以及测试功能的转变等测试功能，在构建目标版本电路中时，计算机以预设信号协议与电路实际情况为基准，为测试电路部分生成新的电路信号。

步骤S508，根据所述预设信号协议，确定所述测试电路的电路信号。

在本实施例中，根据预设信号协议文件中对电路信号生成方式的记录，为测试电路中的各个组成部分设置用于测试的各种电路信号，以确保测试电路用于出厂测试的功能正常。

步骤S510，根据所述目标版本预备电路以及所述电路信号，生成所述目标版本电路。

在本实施例中，当测试电路的电路信号设置完毕后，电路信号与目标版本预备电路一同构成了目标版本电路的全部内容，因此二者合并打包即可生成目标版本电路，芯片的新版本电路生成完毕。

本实施例中，在通过逻辑综合过程得到了网表之后，利用网表得到一组包括了功能电路与测试电路的集成电路，并根据预设的信号协议为测试电路设定出厂测试时需要用到的电路信号，由具体的电路构成加上需要使用的电路信号即得到完整的目标版本电路。

在一个实施例中，步骤S508中的电路信号包括时钟信号、使能信号以及重置信号。

在本实施例中，在芯片测试过程中，各集成器件的测试过程需要由特定的电路信号控制各元器件的同步或异步、测试项目变换、起始与终止，一般对应于时钟信号、使能信号与重置信号，因此测试电路的电路信号一般采用此三类信号，而在芯片版本更新重新构建测试电路时由于电路的基本元件与布线都发生了变化，电路信号也随之发生变化，所以这三组信号均需要随测试电路的变化而变化，因此在步骤S508中根据预设信号文件重设这三类信号。

在一个实施例中，所述芯片新版本电路的生成方法采用Verilog HDL语言进行信息表达与逻辑综合。

本申请生成目标版本电路的过程是逻辑综合过程的一种变化应用。芯片设计过程（包括逻辑综合过程在内）一般采用硬件描述语言（HDL）实现，具体可包括编写、逻辑映射、物理映射、编译等功能。本申请优选Verilog HDL语言实施所述芯片新版本电路的生成方法，也可以选用VHDL、Superlog、SystemC、Cynlib等其它硬件描述语言，且不仅限于此。

图6示出了一个实施例中计算机设备的内部结构图。该计算机设备具体可以是前述实施例中的终端设备。如图6所示，该计算机设备包括该计算机设备包括通过系统总线连接的处理器、存储器、网络接口、输入装置和显示屏。其中，存储器包括非易失性存储介质和内存储器。该计算机设备的非易失性存储介质存储有操作系统，还可存储有计算机程序，该计算机程序被处理器执行时，可使得处理器实现所述芯片新版本电路的生成方法。该内存储器中也可储存有计算机程序，该计算机程序被处理器执行时，可使得处理器执行所述芯片新版本电路的生成方法。计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏，计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。

本领域技术人员可以理解，图6中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

在一个实施例中，提出了一种计算机设备，所述计算机设备包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现以下步骤：

根据所述芯片的初始版本电路的寄存器传输级信息与所述芯片的目标版本电路的寄存器传输级信息，确定物理补丁数据；

根据所述临时网表，确定所述芯片的目标版本电路。

在一个实施例中，提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时，使得处理器执行以下步骤：

根据所述临时网表，确定所述芯片的目标版本电路。

应该理解的是，虽然本申请各实施例的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，各实施例中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一非易失性计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器（ROM）、可编程ROM（PROM）、电可编程ROM（EPROM）、电可擦除可编程ROM（EEPROM）或闪存。易失性存储器可包括随机存取存储器（RAM）或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM（SRAM）、动态RAM（DRAM）、同步DRAM（SDRAM）、双数据率SDRAM（DDRSDRAM）、增强型SDRAM（ESDRAM）、同步链路（Synchlink）DRAM（SLDRAM）、存储器总线（Rambus）直接RAM（RDRAM）、直接存储器总线动态RAM（DRDRAM）、以及存储器总线动态RAM（RDRAM）等。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims

1.一种芯片新版本电路的生成方法，其特征在于，所述方法包括：

根据所述临时网表，确定所述芯片的目标版本电路；

所述根据所述临时网表，得到所述芯片的目标版本电路的步骤为：

根据所述临时网表，确定临时功能电路以及测试电路；

连接所述测试电路与所述临时功能电路，得到目标版本预备电路；

获取预设信号协议；

根据所述预设信号协议，确定所述测试电路的电路信号；

根据所述目标版本预备电路以及所述电路信号，生成所述目标版本电路；

所述根据所述芯片的初始版本电路的寄存器传输级信息与所述芯片的目标版本电路的寄存器传输级信息，确定物理补丁数据的步骤包括：

对比所述初始版本电路的寄存器传输级信息以及所述目标版本电路的寄存器传输级信息，确定两组所述寄存器传输级信息之间的对比数据，所述对比数据由两组所述寄存器传输级信息之间存在差异的所有数据组成；

根据所述对比数据，确定逻辑补丁数据，所述逻辑补丁数据是将所述对比数据在不考虑物理器件的情况下在逻辑层面处理生成的；

获取预设的物理映射资源库；

根据所述逻辑补丁数据与所述物理映射资源库，生成所述物理补丁数据；

根据所述逻辑补丁数据与所述物理映射资源库，确定所述物理补丁数据的步骤为：

根据所述逻辑补丁数据与所述物理映射资源库，确定物理级差异数据，所述物理级差异数据是由所述逻辑补丁数据通过物理映射直接得到的物理级数据；

根据所述物理级差异数据，调整所述物理级差异数据的信息结构，生成所述物理补丁数据；

根据所述物理补丁数据以及所述初始版本电路的寄存器传输级信息，确定临时网表的步骤为：

将所述物理补丁数据映射到所述初始版本电路的寄存器传输级信息，得到所述临时网表，以使根据所述临时网表直接得到的电路与所述目标版本电路的功能一致；

所述电路信号包括时钟信号、使能信号以及重置信号；所述预设信号协议文件用于记录所述电路信号的生成方式，所述预设信号协议根据所述芯片的逻辑功能确定，所述芯片新版本电路的生成方法采用Verilog HDL语言进行信息表达与逻辑综合。

2.一种计算机设备，其特征在于，包括存储器和处理器，所述存储器中存储有计算机程序，所述计算机程序被所述处理器执行时，使得所述处理器执行权利要求1权利要求所述的芯片新版本电路的生成方法的步骤。

3.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时，使得所述处理器执行权利要求1权利要求所述的芯片新版本电路的生成方法的步骤。