CN114424321A - 图案化基板 - Google Patents

图案化基板 Download PDF

Info

Publication number
CN114424321A
CN114424321A CN202080066595.4A CN202080066595A CN114424321A CN 114424321 A CN114424321 A CN 114424321A CN 202080066595 A CN202080066595 A CN 202080066595A CN 114424321 A CN114424321 A CN 114424321A
Authority
CN
China
Prior art keywords
photoresist
substrate
layer
sidewall
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080066595.4A
Other languages
English (en)
Inventor
约迪·格热希科维亚克
安东尼·舍皮斯
安东·J·德维利耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN114424321A publication Critical patent/CN114424321A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0045—Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种用于图案化基板的方法，在该方法中,可以在基板上形成图案化的光致抗蚀剂结构，图案化的光致抗蚀剂结构具有侧壁。可以在侧壁上沉积间隔物材料的共形层。然后,可从基板去除图案化的光致抗蚀剂结构，留下间隔物材料。然后，可以使用侧壁间隔物作为蚀刻掩模来定向地蚀刻基板以形成具有目标临界尺寸的基板。

Description

图案化基板
相关申请的交叉引用
本申请要求于2019年9月25日提交的美国临时专利申请第62/905,604号的优先权，其内容通过引入并入本文中。
技术领域
本文所描述的实施方式总体涉及图案化基板。
背景技术
在半导体器件的制造(特别是在微观尺度上)中，执行各种制造工艺，例如成膜沉积、蚀刻掩模创建、图案化、材料蚀刻和去除以及掺杂处理。重复执行这些工艺以在基板上形成期望的半导体器件元件。一种具体的技术是使用侧壁间隔物或简单地使用间隔物。通常通过在芯轴上共形地沉积间隔物材料来形成间隔物。芯轴可以是地形特征，例如线、台面或孔。可以使用各种共形沉积工艺中的任何一个，例如化学气相沉积(CVD)或原子层沉积(ALD)。结果是覆盖水平表面和竖直表面上具有近似均匀厚度的膜中的所有表面(水平和竖直)的膜。接下来，执行间隔物开口蚀刻。间隔物开口蚀刻是去除至少等于沉积厚度的间隔物材料的量的定向(各向异性)蚀刻。结果是从水平表面去除间隔物材料，同时在竖直表面(各种特征的侧壁)上留下间隔物。然后，可以将间隔物用作用于随后的微制造的掩模或结构。因此，重要的是间隔物具有用于在基板中形成具有期望临界尺寸的特征的预期结构。
发明内容
在一个实施方式中，本公开内容提供一种图案化基板的方法，该方法包括：在基板上形成图案化的光致抗蚀剂结构，图案化的光致抗蚀剂结构具有侧壁，侧壁具有与要在基板中形成的基板特征的目标临界尺寸(CD)对应的预定侧壁斜率；在侧壁上沉积间隔物材料的共形层；从基板去除图案化的光致抗蚀剂结构，使得间隔物材料保持为形成在基板上的侧壁间隔物；使用侧壁间隔物作为蚀刻掩模定向地蚀刻基板以在基板中形成具有目标CD的基板特征。
在一个实施方式中，形成图案化的光致抗蚀剂结构包括：使用基于掩模的光刻系统将光致抗蚀剂的层暴露于光化辐射的图案，所述暴露在与预定侧壁斜率对应的散焦点处执行。
在一个实施方式中，形成图案化的光致抗蚀剂结构包括：对应于形成预定侧壁斜率，形成预定材料的底层，在底层上形成光致抗蚀剂的层，使用基于掩模的光刻系统将光致抗蚀剂的层暴露于光化辐射的图案，其中，底层增强暴露层步骤以形成与具有预定侧壁斜率的图案化光致抗蚀剂结构对应的潜在图案结构，以及从基板去除光致抗蚀剂的一部分，使得潜在图案结构作为图案化的光致抗蚀剂结构保留在基板上。
在一个实施方式中，形成底层包括形成具有预定反射率的材料层，该材料层被配置成在暴露期间增加与底层相邻的光致抗蚀剂的区域中的光化辐射的强度，使得潜在图案结构具有预定侧壁斜率。
在一个实施方式中，形成底层包括形成具有活性种的材料层，该材料层被配置成修改与底层相邻的光致抗蚀剂的区域中的潜在图案结构，使得潜在图案结构具有预定侧壁斜率。
在一个实施方式中，所述预定侧壁斜率被配置成在去除图案化的光致抗蚀剂结构之后补偿间隔物材料的层中的应力松弛。
在一个实施方式中，侧壁上的间隔物材料的层相对于基板表面形成第一角度，并且侧壁间隔物相对于基板表面形成第二角度，由于应力的松弛，所述第二角度比第一角度更接近垂直。
在一个实施方式中，目标CD等于间隔物材料的层的厚度。
在一个实施方式中，形成图案化的光致抗蚀剂包括在基板的不同区域中形成另一侧壁，另一侧壁具有与另一目标临界尺寸(CD)对应的另一预定侧壁斜率的，侧壁斜率和另一侧壁斜率被配置成在基板的不同区域中提供基板特征的均匀CD。
另一实施方式还包括：对应于形成预定侧壁斜率，形成预定材料的底层；在底层上形成光致抗蚀剂的层，其中，底层增强暴露步骤以形成与具有预定侧壁斜面的图案化光致抗蚀剂结构对应的潜在图案结构；以及从基板去除光致抗蚀剂的一部分，使得潜在图案结构作为图案化光致抗蚀剂结构保留在基板上。
在一个实施方式中，本公开内容提供一种图案化基板的方法，该方法包括：在基板上沉积抗反射涂层，抗反射涂层包括溶解度转移组分；在抗反射涂层上沉积光致抗蚀剂的层；使用基于掩模的光刻系统将光致抗蚀剂的层暴露于光化辐射的图案，其中，将光化辐射的图案的焦点设置在预定点处，该预定点产生具有侧壁锥形的结构的潜在图案，其中结构的上部具有与相应中间部分的截面相比更宽的截面；将溶解度转移组分扩散到光致抗蚀剂的层的下部中；以及使光致抗蚀剂的层显影，产生具有侧壁锥形的光致抗蚀剂结构，其中，光致抗蚀剂结构的截面宽度从光致抗蚀剂结构的顶部到光致抗蚀剂结构的底部减小。
在一个实施方式中，光致抗蚀剂的层包含第一光酸产生剂，其响应于第一波长的光产生第一光酸，并且其中，溶解度转移组分是作为第二光酸产生剂的组分的第二光酸，第二光酸产生剂响应于第二波长的光产生第二光酸。
在一个实施方式中，光的第一波长不同于光的第二波长。
另一实施方式还包括在使用基于掩模的光刻系统将光致抗蚀剂的层暴露于光化辐射的图案之后，在基板上执行第二波长光的整片暴露。
在一个实施方式中，光的第一波长等于光的第二波长。
在一个实施方式中，使用基于掩模的光刻系统从光化辐射的图案暴露足以从第二光酸产生剂产生一定量的光酸。
在一个实施方式中，溶解度转移组分是沉积在抗反射涂层上的酸。
在一个实施方式中，溶解度转移组分是抗反射涂层内的游离酸。
另一实施方式还包括在光致抗蚀剂结构上形成侧壁间隔物，侧壁间隔物采用光致抗蚀剂结构的侧壁锥形；以及去除光致抗蚀剂结构。
在一个实施方式中，去除光致抗蚀剂结构使得来自给定光致抗蚀剂结构的侧壁间隔物的顶部在移除给定光致抗蚀剂结构时彼此的几何距离减小。
在一个实施方式中，抗反射涂层是部分反射的，并且足以将光化辐射的图案的一部分反射回光致抗蚀剂的层中，以在光致抗蚀剂的层的底部产生更多的光酸。
在一个实施方式中，选择抗反射涂层中溶解度转移组分的浓度，使得从光致抗蚀剂的层产生的光酸与从抗反射涂层产生的光酸之和足以导致具有侧壁锥形的光致抗蚀剂结构。
在一个实施方式中，本公开内容提供一种图案化基板的方法，方法包括：将抗反射涂层沉积在基板上；在抗反射涂层上沉积光致抗蚀剂的层；使用基于掩模的光刻系统将光致抗蚀剂的层暴露于光化辐射的图案，其中，将光化辐射的图案的焦点设置在预定点，预定点产生具有侧壁锥形的结构的潜在图案，其中，结构的上部具有与相应的下部的截面相比更宽的截面；以及使光致抗蚀剂的层显影，产生具有侧壁锥形的光致抗蚀剂结构，其中，光致抗蚀剂结构的截面宽度从光致抗蚀剂结构的顶部到光致抗蚀剂结构的底部减小。
在一个实施方式中，本公开内容提供一种图案化基板的方法，该方法包括：识别由在基板上形成的间隔物产生的有效间隔物CD；在基板上沉积抗反射涂层；在抗反射涂层上沉积光致抗蚀剂的层；使用基于掩模的光刻系统将光致抗蚀剂的层暴露于光化辐射的图案，其中，将光化辐射的图案的焦点设置在预定点处，预定点产生具有预定侧壁锥形的结构的潜在图案；使光致抗蚀剂的层显影，产生具有预定侧壁锥形的光致抗蚀剂结构；在光致抗蚀剂结构上形成侧壁间隔物，侧壁间隔物采用预定的侧壁锥形；以及从基板去除光致抗蚀剂结构，从而产生具有经修改的侧壁锥形的侧壁间隔物，在将由侧壁间隔物限定的图案转移到下层中时该侧壁间隔物产生有效间隔物CD。
注意，该发明内容部分未指定本公开内容或所要求保护的发明的每个实施方式和/或递增的新颖方面。相反，本发明内容仅提供了相比于常规技术的不同实施方式和对应的新颖性的要点的初步讨论。对于本发明和实施方式的附加细节和/或可能的观点，读者参照如下进一步讨论的本公开内容的具体实施方式部分和对应的附图。
附图说明
图1是图案化基板的一种方法的流程图。
图2示出了三种不同的抗蚀剂轮廓情况，在间隔物包覆之后的抗蚀剂轮廓生成恒定的间隔物厚度，以及在间隔物蚀刻芯轴拉制(SEMP)蚀刻之后抗蚀剂轮廓中的每一个的有效临界尺寸相对于实际临界尺寸。
图3示出了三种不同的抗蚀剂轮廓，其中,用于“-散焦”的抗蚀剂具有向顶部变窄的较宽底部，用于“聚焦”的抗蚀剂具有宽度大致相等的顶部和底部，用于“+散焦”的抗蚀剂具有向底部变窄的较宽顶部。
图4示出了显示通过改变焦点而调整抗蚀剂轮廓的截面透射电子显微镜(TEM)图像，其中，剂量＝34mJ/cm2。
图5示出了经由加载到底层中的活性种控制轮廓的示例，其中,底层包含活性种(例如光酸产生剂PAG)以产生酸，其中,该酸然后扩散到光致抗蚀剂中，这增加了光致抗蚀剂底部中的酸浓度。
图6示出了作为加载到底层中的活性种浓度的函数的抗蚀剂轮廓，其中，例如，随着底层中酸的量增加，抗蚀剂中的浓度梯度变得更陡。
具体实施方式
如背景技术中所述，重要的是间隔物具有用于在基板中形成具有所需临界尺寸(CD)的特征的预期结构。可以在任何材料的芯轴上形成间隔物。通常，形成地形浮雕图案的第一材料是光致抗蚀剂。因此，需要在光致抗蚀剂图案上形成间隔物。使用光致抗蚀剂作为芯轴的重要挑战是光致抗蚀剂是相对软的材料，并且经常被显影成不具有竖直轮廓的轮廓。侧壁可以向内或向外倾斜，这取决于如何执行光刻暴露。此外，当间隔物沉积在一些光致抗蚀剂或其他软芯轴上时，沉积膜中的压缩或拉伸应力可以改变软芯轴的轮廓。例如，间隔物可以倾斜或不完全垂直于基板表面。间隔物通常用作使用定向蚀刻进行图案转移的蚀刻掩模。倾斜的间隔物然后可以使有效临界尺寸远大于间隔物的厚度。
使用光致抗蚀剂芯轴的另一挑战是当光致抗蚀剂在基板上时，侧壁间隔物可以具有第一角度，但当去除(剥除)光致抗蚀剂时，该去除处理通常产生相对于基板改变角度的侧壁间隔物。因此，即使初始侧壁间隔物完全垂直于基板，芯轴去除处理也可以产生具有不同的角度的侧壁间隔物，例如朝向彼此倾斜更多。
图1是遍历用于图案化基板的一个实施方式的方法100的流程图。
第一步骤S101是在基板上形成图案化的光致抗蚀剂结构，该图案化的光致抗蚀剂结构具有侧壁，该侧壁具有与要在基板中形成的基板特征的目标临界尺寸对应的预定侧壁斜率。然后，S102是在侧壁上沉积间隔物材料的共形层。接下来，S103是从基板去除图案化的光致抗蚀剂结构，使得间隔物材料保持为形成在基板上的侧壁间隔物。最后，S104是使用侧壁间隔物作为蚀刻掩模定向地蚀刻基板以在基板中形成具有目标CD的基板特征。可以使用所公开的技术中的一个或更多个来形成基板上的图案化的光致抗蚀剂结构，包括使用逆聚焦、用于调制反射率的底层，以及/或者载有活性种以产生预定侧壁锥形或斜率的底层。
所公开的技术为形成在软芯轴上的间隔物提供有效的间隔物CD控制。也就是说，所公开的技术可以使用各种方法来调整或校正不同的进入光致抗蚀剂(即，抗蚀剂)轮廓。图2示出了抗蚀剂轮廓情况和得到的有效间隔物CD的概念性图示。在图2的顶部/第一行(标记为“3个不同的抗蚀剂轮廓”)中示出了基板上的3个不同的抗蚀剂轮廓的截面图示，其中，左侧的光致抗蚀剂芯轴(标记为“-散焦”)具有较宽的基底并且向顶部变窄，中间的光致抗蚀剂芯轴(标记为“聚焦”)具有宽度大致相同的基底和顶部，并且右侧的光致抗蚀剂芯轴(标记为“+散焦”)具有较宽的顶部并且向基底变窄。本文使用的术语“有效间隔物CD”是指在RIE(反应离子蚀刻)转移期间的投影CD。换言之，从z方向的角度看，倾斜的间隔物将产生大于其厚度的阴影，并且该阴影区域可以成为有效的CD。本文使用的术语“实际CD”是指间隔物的厚度。当间隔物具有竖直或接近竖直的取向时，在RIE转移期间转移实际的CD。在图2的底部/第三行(标记为“有效CD与实际CD”)中示出了有效CD与实际CD的示例图示。
因为RIE蚀刻是定向(各向异性)蚀刻，所以被转移的图案是掩模的阴影。因此，倾斜间隔物可以遮蔽超过给定间隔物的厚度。然后，由于倾斜造成的阴影，被转移的CD可能看起来比实际CD大。这在图2的底部行中示出。注意，阴影或有效CD的量取决于倾斜角度。图2的第一行示出了进入的抗蚀剂轮廓如何可以具有不同程度的侧壁角度。在图2的第二行/中间行(标记为“恒定间隔物厚度”)中，来自间隔物包覆的沉积间隔物可以遵循进入的抗蚀剂芯轴的轮廓。一些间隔物材料还可以进一步压缩给定的光致抗蚀剂材料。
间隔物沉积是最均匀的工艺，其中不能根据单个晶片上的位置来控制沉积量，以调节间隔物CD。换言之，沉积在晶片上是均匀的。然而，所公开的技术通过提供附加的旋钮来调整工艺，从而控制晶片上特定位置处的有效间隔物CD以用于晶片间控制。然后可以将间隔物直接沉积在光致抗蚀剂上，该光致抗蚀剂具有取决于所需的有效CD的修改的轮廓。应注意，当光致抗蚀剂在基板上时，侧壁间隔物可以具有第一角度，但当去除(剥除)光致抗蚀剂时，该去除处理通常产生相对于基板改变角度的侧壁间隔物。因此，即使初始侧壁间隔物完全垂直于基板，芯轴去除处理也可以产生具有不同的角度的侧壁间隔物，例如朝向彼此倾斜更多。这可以在图2中看到。如图2的左侧(“-散焦”列)所示，当光致抗蚀剂芯轴具有比顶部更宽的基底时，存在成角度的侧壁间隔物，并且在去除之后，倾斜的角度增加。如图2的中间列(“聚焦”列)中所示，即使具有完全竖直的间隔物，去除光致抗蚀剂芯轴也可能引起间隔物倾斜。因此，本文的技术包括形成具有倒坡度或倒锥形的光致抗蚀剂芯轴；例如，具有向基底变窄的较宽顶部的芯轴。然后，最初形成的侧壁间隔物将不垂直于基板，而是在去除光致抗蚀剂芯轴之后，去除产生与基板成法向或垂直于基板的间隔物，如可以在图2的右侧列(“+散焦”列)中看到。因此，在一个实施方式中，呈现具有倒锥形(即，倒坡度)轮廓以产生直的侧壁间隔物。也就是说，侧壁上的间隔物材料的层可以形成第一预定角度，该第一预定角度远离相对于基板表面的垂直，但是被设计为补偿在去除光致抗蚀剂时的应力松弛。然后，在去除光致抗蚀剂之后，侧壁间隔物可以由于应力松弛而形成接近垂直(比第一角度更接近垂直)的第二角度。
一个实施方式包括逆聚焦技术。这包括调整聚焦以调节影响有效间隔物CD的抗蚀剂轮廓和侧壁角(SWA)。可以在扫描仪或独立平台上执行聚焦偏移。图3示出了聚焦的抗蚀剂204、聚焦减少的抗蚀剂202以及聚焦增加的抗蚀剂206的结果。暴露图案的焦点基本上上升到高于通常将使用的光致抗蚀剂的层的点。这是聚焦在z方向上的变化。尽管该正散焦使得以一定角度暴露侧壁，但是聚焦的中心点的变化——对于一些光致抗蚀剂——可能意味着暴露较少可能在光致抗蚀剂的层的底部引起去保护反应。图4是通过调整暴露的聚焦(f)调节的光致抗蚀剂的截面放大图像。在该特定示例中，剂量为34mJ/cm2。注意，在图4右侧(f＝－40nm)的图像中，线(芯轴)的上部具有倒锥形，但是每条线具有基脚。因此，本文的技术还可以增加暴露以帮助去除基脚。
本文的技术包括使用次级酸(或碱)递送以增加初始暴露以去除基脚。存在若干替选实施方式。
在一个实施方式中，将活性种加载到底层(例如抗反射涂层(ARC)层)中。活性种的一个示例是酸。底层内的酸从底层扩散到抗蚀剂中，从而增加暴露区底部的酸浓度。与反射额外的光(其不经受驻波)相反，额外的光被吸收，并且产生额外的酸，使额外的酸扩散到抗蚀剂的底部，有助于基脚的减轻以及侧壁角度调整。因此，底层可以增加或增强暴露步骤以提供比没有底层时提供的更大的酸浓度，这在暴露后抗蚀剂显影时提供相应更大的抗蚀剂去除。作为另一示例，底层可以包括增加或增强暴露步骤的基底，以提供比没有底层时提供的更大的基底浓度，这在暴露后抗蚀剂显影时提供相应较少的抗蚀剂去除。此外，可以使底层在一定程度上更具反射性，这可以增加辐射强度在与底层的界面附近从光致抗蚀剂本身释放更大浓度的酸。图5是示出了具有底层负载的基于掩模的光刻暴露的进展的基板片段的图。图5包括抗蚀剂406(即光致抗蚀剂)、底层404和基板402。在该示例中，底层404(即下面的层)包含光酸产生剂(PAG)以产生酸(例如H+)。替选地，可以使用基底。PAG对来自基于掩模的暴露的光化辐射408具有反应性。在产生酸之后，利用烘烤步骤将酸扩散到抗蚀剂406中。这增加了抗蚀剂406底部的酸浓度。应注意，光致抗蚀剂406的层包括光活性种(例如PAG)，但在光致抗蚀剂406的层的下部处的活化可以小于在光致抗蚀剂406的层的上部处的活化。因此，具有可以从底层带入光致抗蚀剂406的层的第二酸供应可以有助于均匀的保护/去保护(溶解度改变)，从而能够在显影期间增加分辨率或侧壁角。
图6示出了如何使用加载到底层404中的活性种也可以用作基脚减轻。轮廓是加载到底层404中的活性种浓度的函数。对于该示例，随着底层404中酸的量增加，抗蚀剂中的浓度梯度变得更陡，如光致抗蚀剂406的不同形状所示。
在具有两个不同PAG(一个在光致抗蚀剂中，而另一个在ARC层中)的实施方式中，他们可以响应于相同波长的光或不同波长的光(带外照明)。例如，在使用193nm波长扫描仪的初始图案化暴露之后，可以执行I线整片暴露以活化ARC中PAG的量。注意，对于整片暴露，光酸将均匀地产生，但产生的量本身不足以溶解光致抗蚀剂的层，但当与另一种酸组合时，总量足以溶解。例如，沟槽可以接收一定量的酸，并且下层可以提供其余量的酸以去除基脚并且产生倒锥形轮廓。在另一实施方式中，可以使用多于两个PAG来实现所需结果。
在另一实施方式中，底层反射率被调制。通过改变材料组成来调整给定底层的反射率的量。通过从底层反射更多的光，底层附近的酸浓度增加并且影响抗蚀剂轮廓。在其他实施方式中，可以针对所需酸浓度和/或反射率调整抗反射涂层的厚度。
因此，在一个示例实施方式中，侧壁角度调整可以通过亚纳米到纳米校正来调整有效CD。
在先前的描述中，已经阐述了具体细节，例如处理系统的特定几何形状以及对本文中使用的各种部件和工艺的描述。然而，应当理解，本文中的技术可以在脱离这些具体细节的其他实施方式中实施，并且这些细节是为了说明而不是限制的目的。已经参照附图描述了本文公开的实施方式。类似地，出于说明的目的，已经阐述了具体的数字、材料和配置，以便提供透彻的理解。然而，可以在没有这样的具体细节的情况下实施实施方式。具有大致相同的功能构造的部件由相同的附图标记表示，因而可以省去任何多余的描述。
已经将各种技术描述为多个离散操作，以帮助理解各种实施方式。描述的顺序不应被解释为意味着这些操作必须依赖于该顺序。实际上，这些操作不需要按照呈现的顺序执行。可以以与所描述的实施方式不同的顺序来执行所描述的操作。在附加实施方式中，可以执行各种附加操作和/或可以省略所描述的操作。
如本文中使用的“基板”或“目标基板”一般是指根据本发明正在处理的对象。基板可以包括器件(特别是半导体或其他电子器件)的任何材料部分或结构，并且可以例如是基底基板结构(例如半导体晶片、调制盘)或者在基底基板结构上或覆盖基底基板结构的层(例如薄膜)。因此，基板不限于任何特定的基底结构、下层或覆盖层、图案化或未图案化，而是预期包括任何这样的层或基底结构以及层和/或基底结构的任何组合。描述可能参考特定类型的基板，但这仅仅是为了说明的目的。
本领域技术人员还将理解，可以对以上说明的技术的操作进行许多变化，同时仍然实现本发明的相同目的。这样的变化旨在被本公开内容的范围所涵盖。如此，本发明的实施方式的前述描述并非旨在限制。相反，在所附权利要求中呈现了对本发明的实施方式的任何限制。

Claims (20)

1.一种图案化基板的方法，所述方法包括：
在所述基板上形成图案化的光致抗蚀剂结构，所述图案化的光致抗蚀剂结构具有侧壁，所述侧壁具有与要在所述基板中形成的基板特征的目标临界尺寸(CD)对应的预定侧壁斜率；
在所述侧壁上沉积间隔物材料的共形层；
从所述基板去除所述图案化的光致抗蚀剂结构，使得所述间隔物材料保持为形成在所述基板上的侧壁间隔物；以及
使用所述侧壁间隔物作为蚀刻掩模定向地蚀刻所述基板，以在所述基板中形成具有目标CD的所述基板特征。
2.根据权利要求1所述的方法，其中，形成图案化的光致抗蚀剂结构包括使用基于掩模的光刻系统将光致抗蚀剂的层暴露于光化辐射的图案，在与所述预定侧壁斜率对应的散焦点处执行暴露。
3.根据权利要求1所述的方法，其中，形成图案化的光致抗蚀剂结构包括：
对应于形成所述预定侧壁斜率，形成预定材料的底层，
在所述底层上形成光致抗蚀剂的层，
使用基于掩模的光刻系统将所述光致抗蚀剂的层暴露于光化辐射的图案，其中，所述底层增强暴露层步骤以形成与具有所述预定侧壁斜率的所述图案化的光致抗蚀剂结构对应的潜在图案结构，以及
从所述基板去除所述光致抗蚀剂的一部分，使得所述潜在图案结构作为所述图案化的光致抗蚀剂结构保持在所述基板上。
4.根据权利要求3所述的方法，其中，形成底层包括形成具有预定反射率的材料层，所述预定反射率被配置成在暴露期间增加与所述底层相邻的光致抗蚀剂的区域中的光化辐射的强度，使得所述潜在图案结构具有所述预定侧壁斜率。
5.根据权利要求3所述的方法，其中，形成底层包括形成具有活性种的材料层，所述活性种被配置成修改与所述底层相邻的光致抗蚀剂的区域中的潜在图案结构，使得所述潜在图案结构具有所述预定侧壁斜率。
6.根据权利要求1所述的方法，其中，所述预定侧壁斜率被配置成在去除所述图案化的光致抗蚀剂结构之后补偿间隔物材料的层中的应力松弛。
7.根据权利要求6所述的方法，其中，所述侧壁上的间隔物材料的层相对于基板表面形成第一角度，并且所述侧壁间隔物相对于所述基板表面形成第二角度，由于所述应力的松弛，所述第二角度比所述第一角度更接近垂直。
8.根据权利要求7所述的方法，其中，所述目标CD等效于所述间隔物材料的层的厚度。
9.根据权利要求1所述的方法，其中，形成图案化的光致抗蚀剂包括在所述基板的不同区域中形成另一侧壁，所述另一侧壁具有与另一目标临界尺寸(CD)对应的另一预定侧壁斜率，所述侧壁斜率和另一侧壁斜率被配置成在所述基板的不同区域中提供基板特征的均匀CD。
10.根据权利要求2所述的方法，还包括：
对应于形成所述预定侧壁斜率，形成预定材料的底层，
在所述底层上形成光致抗蚀剂的层，其中所述底层增强暴露步骤以形成与具有所述预定侧壁斜率的所述图案化的光致抗蚀剂结构对应的潜在图案结构，以及
从所述基板去除所述光致抗蚀剂的一部分，使得所述潜在图案结构作为所述图案化的光致抗蚀剂结构保持在所述基板上。
11.一种图案化基板的方法，所述方法包括：
将抗反射涂层沉积在基板上，所述抗反射涂层包括溶解度转移组分；
在所述抗反射涂层上沉积光致抗蚀剂的层；
使用基于掩模的光刻系统将所述光致抗蚀剂的层暴露于光化辐射的图案，其中，将所述光化辐射的图案的焦点设置在预定点处，所述预定点产生具有侧壁锥形的结构的潜在图案，其中，所述结构的上部具有与相应中间部分的截面相比更宽的截面；
将所述溶解度转移组分扩散到所述光致抗蚀剂的层的下部中；以及
显影所述光致抗蚀剂的层，导致具有所述侧壁锥形的光致抗蚀剂结构，其中，所述光致抗蚀剂结构的截面宽度从所述光致抗蚀剂结构的顶部到所述光致抗蚀剂结构的底部减小。
12.根据权利要求11所述的方法，其中，所述光致抗蚀剂的层包含第一光酸产生剂，所述第一光酸产生剂响应于第一波长的光产生第一光酸，并且其中，所述溶解度转移组分是作为第二光酸产生剂的组分的第二光酸，所述第二光酸产生剂响应于第二波长的光产生第二光酸。
13.根据权利要求12所述的方法，其中，所述光的第一波长不同于所述光的第二波长。
14.根据权利要求13所述的方法，还包括在使用所述基于掩模的光刻系统将所述光致抗蚀剂的层暴露于所述光化辐射的图案之后，在所述基板上执行所述第二波长的光的整片暴露。
15.根据权利要求11所述的方法，其中，所述溶解度转移组分是沉积在所述抗反射涂层上的酸。
16.根据权利要求11所述的方法，其中，所述溶解度转移组分是所述抗反射涂层内的游离酸。
17.根据权利要求11所述的方法，还包括：
在所述光致抗蚀剂结构上形成侧壁间隔物，所述侧壁间隔物采用所述光致抗蚀剂结构的侧壁锥形；以及
去除所述光致抗蚀剂结构。
18.根据权利要求17所述的方法，其中，去除所述光致抗蚀剂结构导致来自给定光致抗蚀剂结构的侧壁间隔物的顶部在去除所述给定光致抗蚀剂结构时彼此的几何距离减小。
19.根据权利要求11所述的方法，其中，所述抗反射涂层是部分反射的，并且足以将所述光化辐射的图案的一部分反射回所述光致抗蚀剂的层中，以在所述光致抗蚀剂的层的底部产生更多的光酸。
20.根据权利要求11所述的方法，其中，选择所述抗反射涂层中的溶解度转移组分的浓度，使得从所述光致抗蚀剂的层产生的光酸与从所述抗反射涂层产生的光酸之和足以导致具有所述侧壁锥形的所述光致抗蚀剂结构。
CN202080066595.4A 2019-09-25 2020-09-25 图案化基板 Pending CN114424321A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962905604P 2019-09-25 2019-09-25
US62/905,604 2019-09-25
PCT/US2020/052771 WO2021062188A1 (en) 2019-09-25 2020-09-25 Patterning a substrate

Publications (1)

Publication Number Publication Date
CN114424321A true CN114424321A (zh) 2022-04-29

Family

ID=74881943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080066595.4A Pending CN114424321A (zh) 2019-09-25 2020-09-25 图案化基板

Country Status (6)

Country Link
US (2) US11782346B2 (zh)
JP (1) JP7508071B2 (zh)
KR (1) KR20220066898A (zh)
CN (1) CN114424321A (zh)
TW (1) TWI837423B (zh)
WO (1) WO2021062188A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220115238A1 (en) * 2020-10-09 2022-04-14 Kabushiki Kaisha Toshiba Etching method, method of manufacturing semiconductor chip, and method of manufacturing article
KR20240056508A (ko) * 2021-08-25 2024-04-30 제미나티오, 인코포레이티드 내로우 라인 컷 마스킹 프로세스

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003140352A (ja) 2001-11-05 2003-05-14 Toshiba Corp 反射防止膜、これを用いたレジストパターン形成方法および半導体装置の製造方法
JP2004093652A (ja) * 2002-08-29 2004-03-25 Seiko Epson Corp レジストパターンの形成方法および半導体装置の製造方法
JP3857692B2 (ja) * 2004-01-15 2006-12-13 株式会社東芝 パターン形成方法
KR101310911B1 (ko) * 2006-06-08 2013-09-25 엘지디스플레이 주식회사 평판 표시장치용 폴리실리콘 박막 트랜지스터 기판의제조방법
KR100983724B1 (ko) * 2007-12-20 2010-09-24 주식회사 하이닉스반도체 반도체 소자의 형성 방법
NL2004545A (en) 2009-06-09 2010-12-13 Asml Netherlands Bv Lithographic method and arrangement
US20110294075A1 (en) * 2010-05-25 2011-12-01 United Microelectronics Corp. Patterning method
KR20120063390A (ko) * 2010-12-07 2012-06-15 에스케이하이닉스 주식회사 반도체 소자의 제조 방법
US8901016B2 (en) * 2010-12-28 2014-12-02 Asm Japan K.K. Method of forming metal oxide hardmask
US9085045B2 (en) * 2011-11-04 2015-07-21 Tokyo Electron Limited Method and system for controlling a spike anneal process
JP6126961B2 (ja) 2013-09-30 2017-05-10 富士フイルム株式会社 パターン形成方法、パターンマスクの形成方法及び電子デバイスの製造方法
KR102402422B1 (ko) 2014-02-25 2022-05-25 도쿄엘렉트론가부시키가이샤 현상 가능한 하부 반사 방지 코팅 및 염색된 주입물 레지스트를 위한 화학 증폭 방법 및 기술
US10354873B2 (en) 2016-06-08 2019-07-16 Tokyo Electron Limited Organic mandrel protection process
US10446394B2 (en) * 2018-01-26 2019-10-15 Lam Research Corporation Spacer profile control using atomic layer deposition in a multiple patterning process

Also Published As

Publication number Publication date
JP2022549067A (ja) 2022-11-24
US20210088907A1 (en) 2021-03-25
US20230367217A1 (en) 2023-11-16
WO2021062188A1 (en) 2021-04-01
TWI837423B (zh) 2024-04-01
US11782346B2 (en) 2023-10-10
KR20220066898A (ko) 2022-05-24
JP7508071B2 (ja) 2024-07-01
TW202127515A (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
US5532090A (en) Method and apparatus for enhanced contact and via lithography
TWI625602B (zh) 使用極紫外光微影技術之基板圖案化方法
JP2004134553A (ja) レジストパターンの形成方法及び半導体装置の製造方法
US20230367217A1 (en) Method of patterning a substrate using a sidewall spacer etch mask
US20190043765A1 (en) Critical dimension control by use of a photo agent
US7361454B2 (en) Method of forming contact hole and method of manufacturing semiconductor device
US20060189146A1 (en) Method for patterning micro features by using developable bottom anti-reflection coating
US20060292501A1 (en) Lithography process with an enhanced depth-on-focus
TW201017342A (en) Exposure method and memory medium storing computer program
US20090024978A1 (en) Semiconductor device mask, method of forming the same and method of manufacturing semiconductor device using the same
JPH11344800A (ja) マスクの形成方法
JP2764542B2 (ja) 微細レジストパターン形成方法
JP2005108938A (ja) ステンシルマスクおよびその製造方法、露光装置および露光方法、並びに電子装置の製造方法
US10854455B2 (en) Methods and apparatus for fabricating IC chips with tilted patterning
US7838181B2 (en) Photo mask and method for manufacturing semiconductor device using the same
Kulkarni et al. Impact of loading effect on retrograde profile of CAMP negative photoresist in metal lift-off applications
JPH08124833A (ja) 荷電粒子線転写用マスク
US20240176245A1 (en) Photolithography patterning method
KR0179339B1 (ko) 감광막패턴 형성방법
KR100598103B1 (ko) 패턴 형성 방법
KR100791680B1 (ko) 스테퍼의 노광 방법
JP2007123897A (ja) 半導体製造のフォトリソグラフィシステム及びその方法
JPH10312994A (ja) 半導体装置の製造方法
KR100365751B1 (ko) 반도체소자의콘택홀형성방법
KR100808050B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination