CN114420664B - 一种多基岛大功率模组qfn的封装结构 - Google Patents

一种多基岛大功率模组qfn的封装结构 Download PDF

Info

Publication number
CN114420664B
CN114420664B CN202210053384.8A CN202210053384A CN114420664B CN 114420664 B CN114420664 B CN 114420664B CN 202210053384 A CN202210053384 A CN 202210053384A CN 114420664 B CN114420664 B CN 114420664B
Authority
CN
China
Prior art keywords
base
pins
air outlet
adhesive
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210053384.8A
Other languages
English (en)
Other versions
CN114420664A (zh
Inventor
饶锡林
梁大钟
陈勇
张怡
程浪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Chippacking Technology Co ltd
Original Assignee
Guangdong Chippacking Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Chippacking Technology Co ltd filed Critical Guangdong Chippacking Technology Co ltd
Priority to CN202210053384.8A priority Critical patent/CN114420664B/zh
Publication of CN114420664A publication Critical patent/CN114420664A/zh
Application granted granted Critical
Publication of CN114420664B publication Critical patent/CN114420664B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开了一种多基岛大功率模组QFN的封装结构，包括：引线框架主体，所述引线框架主体上设有至少四个基岛，第一基岛上设置有IC芯片，第二基岛和第三基岛上分别设置有氮化镓芯片，第四基岛上用于承载打线需求，并将大功率信号引出。设置至少四个基岛，将一个IC芯片和两个氮化镓芯片封装在一起，实现了各芯片的功能，并可实现大功率模组的功能，确保了制造的可行性。

Description

一种多基岛大功率模组QFN的封装结构
技术领域
本发明涉及芯片封装技术领域，更具体地说，本发明涉及一种多基岛大功率模组QFN的封装结构。
背景技术
QFN(Quad Flat No-leads Package，方形扁平无引脚封装)，表面贴装型封装之一，QFN是日本电子机械工业会规定的名称；封装四侧配置有电极触点，由于无引脚，贴装占有面积小，高度低；QFN封装底部中央位置有一个大面积裸露焊盘用来导热，围绕大焊盘的封装外围四周有实现电气连结的导电焊盘；目前QFN的封装结构多是单基岛或双基岛，来实现封装功能，很难实现大功率模组的功能。因此，有必要提出一种多基岛大功率模组QFN的封装结构，以至少部分地解决现有技术中存在的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为至少部分地解决上述问题，本发明提供了一种多基岛大功率模组QFN的封装结构，包括：引线框架主体，所述引线框架主体上设有至少四个基岛，第一基岛上设置有IC芯片，第二基岛和第三基岛上分别设置有氮化镓芯片，第四基岛上用于承载打线需求，并将大功率信号引出。
优选的是，所述IC芯片远离所述第一基岛的一面高于所述氮化镓芯片远离所述第二基岛的一面设置。
优选的是，所述引线框架主体通过塑封体进行塑封，所述四个基岛的散热面外露于所述塑封体。
优选的是，所述第一基岛靠近所述引线框架主体的边部的至少一侧设有多个第一引脚，多个所述第一引脚与所述第一基岛上设置的IC芯片或者与所述第二基岛上设置的氮化镓芯片通过引线实现电连接，所述第一引脚远离所述IC芯片的底面和侧面外露于用于封装引线框架主体的塑封体。
优选的是，所述第二基岛靠近所述引线框架主体的边部的至少一侧设有多个第二引脚，所述第二引脚与所述第二基岛连接，所述第二引脚远离所述氮化镓芯片的底面和侧面外露于用于封装引线框架主体的塑封体。
优选的是，所述第三基岛靠近所述引线框架主体的边部的至少一侧设有多个第三引脚，所述第三引脚与所述第三基岛连接，所述第三引脚远离所述氮化镓芯片的底面和侧面外露于用于封装引线框架主体的塑封体；
所述第三基岛上还设有用于承载引线的打线区域，所述打线区域通过引线与所述第二基岛上设有的氮化镓芯片电连接。
优选的是，所述第四基岛通过引线与所述IC芯片和氮化镓芯片实现电连接，所述第四基岛靠近所述引线框架主体的边部的至少一侧设有多个第四引脚，所述第四引脚与所述第四基岛连接，所述第四基岛靠近所述引线框架主体的边部的一侧还设有多个第五引脚，所述第五引脚与所述第四基岛分离，所述第四引脚和第五引脚远离所述氮化镓芯片的底面和侧面外露于用于封装引线框架主体的塑封体，通过所述第四引脚和第五引脚将大功率信号引出。
优选的是，所述第一基岛设置IC芯片的一面上设有胶槽，所述胶槽的尺寸与所述IC芯片的尺寸一致，所述胶槽内填充有粘接剂，所述IC芯片通过所述粘接剂固定在所述第一基岛上；
所述胶槽在所述第一基岛长度方向上的至少一个侧壁设有释放通道，所述第一基岛设置IC芯片的一面上设有与所述释放通道连通的出气通道。
优选的是，所述释放通道包括多个释放孔，多个所述释放孔通过连通孔连通，所述连通孔通过出气通道与外界连通；
所述出气通道的出口外侧且位于所述第一基岛上设有出气槽，所述出气通道位于所述出气槽内的侧壁上设有多个出气孔，所述出气通道的出口通过封闭板进行封闭；
所述出气通道的内侧壁设有环形槽，所述环形槽内密封连接有出气片，所述出气片位于所述出气孔的下方；
所述出气片上设有多个出气微孔；
所述出气片远离所述出气孔的一侧为弧形设置，所述出气片弯曲变形时，多个所述出气微孔靠近弯曲凹面的一端的孔径被迫减小。
优选的是，所述胶槽内填充有定量的粘接剂，所述粘接剂通过滴胶装置定量滴在胶槽外部的一侧，然后通过刮胶装置的刮刀将滴设的粘接剂胶球推至胶槽内并刮平，同时刮胶装置上设有的阻挡板在胶槽远离滴设粘接剂的一侧接收刮刀推过来的多余粘接剂。
相比现有技术，本发明至少包括以下有益效果：
本发明所述的多基岛大功率模组QFN的封装结构通过设置至少四个基岛，将一个IC芯片和两个氮化镓芯片封装在一起，实现了各芯片的功能，并可实现大功率模组的功能，确保了制造的可行性。
本发明所述的多基岛大功率模组QFN的封装结构，本发明的其它优点、目标和特征将部分通过下面的说明体现，部分还将通过对本发明的研究和实践而为本领域的技术人员所理解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为现有技术中QFN的封装结构示意图；
图2为本发明所述的多基岛大功率模组QFN的封装结构的内部结构示意图；
图3为本发明所述的多基岛大功率模组QFN的封装结构中引线框架主体的结构示意图；
图4为本发明所述的多基岛大功率模组QFN的封装结构中散热面的结构示意图；
图5为本发明所述的多基岛大功率模组QFN的封装结构中第一基岛的胶槽结构示意图；
图6为本发明所述的多基岛大功率模组QFN的封装结构中释放通道的结构示意图；
图7为本发明所述的多基岛大功率模组QFN的封装结构中出气通道的结构示意图；
图8为本发明所述的多基岛大功率模组QFN的封装结构中出气通道的放大结构示意图；
图9为本发明所述的多基岛大功率模组QFN的封装结构中出气通道的剖面结构示意图；
图10为本发明所述的多基岛大功率模组QFN的封装结构中出气片的结构示意图；
图11为本发明所述的多基岛大功率模组QFN的封装结构中出气片的剖面结构示意图；
图12为本发明所述的多基岛大功率模组QFN的封装结构中胶槽通过刮胶装置进行刮胶的结构示意图；
图13为本发明所述的多基岛大功率模组QFN的封装结构中胶槽刮胶所用的刮胶装置的结构示意图。
具体实施方式
下面结合附图以及实施例对本发明做进一步的详细说明，以令本领域技术人员参照说明书文字能够据以实施。
应当理解，本文所使用的诸如“具有”、“包含”以及“包括”术语并不排除一个或多个其它元件或其组合的存在或添加。
如图1-图13所示，本发明提供了一种多基岛大功率模组QFN的封装结构，包括：引线框架主体1，所述引线框架主体1上设有至少四个基岛，第一基岛110上设置有IC芯片2，第二基岛120和第三基岛130上分别设置有氮化镓芯片3，第四基岛140上用于承载打线需求，并将大功率信号引出。
上述技术方案的工作原理：引线框架主体1上设置四个基岛，在第一基岛110上设置IC芯片2，IC芯片2(Integrated Circuit Chip)是将大量的微电子元器件(例如：晶体管、电阻、电容等)形成的集成电路放在一块塑基上，做成一块芯片；在第二基岛120和第三基岛130上均设置氮化镓芯片3，氮化镓是一种无机物，化学式GaN，是氮和镓的化合物，是一种直接能隙(direct bandgap)的半导体，氮化镓的能隙很宽，为3.4电子伏特，可以用在高功率、高速的光电元件中；第四基岛140的面积可依据需求设置，用于引线的承载需要，使得将大功率信号引出，IC芯片2、氮化镓芯片3通过引线框架主体1上设置的引脚并通过引线实现功能上的电性连接，实现各芯片的功能，从而实现大功率信号的输出。
上述技术方案的有益效果：通过设置至少四个基岛，将一个IC芯片2和两个氮化镓芯片3封装在一起，实现了各芯片的功能，并可实现大功率模组的功能，确保了制造的可行性。
在一个实施例中，所述IC芯片2远离所述第一基岛110的一面高于所述氮化镓芯片3远离所述第二基岛120的一面设置。
上述技术方案的工作原理和有益效果：为实现电性连接，通过引线将IC芯片2的pad(硅片的引脚)与氮化镓芯片3进行连接，设置的IC芯片2高于氮化镓芯片3，是为了在打线时避免引线的弯曲，让键合的制程实现平行打线，也就是让IC芯片2的pad与氮化镓芯片3连接时具有一定的高度差，提高打线的质量和效率，具体的可以是将第一基岛110的厚度增加。
在一个实施例中，所述引线框架主体1通过塑封体进行塑封，所述四个基岛的散热面150外露于所述塑封体。
上述技术方案的工作原理和有益效果：通过塑封体将引线框架主体1设置芯片的一侧完全进行塑封，当时未设置芯片的一侧，也就是四个基岛的散热面150外露于塑封体，因此，四个基岛的散热面150应凸出于引线框架主体1设置，由此在进行塑封时，便于将散热面150进行外露；散热面150外露使得在各个芯片工作时产生的热量能够传导至各个基岛上，然后通过基岛的散热面150进行有效的散热。
在一个实施例中，所述第一基岛110靠近所述引线框架主体1的边部的至少一侧设有多个第一引脚160，多个所述第一引脚160与所述第一基岛110上设置的IC芯片2或者与所述第二基岛120上设置的氮化镓芯片3通过引线实现电连接，所述第一引脚160远离所述IC芯片2的底面和侧面外露于用于封装引线框架主体1的塑封体。
上述技术方案的工作原理和有益效果：多个第一引脚160可设置在第一基岛110相邻的两侧，并且均靠近引线框架主体1的边部设置，便于在塑封时，使得第一引脚160能够外露于塑封体，实现与其它功能器件进行连接，同时还起到散热的作用，可在第一基岛110的一侧设置六个第一引脚160，相邻的另一侧设置两个第一引脚160，相邻的第一引脚160之间的间距精确控制，第一引脚160与第一基岛110均不直接连接，而是通过引线实现芯片之间的电连接。
在一个实施例中，所述第二基岛120靠近所述引线框架主体1的边部的至少一侧设有多个第二引脚121，所述第二引脚121与所述第二基岛120连接，所述第二引脚121远离所述氮化镓芯片3的底面和侧面外露于用于封装引线框架主体1的塑封体。
上述技术方案的工作原理和有益效果：多个第二引脚121设置在第二基岛120相邻的两侧，并且均靠近引线框架主体1的边部设置，使得多个第二引脚121进行分散，保证相邻第二引脚121间的间距，同时在塑封时，使得第二引脚121能够外露于塑封体，通过其与第二基岛120的直接连接，可将芯片工作时产生的热量直接进行散热，提高散热效率；可在第二基岛120的一侧设置两个第二引脚121，相邻的另一侧设置四个第二引脚121。
在一个实施例中，所述第三基岛130靠近所述引线框架主体1的边部的至少一侧设有多个第三引脚131，所述第三引脚131与所述第三基岛130连接，所述第三引脚131远离所述氮化镓芯片3的底面和侧面外露于用于封装引线框架主体1的塑封体；
所述第三基岛130上还设有用于承载引线的打线区域132，所述打线区域132通过引线与所述第二基岛120上设有的氮化镓芯片3电连接。
上述技术方案的工作原理和有益效果：多个第三引脚131设置在第三基岛130相邻的两侧，并且均靠近引线框架主体1的边部设置，具体的功能和效果与第二引脚121类似，不同的是，第三基岛130的面积大于第二基岛120，并在第三基岛130靠近第二基岛120的一侧设置一打线区域132，便于与第二基岛120上的氮化镓芯片3通过引线实现电性连接。
在一个实施例中，所述第四基岛140通过引线与所述IC芯片2和氮化镓芯片3实现电连接，所述第四基岛140靠近所述引线框架主体1的边部的至少一侧设有多个第四引脚141，所述第四引脚141与所述第四基岛140连接，所述第四基岛140靠近所述引线框架主体1的边部的一侧还设有多个第五引脚170，所述第五引脚170与所述第四基岛140分离，所述第四引脚141和第五引脚170远离所述氮化镓芯片3的底面和侧面外露于用于封装引线框架主体1的塑封体，通过所述第四引脚141和第五引脚170将大功率信号引出。
上述技术方案的工作原理和有益效果：多个第四引脚141根据需求也可分别设置在第四基岛140相邻的两侧，且与第四基岛140直接连接，第四基岛140上未承载芯片，主要用于承载引线，使得将各芯片的功能通过引线与第四基岛140电性连接，并通过第四引脚141将大功率信号引出，实现大功率模组的功能；可在第四基岛140的一侧设置两个第四引脚141，相邻的另一侧设置一个第四引脚141，同样第四引脚141远离芯片的一面以及靠近引线框架主体1的侧面均外露于塑封体，实现将内部的热量向外传递，实现散热；在第四基岛140的一侧还设置第五引脚170，可设置为两个，用于与芯片或基岛进行电性连接。
在一个实施例中，所述第一基岛110设置IC芯片2的一面上设有胶槽111，所述胶槽111的尺寸与所述IC芯片2的尺寸一致，所述胶槽111内填充有粘接剂，所述IC芯片2通过所述粘接剂固定在所述第一基岛110上；
所述胶槽111在所述第一基岛110长度方向上的至少一个侧壁设有释放通道，所述第一基岛110设置IC芯片2的一面上设有与所述释放通道连通的出气通道112。
上述技术方案的工作原理和有益效果：在胶槽111内填充定量的粘接剂，为避免粘接剂的量填充存在误差以及在粘接剂上放置IC芯片2时导致溢胶的现象，在胶槽111的侧壁上设置释放通道，若是填充的粘接剂的体积大于胶槽111的容积时，由于粘接剂在重力的作用下，且流体的表面均具有张力，粘接剂会首先流入释放通道内，然后粘接剂挤压释放通道内的气体，气体从出气通道112排出，便不会阻止粘接剂进入至释放通道，使得粘接剂不会从胶槽111的侧面溢出，防止粘接剂从第一基岛110上流向相邻的其它基岛上而导致短路，不好清理；而释放通道的容积有限，因此在填充粘接剂时应严格控制量，释放通道限于在定量填充粘接剂时所产生的误差而设置；在填充后粘接剂后，需要将IC芯片2放置在粘接剂上，实现粘连，当IC芯片2放置上后，由于粘接剂还具有一定流动性，粘接剂会受压力作用而使得其具有向胶槽111外逃逸的趋势，在IC芯片2较小的压力作用下，粘接剂会向释放通道内流动，由于释放通道孔隙较小，流动较为缓慢，而使得粘接剂在胶槽111内的整体高度下降较小的距离，从而防止粘接剂向胶槽111外溢出。
在一个实施例中，所述释放通道包括多个释放孔113，多个所述释放孔113通过连通孔114连通，所述连通孔114通过出气通道112与外界连通；
所述出气通道112的出口外侧且位于所述第一基岛110上设有出气槽115，所述出气通道112位于所述出气槽115内的侧壁上设有多个出气孔116，所述出气通道112的出口通过封闭板117进行封闭；
所述出气通道112的内侧壁设有环形槽118，所述环形槽118内密封连接有出气片4，所述出气片4位于所述出气孔116的下方；
所述出气片4上设有多个出气微孔410；
所述出气片4远离所述出气孔116的一侧为弧形设置，所述出气片4弯曲变形时，多个所述出气微孔410靠近弯曲凹面的一端的孔径被迫减小。
上述技术方案的工作原理和有益效果：多个释放孔113均匀分布，能够使得粘接剂均匀分散的流向释放通道，推动释放孔113内的空气流向连通孔114，由连通孔114向出气通道112内流入，而出气通道112的出口为封闭的，空气会从出气片4上的出气微孔410排出，然后从出气通道112的出气孔116排出；上述结构的设计，可以防止粘接剂在压力作用下向释放孔113内流入太多而从出气通道112中溢出，粘接剂为胶体状，若是其流入至与出气片4接触会首先挤压出气片4，使得出气片4弯曲，而出气片4弯曲变形后，所有的出气微孔410随着变形，使得弯曲凹面的一端的出气微孔410的孔径受压迫而闭合，使得粘接剂不会从出气通道112溢出，从而防止在粘结IC芯片2时，粘接剂从出气通道112逃逸，而使得胶槽111内的粘接剂高度下降的距离过大，导致粘接不牢固，可设置释放通道的整体容积为一预设值，保证胶槽111内的粘接剂下降的高度不超过使用厚度，即可以用公式表示：
Figure BDA0003475299840000071
其中，h为胶槽111内粘接剂的最大下降高度，V1为释放通道的整体容积，L为胶槽111的长度，W为胶槽111的宽度，d为粘接剂的使用厚度；
由此可对释放通道的容积进行设置。
在一个实施例中，所述胶槽111内填充有定量的粘接剂，所述粘接剂通过滴胶装置定量滴在胶槽111外部的一侧，然后通过刮胶装置5的刮刀510将滴设的粘接剂胶球6推至胶槽111内并刮平，同时刮胶装置5上设有的阻挡板520在胶槽111远离滴设粘接剂的一侧接收刮刀510推过来的多余粘接剂；
所述刮胶装置5包括竖向可伸缩的刮刀510，所述刮胶装置5上还设有使刮刀510可沿水平向移动的平移滑轨，所述平移滑轨上滑动设有可伸缩的阻挡板520；
所述刮刀510的两侧面设有可翻转的挡胶板530，所述挡胶板530和所述刮刀510的一面通过电动伸缩杆540连接，所述电动伸缩杆540的两端分别与所述挡胶板530和所述刮刀510铰接，所述阻挡板520的宽度大于所述刮刀510的宽度，所述阻挡板520的底部为倾斜设置。
上述技术方案的工作原理和有益效果：为防止滴设的粘接剂过量，且不能均匀的填充胶槽111，设置刮胶装置5，当刮刀510触碰第一基岛110时开始刮胶，同时刮刀510两侧的挡胶板530通过电动伸缩杆540进行控制，使得挡胶板530翻折至与刮刀510垂直，在刮胶的过程中用于防止粘接剂流到胶槽111外侧，同时阻挡板520与胶槽111的另一侧的第一基岛110表面贴合，随着刮刀510的行进，粘接剂被均匀推入至胶槽111内，并且若是有的多余的粘接剂，当刮刀510向阻挡板520靠近时，多余的粘接剂被推至阻挡板520上，当刮刀510触碰到阻挡板520的倾斜底部时，刮刀510开始沿着阻挡板520的倾斜底部收缩，使得多余的粘接剂被阻挡板520收回，防止多余的粘接剂溢出至第一基岛110上或是其他相邻的基岛上，进一步发防止溢胶发生的短路现象。
在一个实施例中，滴胶装置包括出胶管，所述粘接剂从所述出胶管被挤出，所述滴胶装置在所述胶槽111的一侧滴设粘接剂，滴设粘接剂胶球6的数量以及每个胶球6的尺寸通过下述方法进行确定：
步骤1、选择出胶管，并确定出胶管的出胶口与第一基岛110的距离H1：
H1≤d1+Di/μ
其中，d1为所述胶槽111的深度，Di为所选择的某个出胶管的内部直径，μ为与出胶管的内部直径有关的系数，μ≥2；
步骤2、滴设的胶球6近似为半球形，确定胶球6的直径：
Dij＝2Di
其中，Dij为选择的内部直径是Di的出胶管对应的胶球6的直径；
步骤3、确定胶球6的数量：
Figure BDA0003475299840000081
其中，n为胶球6的数量，π为数学常数。
上述技术方案的工作原理和有益效果：通过步骤1可以确定出胶管的出胶口与第一基岛110的最大距离H1，并通过计算，使得胶球6滴设完毕后不会挂在出胶管的端部，以便下次再次滴胶，同时滴胶的高度又不宜过高，防止胶球6落下受重力影响而飞溅，其中，μ为与出胶管内部直径有关的系数，出胶管的内部直径越大，则此系数越小，两者成反比关系，由于粘接剂具有一定的流动性，故其滴落近似为半球状，所以以此形状来计算胶球6的体积更为准确，误差更小，通过上述方法，可以配置出胶装置的合适高度进行出胶，并且精准计算出胶的次数，也就是胶球6的数量，实现定量出胶，进一步避免溢胶而发生短路的现象。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接或彼此可通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节与这里示出与描述的图例。

Claims (8)

1.一种多基岛大功率模组QFN的封装结构，其特征在于，包括：引线框架主体(1)，所述引线框架主体(1)上设有至少四个基岛，第一基岛(110)上设置有IC芯片(2)，第二基岛(120)和第三基岛(130)上分别设置有氮化镓芯片(3)，第四基岛(140)上用于承载打线需求，并将大功率信号引出；
所述第一基岛(110)设置IC芯片(2)的一面上设有胶槽(111)，所述胶槽(111)的尺寸与所述IC芯片(2)的尺寸一致，所述胶槽(111)内填充有粘接剂，所述IC芯片(2)通过所述粘接剂固定在所述第一基岛(110)上；
所述胶槽(111)在所述第一基岛(110)长度方向上的至少一个侧壁设有释放通道，所述第一基岛(110)设置IC芯片(2)的一面上设有与所述释放通道连通的出气通道(112)；
所述释放通道包括多个释放孔(113)，多个所述释放孔(113)通过连通孔(114)连通，所述连通孔(114)通过出气通道(112)与外界连通；
所述出气通道(112)的出口外侧且位于所述第一基岛(110)上设有出气槽(115)，所述出气通道(112)位于所述出气槽(115)内的侧壁上设有多个出气孔(116)，所述出气通道(112)的出口通过封闭板(117)进行封闭；
所述出气通道(112)的内侧壁设有环形槽(118)，所述环形槽(118)内密封连接有出气片(4)，所述出气片(4)位于所述出气孔(116)的下方；
所述出气片(4)上设有多个出气微孔(410)；
所述出气片(4)远离所述出气孔(116)的一侧为弧形设置，所述出气片(4)弯曲变形时，多个所述出气微孔(410)靠近弯曲凹面的一端的孔径被迫减小。
2.根据权利要求1所述的多基岛大功率模组QFN的封装结构，其特征在于，所述IC芯片(2)远离所述第一基岛(110)的一面高于所述氮化镓芯片(3)远离所述第二基岛(120)的一面设置。
3.根据权利要求1所述的多基岛大功率模组QFN的封装结构，其特征在于，所述引线框架主体(1)通过塑封体进行塑封，所述四个基岛的散热面(150)外露于所述塑封体。
4.根据权利要求1所述的多基岛大功率模组QFN的封装结构，其特征在于，所述第一基岛(110)靠近所述引线框架主体(1)的边部的至少一侧设有多个第一引脚(160)，多个所述第一引脚(160)与所述第一基岛(110)上设置的IC芯片(2)或者与所述第二基岛(120)上设置的氮化镓芯片(3)通过引线实现电连接，所述第一引脚(160)远离所述IC芯片(2)的底面和侧面外露于用于封装引线框架主体(1)的塑封体。
5.根据权利要求1所述的多基岛大功率模组QFN的封装结构，其特征在于，所述第二基岛(120)靠近所述引线框架主体(1)的边部的至少一侧设有多个第二引脚(121)，所述第二引脚(121)与所述第二基岛(120)连接，所述第二引脚(121)远离所述氮化镓芯片(3)的底面和侧面外露于用于封装引线框架主体(1)的塑封体。
6.根据权利要求1所述的多基岛大功率模组QFN的封装结构，其特征在于，所述第三基岛(130)靠近所述引线框架主体(1)的边部的至少一侧设有多个第三引脚(131)，所述第三引脚(131)与所述第三基岛(130)连接，所述第三引脚(131)远离所述氮化镓芯片(3)的底面和侧面外露于用于封装引线框架主体(1)的塑封体；
所述第三基岛(130)上还设有用于承载引线的打线区域(132)，所述打线区域(132)通过引线与所述第二基岛(120)上设有的氮化镓芯片(3)电连接。
7.根据权利要求1所述的多基岛大功率模组QFN的封装结构，其特征在于，所述第四基岛(140)通过引线与所述IC芯片(2)和氮化镓芯片(3)实现电连接，所述第四基岛(140)靠近所述引线框架主体(1)的边部的至少一侧设有多个第四引脚(141)，所述第四引脚(141)与所述第四基岛(140)连接，所述第四基岛(140)靠近所述引线框架主体(1)的边部的一侧还设有多个第五引脚(170)，所述第五引脚(170)与所述第四基岛(140)分离，所述第四引脚(141)和第五引脚(170)远离所述氮化镓芯片(3)的底面和侧面外露于用于封装引线框架主体(1)的塑封体，通过所述第四引脚(141)和第五引脚(170)将大功率信号引出。
8.根据权利要求1所述的多基岛大功率模组QFN的封装结构，其特征在于，所述胶槽(111)内填充有定量的粘接剂，所述粘接剂通过滴胶装置定量滴在胶槽(111)外部的一侧，然后通过刮胶装置(5)的刮刀(510)将滴设的粘接剂胶球(6)推至胶槽(111)内并刮平，同时刮胶装置(5)上设有的阻挡板(520)在胶槽(111)远离滴设粘接剂的一侧接收刮刀(510)推过来的多余粘接剂。
CN202210053384.8A 2022-01-18 2022-01-18 一种多基岛大功率模组qfn的封装结构 Active CN114420664B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210053384.8A CN114420664B (zh) 2022-01-18 2022-01-18 一种多基岛大功率模组qfn的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210053384.8A CN114420664B (zh) 2022-01-18 2022-01-18 一种多基岛大功率模组qfn的封装结构

Publications (2)

Publication Number Publication Date
CN114420664A CN114420664A (zh) 2022-04-29
CN114420664B true CN114420664B (zh) 2023-05-12

Family

ID=81273436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210053384.8A Active CN114420664B (zh) 2022-01-18 2022-01-18 一种多基岛大功率模组qfn的封装结构

Country Status (1)

Country Link
CN (1) CN114420664B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117855165B (zh) * 2024-03-08 2024-06-21 广东气派科技有限公司 低热阻的双面金属散热to247结构及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201805464U (zh) * 2010-10-09 2011-04-20 宁波舜宇光电信息有限公司 Reflow二代手机模组
CN210906789U (zh) * 2019-09-20 2020-07-03 山西高科华兴电子科技有限公司 一种延长微电子封装芯片粘接胶车间寿命的装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201964172U (zh) * 2010-12-15 2011-09-07 浙江西子光电科技有限公司 一种led封装结构
US9006870B2 (en) * 2013-07-31 2015-04-14 Alpha & Omega Semiconductor Inc. Stacked multi-chip packaging structure and manufacturing method thereof
CN105023922A (zh) * 2015-07-31 2015-11-04 天水华天科技股份有限公司 一种热沉结构双载体led驱动电路封装件及其制造方法
CN109449746A (zh) * 2018-11-23 2019-03-08 东莞旺福电子有限公司 一种新型激光传感器封装结构
CN110323199A (zh) * 2019-07-31 2019-10-11 上海晶丰明源半导体股份有限公司 一种多基岛引线框架及电源转换模块的qfn封装结构
CN211700263U (zh) * 2020-04-03 2020-10-16 厦门市必易微电子技术有限公司 多基岛引线框架以及电机驱动芯片的封装结构
CN111651955B (zh) * 2020-04-17 2023-08-22 上海望友信息科技有限公司 封装键合程序自动生成方法、装置、存储介质及电子设备
CN111725174A (zh) * 2020-07-01 2020-09-29 无锡汉奇微电子科技有限公司 Dfn5×6双基岛芯片封装结构
CN213401185U (zh) * 2020-11-18 2021-06-08 东莞市佳骏电子科技有限公司 一种防弯折变形的引线框架及封装料片
CN213692039U (zh) * 2020-11-20 2021-07-13 宁波德洲精密电子有限公司 一种多基岛引线框架结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201805464U (zh) * 2010-10-09 2011-04-20 宁波舜宇光电信息有限公司 Reflow二代手机模组
CN210906789U (zh) * 2019-09-20 2020-07-03 山西高科华兴电子科技有限公司 一种延长微电子封装芯片粘接胶车间寿命的装置

Also Published As

Publication number Publication date
CN114420664A (zh) 2022-04-29

Similar Documents

Publication Publication Date Title
US6117797A (en) Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US7196403B2 (en) Semiconductor package with heat spreader
US9716068B2 (en) Semiconductor device
US6566164B1 (en) Exposed copper strap in a semiconductor package
US20100171206A1 (en) Package-on-Package Device, Semiconductor Package, and Method for Manufacturing The Same
US20170365518A1 (en) Semiconductor packages with sub-terminals and related methods
US10079195B2 (en) Semiconductor chip package comprising laterally extending connectors
CN114420664B (zh) 一种多基岛大功率模组qfn的封装结构
CN110808233A (zh) 一种用于系统散热的封装结构及其封装工艺
WO2017040646A1 (en) Semiconductor die substrate with integral heat sink
JP4653383B2 (ja) パッケージ化半導体装置およびその製作方法
CN215377395U (zh) 一种用于半导体芯片的封装结构
US6847102B2 (en) Low profile semiconductor device having improved heat dissipation
US20090134504A1 (en) Semiconductor package and packaging method for balancing top and bottom mold flows from window
JP4062157B2 (ja) 半導体モジュール実装構造
US20230274989A1 (en) Ceramic semiconductor device package
CN115966564A (zh) 一种改善散热的芯片封装结构及其制备方法
CN113078121A (zh) 一种芯片封装和芯片封装的制造方法
CN212848392U (zh) 一种分立器件塑封引线框架
CN209199914U (zh) 一种便于散热的半导体封装结构
US20220059368A1 (en) Method of manufacturing semiconductor devices and corresponding device
CN108305858B (zh) 增强散热型封装体及其制备方法
CN117293115A (zh) 一种新型倒装散热功率芯片的封装结构及其制造方法
JP2001352008A (ja) 半導体装置およびその製造方法
CN117673071A (zh) 芯片封装、芯片系统、芯片封装及芯片系统的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant