CN114420189A - 一种检测芯片损坏的方法和系统 - Google Patents

一种检测芯片损坏的方法和系统 Download PDF

Info

Publication number
CN114420189A
CN114420189A CN202210055800.8A CN202210055800A CN114420189A CN 114420189 A CN114420189 A CN 114420189A CN 202210055800 A CN202210055800 A CN 202210055800A CN 114420189 A CN114420189 A CN 114420189A
Authority
CN
China
Prior art keywords
data
source data
ddr chip
address
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210055800.8A
Other languages
English (en)
Other versions
CN114420189B (zh
Inventor
蔡攀
肖文勇
何利蓉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Xiongmai Integrated Circuit Technology Co Ltd
Original Assignee
Hangzhou Xiongmai Integrated Circuit Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Xiongmai Integrated Circuit Technology Co Ltd filed Critical Hangzhou Xiongmai Integrated Circuit Technology Co Ltd
Priority to CN202210055800.8A priority Critical patent/CN114420189B/zh
Publication of CN114420189A publication Critical patent/CN114420189A/zh
Application granted granted Critical
Publication of CN114420189B publication Critical patent/CN114420189B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明涉及芯片测试技术领域中的一种检测芯片损坏的方法和系统，包括以下步骤：生成测试源数据，并将测试源数据写入初始化通过DDR芯片的起始地址上，得到中间源数据；获取初始化通过DDR芯片的地址编号，并根据地址编号的顺序，将前一地址编号的存储地址内的中间源数据复制到后一地址编号的存储地址上，直至中间源数据复制到终止地址上；获取终止地址上的中间源数据，得到目标数据；比对目标数据与测试源数据，判断初始化通过DDR芯片是否损坏，具有测试时间短的优点，突破了在nor flash速度、CPU主频和FT测试时间的要求下，导致DDR不能全速、全容量以及大容量测试的瓶颈。

Description

一种检测芯片损坏的方法和系统
技术领域
本发明涉及芯片测试技术领域，具体涉及一种检测芯片损坏的方法和系统。
背景技术
现有的DDR芯片在FT测试开始时，CPU先跳转到nor flash中，执行nor flash里存储的相关程序，然后CPU对DDR进行读写测试，待DDR测试通过后再将程序运行环境搬移至DDR中，进行下一步测试。
但由于在FT测试阶段，测试时间受到限制，且nor flash的速度很慢，导致完整测试一次DDR芯片所需时间较长，不能符合测试时间要求，另一方面，现有的测试方法对大容量DDR芯片不适用，其为满足测试时间的要求，一般不进行DDR芯片全容量的读写测试，只进行随机选择部分DDR地址空间进行读写测试，未覆盖整个DDR空间，从而导致DDR芯片的测试结果不准确，存在部分损坏DDR芯片未检测出来情况。
发明内容
本发明针对现有技术中的缺点，提供了一种检测芯片损坏的方法和系统，具有测试时间短的优点，突破了在nor flash速度和CPU主频以及FT测试时间的要求下，导致DDR不能全速、全容量以及大容量测试的瓶颈。
为了解决上述技术问题，本发明通过下述技术方案得以解决：
一种检测芯片损坏的方法，包括以下步骤：
生成测试源数据，并将所述测试源数据写入初始化通过DDR芯片的起始地址上，得到中间源数据；
获取初始化通过DDR芯片的地址编号，并根据所述地址编号的顺序，将前一地址编号的存储地址内的中间源数据复制到后一地址编号的存储地址上，直至所述中间源数据复制到终止地址上；
获取所述终止地址上的中间源数据，得到目标数据；
比对所述目标数据与测试源数据，判断所述初始化通过DDR芯片是否损坏。
可选的，还包括以下步骤：
根据DDR芯片的配置信息，生成控制指令，并将所述控制指令下发至DDR芯片；
判断DDR芯片是否响应所述控制指令，若是，则所述DDR芯片为初始化通过DDR芯片，若否，则所述DDR芯片为损坏DDR芯片。
可选的，生成测试源数据，包括以下步骤：
生成固定大小的随机数，并将所述随机数的部分字节数据进行修改，得到测试源数据。
可选的，将所述随机数的部分字节数据进行修改，包括以下步骤；
获取所述随机数的所有字节数据，设定提取间隔，并每隔一个提取间隔提取一组字节数据，得到提取数据；
将所述提取数据修改为0×ff或0×00。
可选的，比对所述目标数据与测试源数据，判断所述DDR芯片是否损坏，包括以下步骤：
将所述目标数据与测试源数据进行比较，判断所述目标数据与测试源数据是否一致；
若是，则所述初始化通过DDR芯片为未损坏DDR芯片；
若否，则所述初始化通过DDR芯片为损坏DDR芯片。
一种检测芯片损坏的系统，包括：
测试源数据生成模组，用于生成测试源数据；
读写模组，用于将所述测试源数据写入初始化通过DDR芯片的起始地址上，得到中间源数据；
中间数据复制模组，用于获取初始化通过DDR芯片的地址编号，并根据所述地址编号的顺序，将前一地址编号的存储地址内的中间源数据复制到后一地址编号的存储地址上，直至所述中间源数据复制到终止地址上；
目标数据获取模组，用于获取所述终止地址上的中间源数据，得到目标数据；
分析判断模组，用于比对所述目标数据与测试源数据，判断所述初始化通过DDR芯片是否损坏。
可选的，还包括初始化检测模组，且所述初始化检测模组包括指令生成模组和响应分析模组；
所述指令生成模组用于根据DDR芯片的配置信息，生成控制指令，并将所述控制指令下发至DDR芯片；
所述响应分析模组用于判断DDR芯片是否响应所述控制指令，若是，则所述DDR芯片为初始化通过DDR芯片，若否，则所述DDR芯片为损坏DDR芯片。
可选的，所述测试源数据生成模组被设置为：
生成固定大小的随机数，并将所述随机数的部分字节数据进行修改，得到测试源数据。
可选的，所述测试源数据生成模组还被设置为：
获取所述随机数的所有字节数据，设定提取间隔，并每隔一个提取间隔提取一组字节数据，得到提取数据；
将所述提取数据修改为0×ff或0×00。
可选的，所述分析判断模组被设置为：
将所述目标数据与测试源数据进行比较，判断所述目标数据与测试数据是否一致；
若是，则所述初始化通过DDR芯片为未损坏DDR芯片；
若否，则所述初始化通过DDR芯片为损坏DDR芯片。
采用本发明提供的技术方案，与现有技术相比，具有如下有益效果：
通过设置生成测试源数据，并利用测试源数据写入初始化通过DDR芯片的起始地址上，从而使得初始化通过DDR芯片的内部能够进行，将前一地址编号的存储地址内的中间源数据复制到后一地址编号的存储地址上的操作，同时通过这样的复制方式，还使得数据出现错误会累积至最后的Dn地址处，使得每个地址只经过了一次读操作和写入操作，极大的缩短了测试时间，使得测试时间缩短至百毫秒级别，同时满足了对大容量的DDR芯片的测试，另一方面，通过这样的复制方式，使得整个DDR空间被完全覆盖，降低了漏测的概率，提高了测试结果的准确性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本实施例一提出的一种检测芯片损坏的方法的流程图；
图2为本实施例一提出的待二次检测DDR芯片的地址数据分布图。
具体实施方式
下面结合实施例对本发明做进一步的详细说明，以下实施例是对本发明的解释而本发明并不局限于以下实施例。
实施例一
如图1所示，一种检测芯片损坏的方法，包括以下步骤：对DDR芯片进行初始化检测，得到初始化检测通过的初始化通过DDR芯片，具体的，包括以下步骤：根据DDR芯片的配置信息，生成控制指令，并将控制指令下发至DDR芯片；判断DDR芯片是否响应控制指令，若是，则DDR芯片为初始化通过DDR芯片，若否，则DDR芯片为损坏DDR芯片。
由于实际DDR芯片的损坏会存在两种情况，一种为DDR芯片相关程序初始化失败，即本实施例中所说的初始化检测失败，无法进行读写操作，则直接判定DDR芯片为损坏状态，另一种则为DDR芯片通过初始化检测，可以进行读写操作，需要进行进一步的检测。
具体的，对于DDR芯片的初始化检测，需要借助控制指令进行检测，其中控制指令可以为设置ConControl，此时，DDR芯片若响应为不能使能自动刷新计数器，则为初始化通过DDR芯片，控制指令还可以设置MemControl，此时，DDR芯片若响应为所有的power down模式关闭，则为初始化通过DDR芯片，反之则为初始化失败，判定为损坏DDR芯片，需要说明的是，对于DDR芯片的初始化检测采用标准的初始化流程，控制指令不限于以上例子。
生成测试源数据，并将测试源数据存储至非易失闪存器内，其中生成测试源数据，包括以下步骤：生成固定大小的随机数，并将随机数的部分字节数据进行修改，得到测试源数据，将随机数的部分字节数据进行修改，包括以下步骤：获取随机数的所有字节数据，设定提取间隔，并每隔一个提取间隔提取一组字节数据，得到提取数据；将提取数据修改为0×ff或0×00。
具体的，随机数的大小可以为128KB、256KB、516KB等，其中，由于随机数的大小越大就越接近实际工作情况，又因为FT测试阶段给DDR芯片单独测试时间只有百毫秒左右，而nor flash的读取速度较慢，100ms只能读出1MB数据，因此，效果最佳的选用生成256KB的随机数，使随机数在测试过程中最好的满足FT测试时间要求，由于随机数出现全0×00或全0xff的概率很低的，同时因为0×00和0xff是最大的跳变沿，所以需要在随机数中插入一些0×00和0xff，需要说明的是，随机数可以为任何数据，在本实施例中只需用于做读写测试，对随机数的数据本身并不做限制。
因此，本实施例以生成256KB随机数，提取间隔设定为10个字节数据为例，在256KB随机数的基础上，将其中每间隔10个字符数据修改为0×ff或0×00，例如第一个字节数据赋值为0×00，则第10个字节数据就赋值为0×ff，第20个字节数据赋值为0x00、第30个字节数据赋值为0xff，直到256KB随机数的字节数据结束后存入非易失闪存器内，形成256KB的测试源数据，其中，提取间隔的设定，包括但不限于本实施所说的10个字节数据，还可以为5个字节数据、15个字节数据等。
读取非易失闪存器内的测试源数据，并将测试源数据写入初始化通过DDR芯片的起始地址上，得到中间源数据，即从非易失闪存器内读取256KB的测试源数据，然后将256KB的测试源数据复制写入初始化通过DDR芯片的起始地址上。
如图2所示，为尽可能缩短测试时间，则DMA控制器的复制次数也需要尽可能减少，因此，获取初始化通过DDR芯片的地址编号，并根据地址编号的顺序，将前一地址编号的存储地址内的中间源数据复制到后一地址编号的存储地址上；直至初始化通过DDR芯片的终止地址上复制有中间源数据后，获取终止地址上的中间源数据，得到目标数据。
具体的，256KB的测试源数据首先复制在初始化通过DDR芯片的起始地址D0上，在此过程中，从非易失闪存器读取到256KB的测试源数据，再到复制写入D0空间，总共所耗时约为25ms，然后DMA控制器将D0地址的256KB的测试源数据复制到D1地址，D1地址的256KB测试源数据再次复制到D2地址，这样依次复制操作，直到将初始化通过DDR芯片占满，最后一次操作的地址为Dn，如此复制模式，使得每个地址只经过了一次读取操作和写入操作，同时数据出现错误会累积到最后的Dn地址处，为下一步比对做基础，而在DMA控制器复制过程中，若初始化通过DDR芯片的容量为1GB，则复制过程所耗时约为50ms。
完成256KB的测试源数据复制到Dn后，比对目标数据与测试源数据，判断初始化通过DDR芯片是否损坏，从而将初始化通过DDR芯片分为损坏DDR芯片和未损坏DDR芯片，具体的，包括以下步骤：将目标数据与测试源数据进行比较，判断目标数据与测试源数据是否一致；若是，则初始化通过DDR芯片为未损坏DDR芯片；若否，则初始化通过DDR芯片为损坏DDR芯片。
具体的，获取Dn地址上的256KB测试源数据作为目标数据，然后将目标数据与非易失闪存器内的256KB的测试源数据进行比较，判断是否一致，由于若数据出现错误会累积到最后的Dn地址处，例如，D0某字节数据出错，则D0地址上的测试源数据复制到D1中，D1地址上的测试源数据也将有同样的错误，因此只需将Dn地址处的测试源数据作为目标数据进行比对即可，若一致则代表初始化通过DDR芯片为未损坏DDR芯片，其中，对目标数据与非易失闪存器内的256KB的测试源数据进行比较的耗时约为30ms，因此可得出，在整个对初始化通过DDR芯片的测试过程中，耗时约为105ms，完全符合FT测试时间的要求，与现有方案相比，测试时间也有所提高。
实施例二
一种检测芯片损坏的系统，包括：初始化检测模组，用于对DDR芯片进行初始化检测，得到初始化检测通过的初始化通过DDR芯片，其中，初始化检测模组包括指令生成模组和响应分析模组；指令生成模组用于根据DDR芯片的配置信息，生成控制指令，并将控制指令下发至DDR芯片；响应分析模组用于判断DDR芯片是否响应控制指令，若是，则DDR芯片为初始化通过DDR芯片，若否，则DDR芯片为损坏DDR芯片。
由于实际DDR芯片的损坏会存在两种情况，一种为DDR芯片相关程序初始化失败，即本实施例中所说的初始化检测失败，无法进行读写操作，则直接判定DDR芯片为损坏状态，另一种则为DDR芯片通过初始化检测，可以进行读写操作，需要进行进一步的检测。
具体的，对于DDR芯片的初始化检测，需要借助控制指令进行检测，其中控制指令可以为设置ConControl，此时，DDR芯片若响应为不能使能自动刷新计数器，则为初始化通过DDR芯片，控制指令还可以设置MemControl，此时，DDR芯片若响应为所有的power down模式关闭，则为初始化通过DDR芯片，反之则为初始化失败，判定为损坏DDR芯片，需要说明的是，对于DDR芯片的初始化检测采用标准的初始化流程，控制指令不限于以上例子。
测试源数据生成模组生成测试源数据，并将测试源数据存储至非易失闪存器内，其中，测试源数据生成模组被设置为：生成固定大小的随机数，并将随机数的部分字节数据进行修改，得到测试源数据，且测试源数据生成模组还被设置为：获取随机数的所有字节数据，设定提取间隔，并每隔一个提取间隔提取一组字节数据，得到提取数据；将提取数据修改为0×ff或0×00。
具体的，随机数的大小可以为128KB、256KB、516KB等，其中，由于随机数的大小越大就越接近实际工作情况，又因为FT测试阶段给DDR芯片单独测试时间只有百毫秒左右，而nor flash的读取速度较慢，100ms只能读出1MB数据，因此，效果最佳的选用生成256KB的随机数，使随机数在测试过程中最好的满足FT测试时间要求，由于随机数出现全0×00或全0xff的概率很低的，同时因为0×00和0xff是最大的跳变沿，所以需要在随机数中插入一些0×00和0xff。
因此，本实施例以生成256KB随机数，提取间隔设定为10个字节数据为例，在256KB随机数的基础上，将其中每间隔10个字符数据修改为0×ff或0×00，例如第一个字节数据赋值为0×00，则第10个字节数据就赋值为0×ff，第20个字节数据赋值为0x00、第30个字节数据赋值为0xff，直到256KB随机数的字节数据结束后存入非易失闪存器内，形成256KB的测试源数据，其中，提取间隔的设定，包括但不限于本实施所说的10个字节数据，还可以为5个字节数据、15个字节数据等。
读写模组读取非易失闪存器内的测试源数据，并将测试源数据写入初始化通过DDR芯片的起始地址上，得到中间源数据，即从非易失闪存器内读取256KB的测试源数据，然后将256KB的测试源数据复制写入初始化通过DDR芯片的起始地址上。
为尽可能缩短测试时间，则DMA控制器的复制次数也需要尽可能减少，因此，中间数据复制模组，用于获取初始化通过DDR芯片的地址编号，并根据地址编号的顺序，将前一地址编号的存储地址内的中间源数据复制到后一地址编号的存储地址上；直至中间源数据复制到终止地址上，目标数据获取模组，用于获取终止地址上的中间源数据，得到目标数据。
具体的，256KB的测试源数据首先复制在初始化通过DDR芯片的起始地址D0上，在此过程中，从非易失闪存器读取到256KB的测试源数据，再到复制写入D0空间，总共所耗时约为25ms，然后DMA控制器将D0地址的256KB的测试源数据复制到D1地址，D1地址的256KB测试源数据再次复制到D2地址，这样依次复制操作，直到将初始化通过DDR芯片占满，最后一次操作的地址为Dn，如此复制模式，使得每个地址只经过了一次读取操作和写入操作，同时数据出现错误会累积到最后的Dn地址处，为下一步比对做基础，而在DMA控制器复制过程中，若初始化通过DDR芯片的容量为1GB，则复制过程所耗时约为50ms。
完成256KB的测试源数据复制到Dn后，分析判断模组比对目标数据与测试源数据判断初始化通过DDR芯片是否损坏，从而将初始化通过DDR芯片分为损坏DDR芯片和未损坏DDR芯片，其中，分析判断模组被设置为：将目标数据与测试源数据进行比较，判断目标数据与测试数据是否一致；若是，则初始化通过DDR芯片为未损坏DDR芯片；若否，则初始化通过DDR芯片为损坏DDR芯片。
具体的，获取Dn地址上的256KB测试源数据作为目标数据，然后将目标数据与非易失闪存器内的256KB的测试源数据进行比较，判断是否一致，由于若数据出现错误会累积到最后的Dn地址处，例如，D0某字节数据出错，则D0地址上的测试源数据复制到D1中，D1地址上的测试源数据也将有同样的错误，因此只需将Dn地址处的测试源数据作为目标数据进行比对即可，若一致则代表初始化通过DDR芯片为未损坏DDR芯片，其中，对目标数据与非易失闪存器内的256KB的测试源数据进行比较的耗时约为30ms，因此可得出，在整个对初始化通过DDR芯片的测试过程中，耗时约为105ms，完全符合FT测试时间的要求，与现有方案相比，测试时间也有所提高。
此外，需要说明的是，本说明书中所描述的具体实施例，其零、部件的形状、所取名称等可以不同。凡依本发明专利构思所述的构造、特征及原理所做的等效或简单变化，均包括于本发明专利的保护范围内。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，只要不偏离本发明的结构或者超越本权利要求书所定义的范围，均应属于本发明的保护范围。

Claims (10)

1.一种检测芯片损坏的方法，其特征在于，包括以下步骤：
生成测试源数据，并将所述测试源数据写入初始化通过DDR芯片的起始地址上，得到中间源数据；
获取初始化通过DDR芯片的地址编号，并根据所述地址编号的顺序，将前一地址编号的存储地址内的中间源数据复制到后一地址编号的存储地址上，直至所述中间源数据复制到终止地址上；
获取所述终止地址上的中间源数据，得到目标数据；
比对所述目标数据与测试源数据，判断所述初始化通过DDR芯片是否损坏。
2.根据权利要求1所述的一种检测芯片损坏的方法，其特征在于，还包括以下步骤：
根据DDR芯片的配置信息，生成控制指令，并将所述控制指令下发至DDR芯片；
判断DDR芯片是否响应所述控制指令，若是，则所述DDR芯片为初始化通过DDR芯片，若否，则所述DDR芯片为损坏DDR芯片。
3.根据权利要求1所述的一种检测芯片损坏的方法，其特征在于，生成测试源数据，包括以下步骤：
生成固定大小的随机数，并将所述随机数的部分字节数据进行修改，得到测试源数据。
4.根据权利要求3所述的一种检测芯片损坏的方法，其特征在于，将所述随机数的部分字节数据进行修改，包括以下步骤：
获取所述随机数的所有字节数据，设定提取间隔，并每隔一个提取间隔提取一组字节数据，得到提取数据；
将所述提取数据修改为0×ff或0×00。
5.根据权利要求1所述的一种检测芯片损坏的方法，其特征在于，比对所述目标数据与测试源数据，判断所述DDR芯片是否损坏，包括以下步骤：
将所述目标数据与测试源数据进行比较，判断所述目标数据与测试源数据是否一致；
若是，则所述初始化通过DDR芯片为未损坏DDR芯片；
若否，则所述初始化通过DDR芯片为损坏DDR芯片。
6.一种检测芯片损坏的系统，其特征在于，包括：
测试源数据生成模组，用于生成测试源数据；
读写模组，用于将所述测试源数据写入初始化通过DDR芯片的起始地址上，得到中间源数据；
中间数据复制模组，用于获取初始化通过DDR芯片的地址编号，并根据所述地址编号的顺序，将前一地址编号的存储地址内的中间源数据复制到后一地址编号的存储地址上，直至所述中间源数据复制到终止地址上；
目标数据获取模组，用于获取所述终止地址上的中间源数据，得到目标数据；
分析判断模组，用于比对所述目标数据与测试源数据，判断所述初始化通过DDR芯片是否损坏。
7.根据权利要求6所述的一种检测芯片损坏的系统，其特征在于，还包括初始化检测模组，且所述初始化检测模组包括指令生成模组和响应分析模组；
所述指令生成模组用于根据DDR芯片的配置信息，生成控制指令，并将所述控制指令下发至DDR芯片；
所述响应分析模组用于判断DDR芯片是否响应所述控制指令，若是，则所述DDR芯片为初始化通过DDR芯片，若否，则所述DDR芯片为损坏DDR芯片。
8.根据权利要求6所述的一种检测芯片损坏的系统，其特征在于，所述测试源数据生成模组被设置为：
生成固定大小的随机数，并将所述随机数的部分字节数据进行修改，得到测试源数据。
9.根据权利要求8所述的一种检测芯片损坏的系统，其特征在于，所述测试源数据生成模组还被设置为：
获取所述随机数的所有字节数据，设定提取间隔，并每隔一个提取间隔提取一组字节数据，得到提取数据；
将所述提取数据修改为0×ff或0×00。
10.根据权利要求6所述的一种检测芯片损坏的系统，其特征在于，所述分析判断模组被设置为：
将所述目标数据与测试源数据进行比较，判断所述目标数据与测试数据是否一致；
若是，则所述初始化通过DDR芯片为未损坏DDR芯片；
若否，则所述初始化通过DDR芯片为损坏DDR芯片。
CN202210055800.8A 2022-01-18 2022-01-18 一种检测芯片损坏的方法和系统 Active CN114420189B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210055800.8A CN114420189B (zh) 2022-01-18 2022-01-18 一种检测芯片损坏的方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210055800.8A CN114420189B (zh) 2022-01-18 2022-01-18 一种检测芯片损坏的方法和系统

Publications (2)

Publication Number Publication Date
CN114420189A true CN114420189A (zh) 2022-04-29
CN114420189B CN114420189B (zh) 2024-09-20

Family

ID=81274054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210055800.8A Active CN114420189B (zh) 2022-01-18 2022-01-18 一种检测芯片损坏的方法和系统

Country Status (1)

Country Link
CN (1) CN114420189B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01245473A (ja) * 1988-03-28 1989-09-29 Pfu Ltd ディスクドライブ処理のテスト方式
JPH05250900A (ja) * 1992-03-09 1993-09-28 Mitsubishi Electric Corp テスト機能付き半導体集積回路
US5469443A (en) * 1993-10-01 1995-11-21 Hal Computer Systems, Inc. Method and apparatus for testing random access memory
US6101620A (en) * 1995-04-18 2000-08-08 Neomagic Corp. Testable interleaved dual-DRAM architecture for a video memory controller with split internal/external memory
US20040059976A1 (en) * 2002-09-20 2004-03-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having a test circuit of a random access memory
CN1485623A (zh) * 2002-09-27 2004-03-31 记忆科技(深圳)有限公司 动态存储器模组的高效测试方法
CN109545268A (zh) * 2018-11-05 2019-03-29 西安智多晶微电子有限公司 一种测试ram的方法
CN111554344A (zh) * 2020-04-28 2020-08-18 深圳佰维存储科技股份有限公司 存储单元测试方法、装置、存储介质及电子设备
CN113035260A (zh) * 2021-03-26 2021-06-25 深圳市晶存科技有限公司 一种动态随机存储器的测试方法及系统
CN113157569A (zh) * 2021-04-06 2021-07-23 深圳市捷视飞通科技股份有限公司 自动化测试方法、装置、计算机设备和存储介质

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01245473A (ja) * 1988-03-28 1989-09-29 Pfu Ltd ディスクドライブ処理のテスト方式
JPH05250900A (ja) * 1992-03-09 1993-09-28 Mitsubishi Electric Corp テスト機能付き半導体集積回路
US5469443A (en) * 1993-10-01 1995-11-21 Hal Computer Systems, Inc. Method and apparatus for testing random access memory
US6101620A (en) * 1995-04-18 2000-08-08 Neomagic Corp. Testable interleaved dual-DRAM architecture for a video memory controller with split internal/external memory
US20040059976A1 (en) * 2002-09-20 2004-03-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having a test circuit of a random access memory
CN1485623A (zh) * 2002-09-27 2004-03-31 记忆科技(深圳)有限公司 动态存储器模组的高效测试方法
CN109545268A (zh) * 2018-11-05 2019-03-29 西安智多晶微电子有限公司 一种测试ram的方法
CN111554344A (zh) * 2020-04-28 2020-08-18 深圳佰维存储科技股份有限公司 存储单元测试方法、装置、存储介质及电子设备
CN113035260A (zh) * 2021-03-26 2021-06-25 深圳市晶存科技有限公司 一种动态随机存储器的测试方法及系统
CN113157569A (zh) * 2021-04-06 2021-07-23 深圳市捷视飞通科技股份有限公司 自动化测试方法、装置、计算机设备和存储介质

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
周柳奇;: "基于FPGA的数据采集及存储测试系统的应用研究", 计算机测量与控制, no. 06, 25 June 2013 (2013-06-25) *
张建民;张峻;夏军;庞征斌;徐炜遐;: "一种高速缓冲存储器的可综合伪随机功能验证方法", 上海交通大学学报, no. 01, 28 January 2013 (2013-01-28) *

Also Published As

Publication number Publication date
CN114420189B (zh) 2024-09-20

Similar Documents

Publication Publication Date Title
US6388919B2 (en) Memory controller for flash memory system and method for writing data to flash memory device
US8341337B1 (en) Data storage device booting from system data loaded by host
TWI401691B (zh) 具快閃記憶體測試功能的控制器及其儲存系統與測試方法
US6601132B2 (en) Nonvolatile memory and method of writing data thereto
EP0442651B1 (en) Apparatus and method for background memory test during system start up
CN102135927B (zh) 一种基于nand flash的系统引导方法和装置
US20050108491A1 (en) Method for testing flash memory power loss recovery
CN113409881B (zh) 闪存擦除中断恢复测试方法、装置、电子设备及存储介质
CN110459259A (zh) 存储设备写错误纠错能力的测试方法、系统及存储介质
CN101853692A (zh) 具闪存测试功能的控制器及其储存系统与测试方法
US9552287B2 (en) Data management method, memory controller and embedded memory storage apparatus using the same
CN110618892A (zh) 一种固态硬盘的bug定位方法、装置、电子设备及介质
CN111028881B (zh) 一种Open Block测试装置、方法及系统
CN108139917A (zh) 从nand媒体快速引导的固态存储装置
CN110764960A (zh) 一种固态硬盘固件测试方法
US20080155309A1 (en) Memory card and debugging method employed by the same
CN115602242B (zh) 一种存储装置及其测试方法
CN114420189A (zh) 一种检测芯片损坏的方法和系统
CN112347524B (zh) 闪存编程方法、装置及电子设备
CN113470725A (zh) 一种动态随机存储器的测试方法及装置
US8751770B2 (en) Semiconductor recording apparatus and semiconductor recording system
CN111949426A (zh) 一种固件程序错误的检测方法、装置及存储设备
CN111627491A (zh) 一种基于USB3.0的Flash存储器测试模块及其测试方法
CN110764947A (zh) 数据写入方法以及存储控制器
CN117393032B (zh) 一种存储装置及其数据处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Country or region after: China

Address after: 310000 4th floor, building 9, Yinhu innovation center, No.9 Fuxian Road, Yinhu street, Fuyang District, Hangzhou City, Zhejiang Province

Applicant after: Zhejiang Xinmai Microelectronics Co.,Ltd.

Address before: 311400 4th floor, building 9, Yinhu innovation center, No.9 Fuxian Road, Yinhu street, Fuyang District, Hangzhou City, Zhejiang Province

Applicant before: Hangzhou xiongmai integrated circuit technology Co.,Ltd.

Country or region before: China

CB02 Change of applicant information
GR01 Patent grant