CN114401177A

CN114401177A - 帧同步方法、装置、电子设备及存储介质

Info

Publication number: CN114401177A
Application number: CN202210292792.9A
Authority: CN
Inventors: 李一丹; 刘松铭; 杜昌澔; 安建平; 金万杨; 王云川; 赵岳岩; 邢昊楠; 张宇啸; 吴俊仪; 高源�
Original assignee: Beijing Institute of Technology BIT
Current assignee: Beijing Institute of Technology BIT
Priority date: 2022-03-24
Filing date: 2022-03-24
Publication date: 2022-04-26
Anticipated expiration: 2042-03-24
Also published as: CN114401177B

Abstract

本发明提供一种帧同步方法、装置、电子设备及存储介质，该方法包括：基于N路不同频率的正弦信号，分别对接收信号进行频偏校正，得到N路校正后的信号；所述N为大于1的正整数；确定各路所述校正后的信号的帧头位置，并根据所述帧头位置确定各路所述校正后的信号所对应的帧同步误差；选取帧同步误差最小的一路所述校正后的信号作为帧同步输出信号，完成帧同步。从而可以实现大范围频偏校正并准确地完成帧同步，相比传统的频域均衡算法，能够在帧同步之前校正频偏，且校正的频偏范围更大，能够适应更加恶劣的通信环境。

Description

帧同步方法、装置、电子设备及存储介质

技术领域

本发明涉及通信技术领域，尤其涉及一种帧同步方法、装置、电子设备及存储介质。

背景技术

随着通信技术的发展，通信技术逐渐向高速率、远距离的无线通信方向发展，但是随着通信速率的提高，在无线信道条件下受到外界环境的干扰会越来越强，其中，多径效应引起的码间串扰对无线系统通信能力的影响尤为明显，因此，抑制码间串扰成为了无线通信领域的重要课题。

抑制码间串扰的系统可主要分为单载波和多载波两种，其中，多载波通信系统峰均比较高，这使得其对功率放大器的线性要求高，增加了硬件实现时的成本。与之相比，单载波频域均衡技术能够克服该缺点，在实现时不需要高线性要求的功率放大器和精确的频率同步模块，在降低硬件成本的同时，针对于高速数据传输系统，单载波频域均衡技术能够有效解决该系统中的强多径带来码间串扰问题。

然而，对于传统的频域均衡系统而言，在信号传输过程中由于多普勒效应等，会导致传输系统中存在频偏。通信系统的频偏因素会导致一帧中的后段信号出现较大的相位旋转，该影响无法通过频域均衡进行补偿，因此在无线通信系统中消除频偏影响尤为重要。

发明内容

针对现有技术存在的问题，本发明提供一种帧同步方法、装置、电子设备及存储介质。

第一方面，本发明提供一种帧同步方法，包括：

基于N路不同频率的正弦信号，分别对接收信号进行频偏校正，得到N路校正后的信号；所述N为大于1的正整数；

确定各路所述校正后的信号的帧头位置，并根据所述帧头位置确定各路所述校正后的信号所对应的帧同步误差；

选取帧同步误差最小的一路所述校正后的信号作为帧同步输出信号，完成帧同步。

可选地，所述基于N路不同频率的正弦信号，分别对接收信号进行频偏校正，得到N路校正后的信号，包括：

将N路不同频率的正弦信号分别与接收信号相乘，得到N路校正后的信号。

可选地，所述确定各路所述校正后的信号的帧头位置，包括：

将本地预存的帧头序列分别与各路所述校正后的信号进行相关运算，确定各路所述校正后的信号的帧头位置。

可选地，所述根据所述帧头位置确定各路所述校正后的信号所对应的帧同步误差，包括：

确定所述接收信号对应的理论帧头位置；

根据各路所述校正后的信号的帧头位置与所述理论帧头位置之间的距离，确定各路所述校正后的信号所对应的帧同步误差。

可选地，所述N路不同频率的正弦信号中，各正弦信号的频率基于预设频偏范围确定。

可选地，所述各正弦信号的频率基于预设频偏范围确定，包括：

在预设频偏范围内，以均匀频率间隔设置各正弦信号的频率。

可选地，所述N路不同频率的正弦信号是基于N路并行设置的直接数字频率合成DDS信号发生器生成的。

可选地，所述N的值为4。

第二方面，本发明还提供一种帧同步装置，包括：

频偏校正模块，用于基于N路不同频率的正弦信号，分别对接收信号进行频偏校正，得到N路校正后的信号；所述N为大于1的正整数；

误差确定模块，用于确定各路所述校正后的信号的帧头位置，并根据所述帧头位置确定各路所述校正后的信号所对应的帧同步误差；

信号输出模块，用于选取帧同步误差最小的一路所述校正后的信号作为帧同步输出信号，完成帧同步。

第三方面，本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上所述第一方面所述的帧同步方法的步骤。

第四方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上所述第一方面所述的帧同步方法的步骤。

本发明提供的帧同步方法、装置、电子设备及存储介质，利用多路不同频率的正弦信号对接收信号进行频偏校正，并选择帧同步误差最小的一路校正后的信号作为帧同步输出信号，可以实现大范围频偏校正并准确地完成帧同步，相比传统的频域均衡算法，能够在帧同步之前校正频偏，且校正的频偏范围更大，能够适应更加恶劣的通信环境。

附图说明

为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明提供的帧同步方法的流程示意图；

图2是本发明提供的帧结构示意图；

图3是本发明提供的帧同步算法流程框图；

图4是本发明提供的四路并行系统和单路系统的帧同步误差对比图；

图5是本发明提供的帧同步装置的结构示意图；

图6是本发明提供的电子设备的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明提供的帧同步方法的流程示意图，如图1所示，该方法包括如下步骤：

步骤100、基于N路不同频率的正弦信号，分别对接收信号进行频偏校正，得到N路校正后的信号；N为大于1的正整数；

具体地，对于单载波频域均衡系统，由于多普勒效应等导致的频偏因素会使得信号传输时一帧中的后段信号出现较大的相位旋转，且该影响无法通过频域均衡进行补偿，因此如何提出一种能够有效消除频偏影响的方案是业界亟需解决的重要课题。

针对上述问题，本发明提出一种在帧同步阶段对频偏进行校正处理的解决方案，利用多路不同频率的正弦信号对频偏因素引起的信号相位旋转进行校正，并选择帧同步误差最小的一路校正后的信号作为帧同步输出信号，从而可以实现大范围频偏校正并准确地完成帧同步。

其中，N路不同频率的正弦信号可以是至少2路不同频率的正弦信号，从原理上来说，并行路数越多，可校正的频偏范围越大，但由此也会导致消耗的资源大幅增加，因此可以在权衡资源增加和系统增益的基础上适当设置N的值。一种可能的实现方式中，N的值可以是4。

可选地，基于N路不同频率的正弦信号，分别对接收信号进行频偏校正，得到N路校正后的信号，可以包括：

具体地，通信系统接收信号的相位信息由以下几部分组成，包括：调制信号本身的相位，如相移键控（Phase-Shift Keying，PSK）相位调制系统中，以载波相位表示输入信号的原始信息；固定相偏，由传输过程中的多径衰落等因素造成；连续频偏，由环境因素（如发射机与接收机振荡器不匹配、存在多普勒频移等）引起的发射机和接收机之间的采样时钟频率偏差；等等。根据以上几点因素，可以将接收机接收到的信号表示为：

，其中：r(t)表示接收机接收到的信号（即接收信号）；s(t)表示发射机发出的调制信号，包括了原始的调制相位；θ代表多径衰落等引起的固定相偏；f_d代表多普勒频移等引起的频偏。由此推出，接收机接收到的信号总相偏可以表示为：θ +2πf_dt，是一个随时间t连续变化的变量。

在进行帧同步时，需要将本地帧头序列（由m序列构成）与接收信号进行相关运算，当出现峰值时，也即本地帧头序列与接收信号的帧头（由相同m序列构成）已经完成相关匹配，即已经找到接收信号帧头的位置，至此，帧同步完成，可以进行接下来的解调、解码等操作。然而，由于频偏的存在，接收信号会随时间连续变化，直接影响相关运算的结果，因此需要在帧同步前对频偏进行校正。

假设某一路正弦信号表示为

，其中f_c为该路正弦信号的频率（也可称之为校正频率），将该路正弦信号与原接收信号相乘后可得到校正后的信号：

。当校正频率f_c与频偏f_d接近时，校正后的信号r_c(t)可以认为不随时间变化，即在进行帧同步中的相关运算时，可以正常出现峰值并找到帧头。

对于各路正弦信号的频率，可以预先进行设置。可选地，N路不同频率的正弦信号中，各正弦信号的频率可以基于预设频偏范围确定。为了能够实现大范围的频偏校正和准确的帧同步，可以根据预先确定的频偏范围，在该频偏范围内选择多个不同的频率，然后生成相应频率的多路正弦信号。例如，可以在预设频偏范围内，以均匀频率间隔设置各正弦信号的频率，从而尽可能覆盖整个预设频偏范围，使得对于整个预设频偏范围的频偏都能够有效地校正。

当然，也可以采用其他方式设置各路正弦信号的频率，如通过仿真的方式遍历整个预设频偏范围，获得利用每个频率的正弦信号进行频偏校正后的结果，由于某个频率的正弦信号可能仅对于某一段频偏范围内的校正较为准确，因此可以根据每个频率的正弦信号所适用的频偏范围，确定多个不同频率的正弦信号，这多个不同频率的正弦信号所适用的频偏范围的组合可以覆盖到整个预设频偏范围，从而也可以满足频偏校正和帧同步的需要。

可选地，N路不同频率的正弦信号是基于N路并行设置的直接数字频率合成DDS信号发生器生成的。

具体地，DDS技术全称为直接数字频率合成（Direct Digital Synthesis）技术，其以数字形式生成时变信号，然后进行数模转换，从而生成模拟波形。本发明实施例中，可以利用DDS信号发生器生成正弦信号，其基本原理为：根据正弦函数的产生机理，从相位出发，根据不同的相位给出不同的电压幅度，最后通过平滑滤波输出所需要的频率信号。DDS技术具有频率分辨率高、相位变化连续、输出波形灵活、部件易于集成等优点，非常适合本发明所需的不同频率正弦信号的生成。

步骤101、确定各路校正后的信号的帧头位置，并根据帧头位置确定各路校正后的信号所对应的帧同步误差；

具体地，利用多路不同频率的正弦信号对接收信号进行频偏校正后，可以对各路校正后的信号进行帧同步检测，确定各路校正后的信号的帧头位置。

可选地，确定各路校正后的信号的帧头位置，包括：

将本地预存的帧头序列分别与各路校正后的信号进行相关运算，确定各路校正后的信号的帧头位置。

具体地，信号收发双方可以事先约定用于帧同步检测的帧头序列，该帧头序列一般为m序列，本发明实施例中，进行帧同步检测时，可以将本地预存的帧头序列分别与各路校正后的信号进行相关运算。

当两个信号进行相关运算出现峰值时，就表示这两个信号位置重合，因此，将本地预存的帧头序列与校正后的信号做相关运算，当出现峰值的时候，就说明出现峰值的这一段数据是帧头，因此也就确定了校正后的信号的帧头位置。

确定各路校正后的信号的帧头位置之后，便可以根据运算得到的各路校正后的信号的帧头位置，确定各路校正后的信号分别所对应的帧同步误差。

可选地，根据帧头位置确定各路校正后的信号所对应的帧同步误差，包括：

确定接收信号对应的理论帧头位置；

根据各路校正后的信号的帧头位置与理论帧头位置之间的距离，确定各路校正后的信号所对应的帧同步误差。

具体地，理论帧头位置指的是，当信道是绝对理想状态，对信号没有任何影响的情况下接收信号的帧头位置。实际情况中，信道并非绝对理想状态，会引起信号的“频偏”，从而导致帧头位置的偏移，因此需要校正频偏来使得帧同步后的帧头位置与理论帧头位置尽量接近。

理论帧头位置可以根据卷积过程的拖尾以及滤波过程的位宽变化计算得出，具体计算过程可参考现有技术中的相关算法，在此不做赘述。

确定接收信号对应的理论帧头位置后，可以将运算得到的各路校正后的信号的帧头位置分别与理论帧头位置之间的距离（例如相差的符号数），作为各路校正后的信号所对应的帧同步误差，根据对比各路校正后的信号所对应的帧同步误差的大小，确定帧同步输出信号。

步骤102、选取帧同步误差最小的一路校正后的信号作为帧同步输出信号，完成帧同步。

具体地，得到各路校正后的信号所对应的帧同步误差之后，可以选取其中帧同步误差最小的一路校正后的信号作为帧同步输出信号，完成帧同步，从而能够有效抑制大频偏造成的影响，准确完成大频偏环境下的帧同步。

本发明提供的帧同步方法，利用多路不同频率的正弦信号对接收信号进行频偏校正，并选择帧同步误差最小的一路校正后的信号作为帧同步输出信号，可以实现大范围频偏校正并准确地完成帧同步，相比传统的频域均衡算法，能够在帧同步之前校正频偏，且校正的频偏范围更大，能够适应更加恶劣的通信环境。

以下通过仿真实施例对上述方法进行举例说明。

图2为本发明提供的帧结构示意图，如图2所示，频域均衡系统的帧结构包括AGC同步头、帧头、正导频头、负导频头以及数据段。其中，AGC同步头，用于传输自动增益控制（Automatic Gain Control，AGC）同步的数据，在仿真中用一段随机的正交相移键控（Quadrature Phase Shift Keying，QPSK）数据来替代用以验证帧头是否能寻找准确；帧头，采用长度为255bit的m序列在末尾加上一个符号“0”作为帧头进行检测；正负导频头，用于进行信道估计；数据段，用于传输有效数据。

在本实施例中，暂不考虑导频头与数据段，仅在帧同步阶段对频偏进行校正处理。

图3为本发明提供的帧同步算法流程框图，如图3所示，其主要包括以下步骤：

步骤300、设置四路包含不同相位信息的DDS，利用DDS生成稳定相位信息，令接收信号通过各路DDS进行频偏校正；

步骤301、分别求取各路对应的帧同步误差；

步骤302、选取帧同步误差最小的一路进行帧同步输出，完成帧同步。

具体地，本实施例中，设计了四路并行的频偏校正模块，利用DDS分别生成四路不同的固定频率的正弦波形，分别对环境中频偏因素进行校正。之后分别对四路校正后的信号进行帧同步检测，根据卷积过程的拖尾以及滤波过程的位宽变化计算出理论帧头位置，据此将运算所得帧头位置与理论帧头位置间的差值，作为帧同步误差。最后选择式输出，将帧同步误差最小的一路结果作为并行模块的输出，最终实现对环境中大频偏因素的抵抗，完成大频偏环境下的帧同步。

在本实施例提供的多路并行系统中，四路DDS的校正频率f_c分别设置为- f₂、- f₁、f₁和f₂，在不同的频偏环境下，设置不同的DDS频率f₁、f₂，例如仿真频偏范围为-5000Hz~ +5000Hz，设置DDS频率f₁= 2500Hz，f₂= 4500Hz，四路DDS的校正频率f_c分别设置为-4500Hz、-2500Hz、+2500Hz和+4500Hz，将接收信号通过各路DDS后求取帧同步误差，选取帧同步误差最小的一路作为帧同步结果完成输出。

为便于对比，本实施例对四个单路系统同样进行了仿真，四个单路系统中，每个系统仅设置一个DDS对频偏进行校正，四个单路系统的校正频率f_c分别设置为-4500Hz、-2500Hz、+2500Hz和+4500Hz，将接收信号通过DDS后求取帧同步误差。

图4为本发明提供的四路并行系统和单路系统的帧同步误差对比图，如图4所示，仿真频偏范围为-5000Hz~ +5000Hz，在此范围内，单路-4500Hz校正系统在频偏f_d≥ -2600Hz时误差较大；单路-2500Hz校正系统在f_d≥ -500Hz和f_d≤ -4400Hz时误差较大；单路+2500Hz校正系统在f_d≥ +4400Hz和f_d≤ +600Hz时误差较大；单路+4500Hz校正系统在f_d≤+2600Hz时误差较大；而四路并行系统在-5000Hz~ +5000Hz范围内误差几乎为0。由上述结果可以看出，通过四路并行系统基本消除了帧同步误差，极大减小了大频偏环境对通信系统有效性和可靠性的影响，相比单路校正系统，多路并行系统可以抵抗的频偏范围更大，因此具有较好的鲁棒性，可以适应较为恶劣的通信环境。

下面对本发明提供的帧同步装置进行描述，下文描述的帧同步装置与上文描述的帧同步方法可相互对应参照。

图5为本发明提供的帧同步装置的结构示意图，如图5所示，该装置包括：

频偏校正模块500，用于基于N路不同频率的正弦信号，分别对接收信号进行频偏校正，得到N路校正后的信号；N为大于1的正整数；

误差确定模块510，用于确定各路校正后的信号的帧头位置，并根据帧头位置确定各路校正后的信号所对应的帧同步误差；

信号输出模块520，用于选取帧同步误差最小的一路校正后的信号作为帧同步输出信号，完成帧同步。

可选地，基于N路不同频率的正弦信号，分别对接收信号进行频偏校正，得到N路校正后的信号，包括：

可选地，确定各路校正后的信号的帧头位置，包括：

确定接收信号对应的理论帧头位置；

可选地，N路不同频率的正弦信号中，各正弦信号的频率基于预设频偏范围确定。

可选地，各正弦信号的频率基于预设频偏范围确定，包括：

可选地，N的值为4。

在此需要说明的是，本发明提供的上述装置，能够实现上述方法实施例所实现的所有方法步骤，且能够达到相同的技术效果，在此不再对本实施例中与方法实施例相同的部分及有益效果进行具体赘述。

图6为本发明提供的电子设备的结构示意图，如图6所示，该电子设备可以包括：处理器（processor）610、通信接口（Communications Interface）620、存储器（memory）630和通信总线640，其中，处理器610，通信接口620，存储器630通过通信总线640完成相互间的通信。处理器610可以调用存储器630中的逻辑指令，以执行上述各实施例提供的任一所述帧同步方法的步骤，例如：基于N路不同频率的正弦信号，分别对接收信号进行频偏校正，得到N路校正后的信号；N为大于1的正整数；确定各路校正后的信号的帧头位置，并根据帧头位置确定各路校正后的信号所对应的帧同步误差；选取帧同步误差最小的一路校正后的信号作为帧同步输出信号，完成帧同步。

此外，上述的存储器630中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。

又一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各实施例提供的任一所述帧同步方法的步骤。

在此需要说明的是，本发明提供的非暂态计算机可读存储介质，能够实现上述方法实施例所实现的所有方法步骤，且能够达到相同的技术效果，在此不再对本实施例中与方法实施例相同的部分及有益效果进行具体赘述。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行各个实施例或者实施例的某些部分所述的方法。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims

1.一种帧同步方法，其特征在于，包括：

2.根据权利要求1所述的帧同步方法，其特征在于，所述基于N路不同频率的正弦信号，分别对接收信号进行频偏校正，得到N路校正后的信号，包括：

3.根据权利要求1所述的帧同步方法，其特征在于，所述确定各路所述校正后的信号的帧头位置，包括：

4.根据权利要求1所述的帧同步方法，其特征在于，所述根据所述帧头位置确定各路所述校正后的信号所对应的帧同步误差，包括：

确定所述接收信号对应的理论帧头位置；

5.根据权利要求1所述的帧同步方法，其特征在于，所述N路不同频率的正弦信号中，各正弦信号的频率基于预设频偏范围确定。

6.根据权利要求5所述的帧同步方法，其特征在于，所述各正弦信号的频率基于预设频偏范围确定，包括：

7.根据权利要求1至6任一项所述的帧同步方法，其特征在于，所述N路不同频率的正弦信号是基于N路并行设置的直接数字频率合成DDS信号发生器生成的。

8.根据权利要求1至6任一项所述的帧同步方法，其特征在于，所述N的值为4。

9.一种帧同步装置，其特征在于，包括：

10.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至8任一项所述帧同步方法的步骤。

11.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至8任一项所述帧同步方法的步骤。